CN117478157A - 阈值电压生成器电路和对应的接收器设备 - Google Patents

Abstract

本公开的实施例涉及阈值电压生成器电路和对应的接收器设备。一种电路包括时钟输入节点、被配置为接收在第一DC电压和第二DC电压之间切换的第一调制信号的第一信号输入节点、偏置电路、第一输出节点、第一电容器、第二电容器以及被耦合至第一电容器和第二电容器的切换电路系统。控制电路系统被配置为响应于第一调制信号具有第二DC电压，首先将切换电路系统设置为第一配置，从而将第一电容器充电至第二DC电压，并且将第二电容器充电至第一DC电压，以及响应于在时钟信号中检测到的边沿，随后将切换电路系统设置为第二配置，从而在第一电容器和第二电容器之间发生电荷再分布之后在第一输出节点处产生第一阈值电压。

Description

阈值电压生成器电路和对应的接收器设备

相关申请的交叉引用

本申请要求于2022年7月28日提交的意大利专利申请号102022000016017的优先权权益，该申请在法律允许的最大范围内通过引用并入于此。

技术领域

说明涉及与比较低电路一起使用的阈值生成器电路。一个或多个实施例可以被应用于例如通信系统的接收器设备。

背景技术

图1是用于在通信系统中使用的接收器设备5的组件的示例性电路框图。Hsieh(Hsieh,M.；Sobelman,G.:“Architectures for Multi-Gigabit Wire-Linked Clock andData Recovery,”IEEE Circuits and Systems Magazine,December 2008,vol.8,pp.45-57,doi:10.1109/MCAS.2008.930152)、D’Addato(D’Addato,M.；Elgani,A.M.；Perilli,L.；Franchi Scarselli,E.；Gnudi,A.；Canegallo,R.；Ricotti,G.:“A Gated OscillatorClock and Data Recovery Circuit for Nanowatt Wake-Up and Data Receivers,”Electronics 2021,vol.10,article no.780,doi:10.3390/electronics 10070780)和Elhebeary(Elhebeary,M.；Chen,L.-Y.；Pamarti,S.；KenYang,C.-K.:“An 8.5pJ/bitUltra-Low Power Wake-Up Receiver Using Schottky Diodes for IoT Applications,”ESSCIRC 2019-IEEE 45th European Solid State Circuits Conference(ESSCIRC),2019,pp.205-208,doi:10.1109/ESSCIRC.2019.8902825)(在下文中为“Elhebeary的论文”)的参考文件也是本领域已知的接收器架构的示例。

具体地，接收器设备5包括模数转换电路系统，被配置为根据输入模拟信号V_d产生数字数据信号Din。例如，接收器设备5可以是无线接收器，该无线接收器包括天线(在图1中不可见)和被耦合至天线以从天线接收传送数据比特流的调制信号的模拟前端(AFE)电路(在图1中不可见)。例如，模拟前端电路可以包括包络检测器，该包络检测器被配置为检测由天线接收的调幅信号(例如开关键控(OOK)调制信号)的包络。因此，模拟前端电路产生包络信号V_d，该包络信号V_d被馈送到反相模拟放大器电路50的输入节点502和504，并且指示由发送器设备(在图1中不可见)发送的比特序列TS(也参考图2)。

节点502处的电压(例如放大器50的正输入)在本文中被指示为v_p，并且节点504处的电压(例如晶体管50的负输入)在本文中被指示为v_m，使得V_d＝v_p-v_m。因此，放大器电路50接收包络信号V_d，并且可能将信号V_d的极性反相而产生放大的输出信号V_amp，使得信号V_amp的高值指示接收序列TS中的‘0’位，而信号V_amp的低值指示接收到的序列TS中的‘1’位。因此，放大的信号V_amp在第一(例如高)DC值V_dc和第二(例如低)值之间切换，该第二值等于V_dc减去信号V_amp的幅度(例如放大器50的输出摆幅)，该幅度又取决于接收到的包络信号V_d的幅度。

备选地，在放大器50是非反相放大器的情况下，第二输出值高于DC值V_dc(即，它等于V_dc加上信号V_amp的幅度)。放大的信号V_amp被馈送到比较器电路52的第一(例如反相)输入，而比较器电路52的第二(例如非反相)输入接收阈值电压V_th。比较器52将信号V_amp与电压V_th进行比较，并且根据比较产生数字数据信号Din。例如，如果V_amp<V_th，则信号Din可以被断言(例如设置为高逻辑值‘1’)，如果V_amp>V_th，则信号Din被取消断言(例如设置为低逻辑值‘0’)。

附加地，接收器设备5可以包括通过具有周期T_ck的时钟信号Clk(例如系统时钟)计时的任何种类的数字系统或电路54，该时钟信号Clk由振荡器电路或时钟生成器电路56产生。数字电路54因此可以接收数字数据信号Din，并且根据应用的请求对其进行处理。振荡器电路56可以包括例如时钟和数据恢复(CDR)电路或者锁相环(PLL)电路或晶体振荡器。具体地，门控振荡器CDR电路(GO-CDR)可能是有利的，因为它有助于在不需要实现常开时钟的情况下执行模数转换，并且它有助于对数字信号Din进行采样，因为它生成相位和频率与信号Din对准的时钟信号。

图2是当接收到的比特序列TS包括等于‘10101100’的比特流时,信号在图1的接收器设备5中的可能时间演变的示例性时序图。用T_b指示接收到的序列的每个比特的目标(例如预期)持续时间(比特时间)。另外，在图2中，例示了信号V_amp的两种可能波形：在第一种情况下(由实线例示)，信号V_amp的幅度等于A₀，并且信号V_amp的低值等于V_dc-A₀；在第二种情况下(由虚线例示)，信号V_amp的幅度等于A₁，并且信号V_amp的低值等于V_dc-A₁，其中A₁>A₀，甚或A₁>>A₀。A₀可以是与最小可检测信号相对应的幅度。

具体地，图2是(即，信号V_amp的)放大器输出的上升时间τ_r和下降时间τ_f相对于比特时间T_b可忽略不计的示例性情况。在这种情况下，可以使用被包括在信号V_amp的最小值和最大值之间的阈值电压V_th的任何任意值(例如V_th＝V_dc-(A₀/2))，而基本上不影响接收到的0的持续时间T_b0和接收到的1的持续时间T_b1，即使τ_r≠τ_f或A₁>>A₀，这两者都将近似等于预期的比特持续时间T_b(即，T_b0≈T_b并且T_b1≈T_b)。假设T_ck＝T_b，由信号Clk计时的数字系统54可以在比特时间中间对接收到的数据信号Din进行正确采样。然而，实现放大器50的输出的低上升时间τ_r和低下降时间τ_f意味着高功耗。

图3是同样在接收到的序列TS包括等于‘10101100’的比特流的示例情况下，信号在图1的接收器设备5中的可能时间演变的示例性时序图。具体地，图3是放大器50的输出的上升时间τ_r和下降时间τ_f相对于比特时间T_b不可忽略不计的示例性情况，并且信号V_amp的幅度等于A₀(A₀是对应于最小可检测信号的幅度)。假设T_ck＝T_b，如果在接收‘1’或‘0’的情况下，接收到的信号的比特时间具有不同的持续时间，则接收到的比特可能被过采样或根本不被采样。在这种情况下，为了避免过采样或丢失任何比特(例如为了实现T_b0≈T_b并且T_b1≈T_b的条件)，不可能使用阈值电压V_th的任何任意值；相反，可能采取对比较器阈值V_th的调整。具体地，如图3中例示，如果信号V_amp的振幅等于A₀，则比较器阈值V_th可以被设置为V_th＝V_dc-(A₀/2)。通过这样做，由信号Clk计时的数字系统54可以在比特时间中间对接收到的数据信号Din进行正确采样。

图4是同样在接收到的序列包括等于‘10101100’的比特流的示例情况下，信号在图1的接收器设备5中的可能时间演变的示例性时序图。具体地，图4是放大器输出的上升时间τ_r和下降时间τ_f相对于比特时间T_b不可忽略不计的示例性情况，并且信号V_amp的幅度等于A₁，其中A₁>>A₀(A₀是对应于最小可检测信号的幅度)。同样，假设T_ck＝T_b，如果在接收‘1’或‘0’的情况下接收到的信号的比特时间具有不同的持续时间，则接收到的比特可能被过采样或根本不被采样。在这种情况下，为了实现T_b0≈T_b并且T_b1≈T_b的条件，不可能使用阈值电压V_th的任何任意值；同样，可能采取对比较器阈值V_th的调整。具体地，由于信号V_amp的幅度等于A₁>>A₀，比较器阈值电压V_th应该被设置为取决于幅度A₁的值，以便由信号Clk计时的数字系统54在比特时间中间对接收到的数据信号Din进行正确采样。例如，比较器阈值电压V_th可以被设置为信号V_amp的最小值和最大值中间的值，诸如V_th＝V_dc-(A₁/2)。相反，如果使用“默认”值V_th＝V_dc-(A₀/2)，则接收到的0的持续时间T_b0和接收到的1的持续时间T_b1可能与图4中例示的预期比特持续时间T_b不同，这可能导致数据信号Din的不正确采样。

因此，如果放大器50的输出的上升时间τ_r和下降时间τ_f相对于比特时间T_b不可忽略不计，则可以利用对比较器阈值V_th的调整，以实现T_b0≈T_b并且T_b1≈T_b，这反过来又允许由信号Clk计时的数字系统54在比特时间中间对接收到的数据信号Din进行正确采样。

在超低功率唤醒无线电(WUR)接收器领域中，已经提出了用于生成比较器52的阈值电压V_th的一些解决方案。例如，Roberts(Roberts,N.E.；Craig,K.；Shrivastava,A.；Wooters,S.N.；Shakhsheer,Y.；Calhoun,B.H.；Wentzloff,D.D.:“A 236nW-56.5dBm-Sensitivity Bluetooth Low-Energy Wakeup Receiver with Energy Harvesting in65nm CMOS”,2017)(在下文中为“Roberts的论文”)、Sadagopan(Sadagopan,K.R.；Kang,J.；Jain,S.；Ramadass,Y.；Natarajan,A.:“A365nW-61.5dBm sensitivity,1.875cm2 2.4GHzwake-up receiver with rectifier-antenna co-design for passive gain,”2017IEEERadio Frequency Integrated Circuits Symposium(RFIC),2017,pp.180-183,doi:10.1109/RFIC.2017.7969047)(在下文中为“Sadagopan”)和Moody(Moody,J.；Bassirian,P.；Roy,A.；Liu,N.；Barker,N.S.；Calhoun,B.H.；Bowers,S.M.:“Interference RobustDetector-First Near-Zero Power Wake-Up Receiver,”in IEEE Journal of Solid-State Circuits,vol.54,no.8,pp.2149-2162,Aug.2019,doi:10.1109/JSSC.2019.2912710)(在下文中为“Moody的论文”)的参考文件中提出的解决方案实现自适应阈值生成(使用可变增益放大器(VGA)和用于更新阈值电压V_th的架构)，但是需要常开时钟，并且意味着不可忽略不计的前导码时间来适当设置阈值电压V_th的值。常规来说，在校准阶段期间基于目标信号调整VGA的增益。

具体地，Roberts的论文公开了一种解决方案，其中比较器被计时，这需要一个常开时钟电路。附加地，比较器阈值由RC滤波器生成，这导致用于适当设置阈值的时间不可忽略不计，从而影响前导码持续时间。附加地，Roberts的论文中公开的解决方案需要大的RC值以产生超低功耗和具有有限数量的连续1或0的数据编码。比较器偏移可利用基于干扰电平的加权比特来编程。如果检测到连续数量的1或0，则自动偏移控制器提高或降低有效比较器阈值，这需要附加的时间来调整比较器偏移。

Sadagopan的论文公开了一种解决方案，其中比较器被计时，这需要一个常开时钟电路。附加地，通过在比较器输出中以50％的1和0为目标，通过具有片外控制环路的可编程电阻阶梯，根据接收到的信号幅度生成比较器阈值，这也导致了适当设置比较器阈值的时间不可忽略不计。

Moody的论文还公开了一种解决方案，其中比较器被计时，这需要一个常开时钟电路。附加地，比较器的有效阈值通过偏移控制算法来控制，该偏移控制算法在接收数据分组期间更新偏移。因此，同样根据该解决方案，需要不可忽略不计的时间来适当设置比较器阈值。

Elhebeary的论文公开了一种解决方案，其中可变增益放大器的增益在校准阶段期间被调整。它依赖于无时钟比较器，因此不需要常开时钟，而是包括RC滤波器来生成放大器偏置电压。因此，它意味着大的前导码时间，并且就连续的1和0的数量而言，数据编码是有限的。附加地，Elhebeary的论文中公开的解决方案依赖于可变大小的反相器来控制检测1或0的阈值电平，因此在校准阶段期间根据预期的接收到的信号幅度来调整比较器阈值电压。因此，在接收数据分组期间无法调整比较器阈值。

发明内容

本文公开的一个或多个实施例可以提供改进的阈值生成器电路，其与比较器电路一起用于例如通信系统的接收器设备的应用。因此，一个或多个实施例可以有助于提供改进的阈值电压生成器电路。

一个或多个实施例可以涉及一种对应的接收器设备。

根据第一方面，一种阈值电压生成器电路包括：时钟输入节点，被配置为接收时钟信号；第一信号输入节点，被配置为接收在第一DC电压和第二DC电压之间切换的第一调制信号；偏置电路，被配置为产生等于第一DC电压的偏置电压；第一输出节点，被配置为产生第一阈值电压；第一电容器；第二电容器；以及第一切换电路系统，被耦合至第一电容器和第二电容器。第一切换电路系统可在第一配置和第二配置之间切换，在第一配置中，第一电容器的第一端子被耦合至第一信号输入节点，第二电容器的第一端子被耦合至偏置电路，并且第一电容器和第二电容器的第一端子彼此解耦，在第二配置中，第一电容器的第一端子与第一信号输入节点解耦，第二电容器的第一端子与偏置电路解耦，并且第一电容器和第二电容器的第一端子彼此耦合并且被耦合至第一输出节点。电路还包括控制电路系统，该控制电路系统被配置为：响应于第一调制信号具有第二DC电压，首先将第一切换电路系统设置为第一配置，从而将第一电容器充电至第二DC电压，并且将第二电容器充电至第一DC电压，并且响应于在时钟信号中检测到的边沿，随后将第一切换电路系统设置为第二配置，从而在第一电容器和第二电容器之间发生电荷再分布之后在第一输出节点处产生第一阈值电压。

因此，一个或多个实施例可以提供一种用于为接收器设备中的比较器产生阈值电压的解决方案，其中在调制信号的接收开始时快速且自适应地生成阈值电压的值。

根据另一方面，一种接收器设备包括：根据一个或多个实施例的阈值电压生成器电路，并且被配置为产生第一阈值电压；一对节点，被配置为在其间接收指示数据比特序列的包络信号；放大器电路，被耦合至一对节点以接收包络信号，并且被配置为根据包络信号产生在第一DC电压和第二DC电压之间切换的第一调制信号；比较器电路，被配置为将第一调制信号与第一阈值电压进行比较以产生指示数据比特序列的数字数据信号；以及振荡器电路，被配置为产生在阈值电压生成器电路的时钟输入节点处接收的时钟信号。

附图说明

现在将参考附图仅以示例的方式描述一个或多个实施例，在附图中：

图1是用于在通信系统中使用的接收器设备的示例性电路框图，该接收器设备包括由振荡器电路计时的数字电路和相关的模数转换电路系统；

图2是在放大器输出信号的上升时间和下降时间相对于比特时间可忽略不计的情况下，信号在图1的接收器设备中的可能时间演变的示例性时序图；

图3是在放大器输出信号的上升时间和下降时间相对于比特时间不可忽略不计，并且比较器阈值电压与放大器输出信号的幅度兼容的情况下，信号在图1的接收器设备中的可能时间演变的示例性时序图；

图4是在放大器输出信号的上升时间和下降时间相对于比特时间不可忽略不计，并且比较器阈值电压未被调整为放大器输出信号的幅度的情况下，信号在图1的接收器设备中的可能时间演变的示例性时序图；

图5是用于在通信系统中使用的接收器设备的示例性电路框图，该接收器设备包括根据本说明的一个或多个实施例的阈值电压生成器电路；

图6是信号在图5的接收器设备中的可能时间演变的示例性时序图；

图7是用于在通信系统中使用的接收器设备的示例性电路框图，该接收器设备包括根据本说明的一个或多个实施例的可配置的阈值电压生成器电路；

图8是用于在通信系统中使用的接收器设备的示例性电路框图，该接收器设备包括根据本说明的一个或多个实施例的具有刷新能力的阈值电压生成器电路；

图9是信号在图8的接收器设备中的可能时间演变的示例性时序图；

图10是图8的接收器设备的有限状态机的操作状态的示例性框图；

图11是用于在通信系统中使用的差分接收器设备的示例性电路框图，该差分接收器设备包括由振荡器电路计时的数字电路和相关的差分模数转换电路系统；

图12是用于在通信系统中使用的差分接收器设备的示例性电路框图，该差分接收器设备包括根据本说明的一个或多个实施例的差分阈值电压生成器电路；

图13是信号在图12的差分接收器设备中的可能时间演变的示例性时序图；

图14是用于在通信系统中使用的差分接收器设备的示例性电路框图，该差分接收器设备包括根据本说明的一个或多个实施例的具有刷新能力的差分阈值电压生成器电路；

图15是信号在图14的差分接收器设备中的可能时间演变的示例性时序图；

图16是用于在通信系统中使用的另一接收器设备的示例性电路框图，该接收器设备包括由振荡器电路计时的数字电路和具有滞后行为的相关的模数转换电路系统；

图17是用于在通信系统中使用的接收器设备的示例性电路框图，该接收器设备包括根据本说明的一个或多个实施例的阈值电压生成器电路；

图18是信号在图17的滞后接收器设备中的可能时间演变的示例性时序图；

图19是用于在通信系统中使用的滞后接收器设备的示例性电路框图，该滞后接收器设备包括根据本说明的一个或多个实施例的具有刷新能力的阈值电压生成器电路；以及

图20是信号在图19的滞后接收器设备中的可能时间演变的示例性时序图。

具体实施方式

在随后的说明中，图示了一个或多个具体细节，其旨在提供对该说明的实施例的示例的深入理解。实施例可以在没有一个或多个具体细节的情况下或在具有其他方法、组件、材料等的情况下获得。在其他情况下，已知的结构、材料或操作未被详细图示或描述，使得实施例的某些方面不会被遮盖。

在本说明的框架中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可能存在于本说明的一个或多个点中的诸如“在实施例中”或“在一个实施例中”等短语不一定指一个相同的实施例。而且，特定配置、结构或特性可以在一个或多个实施例中以任何适当的方式组合。

本文使用的标题/参考文献仅出于便利性而提供，因此不限定保护范围或实施例的范围。

在本文附属的所有附图中，除非上下文另有指示，否则相似的部分或元件用相似的附图标记/数字指示，并且对应的说明为了简洁起见而不被重复。

图5是例如用于在通信系统中使用的根据一个或多个实施例的接收器设备9的组件的示例性电路框图。具体地，接收器设备9包括：模数转换电路系统，被配置为根据输入模拟信号V_d(例如包络信号)产生数字数据信号Din；以及数字系统或电路54，根据与先前参考图1讨论的架构类似的架构，由振荡器电路56产生的时钟信号Clk(例如系统时钟)计时。

接收器设备9的模数转换电路系统包括比较器阈值电压生成器电路90，其被配置为根据放大器输出电压V_amp(例如通过借助于采样-保持架构)生成比较器52的比较器阈值电压V_th。

具体地，阈值电压生成器电路90包括第一电容器C1(例如集成电容器)、第二电容器C2(例如集成电容器)、第一开关S1、第二开关S2和第三开关S3。电容器C1和C2可以具有相同的电容值。开关S1(例如晶体管，可选为MOS晶体管，可选为n沟道MOS晶体管)具有被连接至放大器50的输出端子的第一端子和被连接至电容器C1的第一端子的第二端子。开关S1由控制信号Φ1控制，例如当信号Φ1被断言(例如被设置为高逻辑值‘1’)时，开关S1闭合(导电)，并且当信号Φ1被取消断言(例如被设置为低逻辑值‘0’)时，开关S1断开(不导电)。因此，开关S1被配置为当信号Φ1被断言时将电容器C1的第一端子耦合至放大器50的输出端子以接收电压V_amp，并且当信号Φ1被取消断言时将电容器C1的第一端子与放大器50的输出端子解耦。

电容器C1的第二端子被连接至接地节点GND。开关S2(例如晶体管，可选为MOS晶体管，可选为n沟道MOS晶体管)具有被连接至电容器C1的第一端子的第一端子和被连接至电容器C2的第一端子的第二端子。开关S2由控制信号Φ1的补码Φ1(下划线在本文中被用于指示补码或反相信号)控制，例如当信号Φ1被断言(例如被设置为高逻辑值‘1’)时，开关S2闭合(导电)，并且当信号Φ1被取消断言(例如被设置为低逻辑值‘0’)时，开关S2断开(不导电)。因此，开关S2被配置为当信号Φ1被断言时将电容器C2的第一端子耦合至电容器C1的第一端子，并且当信号Φ1被取消断言时将电容器C2的第一端子与电容器C1的第一端子解耦。

电容器C2的第二端子被连接至接地节点GND。开关S3(例如晶体管，可选为MOS晶体管，可选为n沟道MOS晶体管)具有被连接至电容器C2的第一端子的第一端子和被连接至偏置源92的第二端子，以接收等于放大器50的DC输出电压的电压V_dc。例如，偏置源92可以包括放大器电路50的复制品(replica)，该复制品被配置为产生(例如恒定地)等于放大器50的DC输出电压的输出电压V_dc。开关S3由控制信号Φ1控制，例如当信号Φ1被断言(例如被设置为高逻辑值‘1’)时，开关S3闭合(导电)，并且当信号Φ1被取消断言(例如被设置为低逻辑值‘0’)时，开关S3断开(不导电)。

因此，开关S3被配置为当信号Φ1被断言时将电容器C2的第一端子耦合至偏置源92以接收电压V_dc，并且当信号Φ1被取消断言时将电容器C2的第一端子与偏置源92解耦。比较器52具有被连接至放大器50的输出端子以接收信号V_amp的第一(例如反相)输入以及被连接至电容器C2的第一端子以接收在该节点处产生的阈值电压V_th的第二(例如非反相)输入。

附加地，阈值电压生成器电路90包括控制电路系统，该控制电路系统被配置为生成用于产生比较器52的阈值电压V_th的控制信号Φ1和Φ1。控制电路系统可以被配置为首先断言(例如在开始接收数据分组或比特流之前)信号Φ1，在数据分组的第一个接收到的比特期间检测到时钟信号Clk中的第一边沿时取消断言信号Φ1，并且在接收到的数据分组的整个持续时间内将信号Φ1维持为取消断言。因此，开关S1和S3彼此同步操作(例如同相)，而开关S2相对于开关S1和S3反相操作。阈值电压生成器电路90可以在两种可能的配置之间切换：Φ1＝‘1’并且Φ1＝‘0’，或者Φ1＝‘0’并且Φ1＝‘1’。

图5是产生信号Φ1和Φ1的控制电路系统的示例性可能实施方式。控制电路系统可以包括寄存器94(例如D触发器)，它具有被配置为接收时钟信号Clk的时钟输入端子(即，振荡器电路56可以在阈值电压生成器电路90和数字电路54之间共享)、被配置为接收被解释为高逻辑值的电压(例如电源电压V_dd)的数据输入端子D以及被配置为响应于信号Clk的脉冲将输入转移到输出的数据输出端子Q。控制电路系统可以包括被布置在寄存器94的输出端子Q与开关S1和S3的控制端子之间以产生控制信号Φ1的第一反相器电路96以及被布置在反相器96的输出端子与开关S2的控制端子之间以产生控制信号Φ1的第二反相器电路98。

接收器设备9和阈值电压生成器电路90的操作可以参考图6进一步理解，图6是信号在图5的接收器设备9中的可能时间演变的示例性时序图。操作原理是通过在电容器C1和C2两端产生对应于放大器50在第一比特时间T_b期间输出的最大值(例如V_dc)和最小值(例如V_dc-A₁)的平均值的电压(例如V_th＝V_dc-A₁/2)，在数据分组TS的第一个接收到的比特期间生成阈值电压V_th。另外要注意的是，如果放大器50是非反相放大器，则放大器50输出的最大值和最小值将分别为V_dc+A₁和V_dc，并且V_th将是它们之间的平均值(例如V_th＝V_dc+A₁/2)。

首先，信号Φ1被断言，并且信号Φ1被取消断言。电容器C1被耦合至放大器50的输出，并且跟随电压V_amp的变化。电容器C2被耦合至偏置源92，并且以电压V_dc充电，该电压V_dc是恒定的并且等于放大器50输出的电压V_amp的DC(例如最大)值(或者最小值，如果放大器50是非反相放大器)，使得V_th＝V_dc。该条件使得比较器52能够检测信号V_amp的第一转变，这对于在振荡器56不是常开振荡器的情况下(例如如果振荡器56是GO-CDR)触发振荡器电路56以产生时钟信号Clk可能是有用的。

就在时钟信号Clk的第一边沿之前(即，在第一比特时间T_b的中间)，电容器C1被充电至放大器50输出的电压V_amp的最小值(例如V_dc-A₁)，并且电容器C2被充电至电压V_dc。在第一时钟边沿处，阈值电压生成器电路90切换到信号Φ1被取消断言而信号Φ1被断言的配置，该配置被维持到通信结束。在该配置中，电容器C1和C2被并联耦合，并且与放大器50和偏置源92解耦，使得在它们之间发生电荷再分布。电容器C1和C2具有相同的电容值，当它们并联耦合时，其两端的电压V_th等于V_amp的最大值和最小值之间的平均值(例如V_th＝V_dc-(A₁/2))。

信号Φ1被取消断言并且信号Φ1被断言的配置可以被维持，直到已经接收到整个数据分组为止(例如直到通信结束为止)，并且阈值电压生成器电路90可以在通信结束之后切换回信号Φ1被断言并且信号Φ1被取消断言的配置。

因此，在图5中例示的一个或多个实施例中，比较器52的阈值电压V_th可以在第一个接收到的比特期间根据信号V_amp的最大和最小幅度(例如作为其平均值)生成。然而，要注意的是，并联连接的电容器C1和C2两端的电压V_th可能在数据分组的接收期间(例如由于泄漏)(缓慢地)降低。通过增大电容器C1和C2的电容值，最大可接收分组长度可以被增加，但是应该考虑放大器50供应的电流与最大可接收分组长度之间的折衷。

仅通过示例的方式，图5中例示的一个或多个实施例可以在意法半导体的90-nmCMOS技术中提供以下性能：在0.6V的电源电压和1kbit/s的数据比特率下，接收器设备9的功耗可以在13.5nW的数量级，并且使用电容等于1pF的电容器C1和C2，最大可接收分组长度可以是大约140比特。可接收的连续0的最大数量以及可接收的连续1的最大数量也可以是大约140比特。

要注意的是，因为电容值的增大意味着放大器输出信号V_amp的瞬态时间(上升和/或下降时间)的增加，放大器50供应的电流与电容器C1和C2的电容值之间发生了折衷。具体地，如果放大器50的输出电流保持恒定，同时电容器C1和C2的电容值增大，就会发生这种情况。一个或多个实施例可以通过根据电容值(例如与电容值成比例)地增大由放大器50供应的电流值来减轻这个问题(例如可以旨在当电容器C1和C2的电容值增大时保持瞬态时间的持续时间不变)。由于偏置源92是放大器电路50的复制品，因此也可以相应地控制偏置源92的偏置电流。

例如，在图7中例示的一个或多个实施例中，电容器C1和C2的电容值、放大器50供应的电流和偏置源92供应的电流可以是能够根据配置信号CFG(例如一个或多个配置比特)编程。例如，可以通过对信号CFG的比特进行编程而使放大器50和偏置源92的DC偏置电流可变。类似地，可以通过对信号CFG的比特进行编程而使电容器C1和C2的电容可编程。具体地，可以使电容值和偏置电流根据可接收数据分组的期望最大长度可编程。

因此，图5和7中例示的一个或多个实施例可以提供以下一个或多个优点。比较器阈值电压生成电路系统促进阈值电压V_th的快速和自适应生成，该阈值电压V_th被馈送到模拟比较器52，该模拟比较器52产生用于数字电路54的输入数据信号Din。具体地，阈值电压V_th可以在数据流的第一个接收到的比特的比特时间内生成，以适应例如在突发模式下操作的基于门控振荡器的时钟和数据恢复电路(GO-CDR)的短稳定时间。

因此，在可能不需要前导码的情况下，接收器设备可能不会表现出长的前导码时间。在一个或多个实施例中，阈值电压V_th可以根据接收到的信号V_amp的幅度自动生成，使得可能不需要可变增益放大器。在一个或多个实施例中，阈值电压V_th可以在不采取常开时钟的情况下生成，从而降低接收器设备的功耗；时钟可以仅在数据分组的接收期间使用。在一个或多个实施例中，阈值电压生成电路系统可以有利地不包括电阻器。在一个或多个实施例中，阈值电压生成电路系统中所包括的电容器C1和C2的电容值可以是可编程的(例如通过提供经由信号CFG的配置比特控制的相应配置开关可配置的电容网络)，例如根据目标数据分组长度。在一个或多个实施例中，在阈值电压V_th的值是在数据分组的接收开始时确定的情况下，阈值电压生成电路系统可以是温度和/或电压补偿的。

如先前讨论的，图5和7中例示的实施例可能涉及电容器C1和C2的电容值(与放大器50供应的电流相关)与最大可接收数据分组长度之间的折衷。注意，通过在接收数据分组期间刷新电容器C1和C2两端的电压，可以接收更长的数据分组并且对其进行正确采样，而不需要增加电容器C1、C2的电容。因此，图8中例示的一个或多个实施例可以包括阈值电压刷新电路布置。

图8是例如用于在通信系统中使用的根据一个或多个实施例的接收器设备9的组件的示例性电路框图。与图5中例示的实施例类似地，接收器设备9包括：模数转换电路系统，被配置为根据输入模拟信号V_d(例如包络信号)产生数字信号Din；以及数字系统或电路54，根据与先前参考图1讨论的架构类似的架构，由振荡器电路56产生的时钟信号Clk(例如系统时钟)计时。

接收器设备9的模数转换电路系统包括比较器阈值电压生成器电路110，被配置为通过采取具有电压刷新能力的采样-保持架构，根据放大器输出电压V_amp生成比较器52的比较器阈值电压V_th。图8的架构基本上包括图5中例示的相同切换电容器架构的两个实例：因此本文将不再重复对该架构的详细说明。基本上，切换电容器架构的两个实例交替地进行操作，使得当一对切换电容器为比较器52提供阈值电压V_th时，另一对切换电容器准备好存储阈值电压的刷新值，反之亦然。

简而言之，阈值电压生成器电路110包括第一电容器C1、第二电容器C2、第一开关S1、第二开关S2和第三开关S3，其基本上如参考图5公开地布置和进行控制。附加地，阈值电压生成器电路110包括第三电容器C3、第四电容器C4、第四开关S4、第五开关S5和第六开关S6，它们也基本上与图5的电容器C1和C2以及开关S1、S2和S3一样地布置。电容器C3和C4可以具有相同的电容值，该电容值可以等于电容器C1和C2的电容值。开关S4由控制信号Φ2控制，例如当信号Φ2被断言时，开关S4闭合，并且当信号Φ2被取消断言时，开关S4断开。开关S5由作为信号Φ2的补码的控制信号Φ2控制，例如当信号Φ2被断言时，开关S5闭合，并且当信号Φ2被取消断言时，开关S5断开。开关S6由控制信号Φ2控制，例如当信号Φ2被断言时，开关S6闭合，并且当信号Φ2被取消断言时，开关S6断开。

如图8中例示，比较器52具有被连接至放大器50的输出端子以接收信号V_amp的第一(例如反相)输入以及可选地经由相应开关S7和S8连接至电容器C2的第一端子或电容器C4的第一端子以接收在这些节点处产生的阈值电压V_th的第二(例如非反相)输入。开关S7由控制信号Φ1控制，例如当信号Φ1被断言时，开关S7闭合，并且当信号Φ1被取消断言时，开关S7断开。因此，开关S7被配置为当信号Φ1被断言时，将比较器52的第二输入耦合至电容器C2的第一端子，并且当信号Φ1被取消断言时，将比较器52的第二输入与电容器C2的第一端子解耦。开关S8由控制信号Φ1控制，例如当信号Φ1被断言时，开关S8闭合，并且当信号Φ1被取消断言时，开关S8断开。因此，开关S8被配置为当信号Φ1被断言时将比较器52的第二输入耦合至电容器C4的第一端子，并且当信号Φ1被取消断言时将比较器52的第二输入与电容器C4的第一端子解耦。

附加地，阈值电压生成器电路110包括控制电路系统，该控制电路系统被配置为生成控制信号Φ1和Φ2(以及它们的补码Φ1和Φ2)，它们用于产生和刷新比较器52的阈值电压V_th。控制电路系统可以包括有限状态机(FSM)电路112，它被配置为接收在对信号Din和Clk应用AND处理的AND逻辑门114的输出处产生的相应时钟信号CK。通常，当接收的比特是‘1’时(即，当Din＝‘1’时)，时钟信号CK是时钟信号Clk的复制品，并且当接收的比特为‘0’时(即，当Din＝‘0’时)，它被绑定到‘0’。

接收器设备9和阈值电压生成器电路110的操作可以参考图9和图10进一步理解，图9是信号在图8的接收器设备9中的可能时间演变的示例性时序图，图10是有限状态机112的可能操作状态和转变的示例性状态图。如图8、9和10中例示的，有限状态机112可以在第一状态SA、第二状态SB和第三状态SC之间切换。

具体地，第一状态SA是重置状态，并且FSM 112首先在状态SA下操作，即，直到检测到相应时钟信号CK中的第一边沿。在重置状态SA下，一对切换电容器(例如C3和C4对)的配置与参考图5和6的实施例描述的初始条件相同，即，该电容器对中的第一电容器(例如C3)被耦合至放大器50的输出并且被充电至电压V_amp，而该对中的第二电容器(例如C4)被耦合至偏置源92，并且被充电至电压V_dc，该对中的两个电容器彼此解耦，并且该第二电容器被耦合至比较器52的第二输入。这种情况使得比较器52能够检测到信号V_amp的第一转变。在重置状态下，另一对切换电容器(例如C1和C2的对)与比较器52的输入解耦(例如通过开关S7断开)。为了防止放大器50也被电容器C2加载，最好也使开关S2断开。简而言之，当FSM 112处于重置状态SA时，控制信号的值可以被概括如下，其中‘1’符号表示‘被断言的信号’，而‘0’符号表示‘被取消断言的信号’：Φ1＝1并且Φ2＝1。

响应于检测到时钟信号CK中的边沿(例如在数据分组的第一个接收到的比特‘1’期间)，FSM 112从状态SA切换到状态SB。在状态SB下，在状态SA期间被充电至电压V_amp和电压V_dc的电容器对(例如C3和C4的对)分别与放大器50和偏置源92解耦，并且被并联耦合，使得在它们之间发生电荷再分布。

两个电容器具有相同的电容值，当并联耦合时，其两端的电压V_th等于V_amp的最大值和最小值之间的平均值(例如V_th＝V_dc-(A₁/2))。在状态SB下，在两个并联连接的电容器两端产生的电压V_th被馈送到比较器52的第二输入(例如经由闭合的开关S8)。同时，在状态SB下，首先从比较器52断开的另一对电容器(例如C1和C2的对)被布置为使得该对中的第一电容器(例如C1)被耦合至放大器50的输出，并且被充电至电压V_amp，而该对中的第二电容器(例如C2)被耦合至偏置源92，并且被充电至电压V_dc，该对中的两个电容器彼此解耦，并且也与比较器52解耦，例如开关S1和S3闭合并且开关S2和S7断开。通过这种方式，当一对电容器(例如C3和C4)向比较器52提供阈值电压V_th时，另一对电容器(例如C1和C2)被充电，以便能够在随后并联连接时提供刷新的阈值电压V_th。简而言之，当FSM 112处于状态SB时，控制信号的值可以被概括如下：Φ1＝1并且Φ2＝0。

响应于检测到时钟信号CK中的随后的边沿(例如在数据分组的另一接收到的比特‘1’期间)，FSM 112从状态SB切换到状态SC。状态SC基本上与状态SB互补。在状态SC下，在状态SB期间被充电至电压V_amp和电压V_dc的电容器对(例如C1和C2)分别与放大器50和偏置源92解耦，并且被并联耦合，使得在它们之间发生电荷再分布。

两个电容器具有相同的电容值，当它们被并联耦合时，其两端的电压V_th等于V_amp的最大值和最小值之间的平均值(例如V_th＝V_dc-(A₁/2))。在状态SC下，在两个并联连接的电容器两端产生的电压V_th被馈送到比较器52的第二输入(例如经由闭合的开关S7)。同时，在状态SC下，在状态SB期间并联连接的另一对电容器(例如C3和C4)被布置为使得该对中的第一电容器(例如C3)被耦合至放大器50的输出，并且被充电至电压V_amp，而该对中的第二电容器(例如C4)被耦合至偏置源92，并且被充电至电压V_dc，该对中的两个电容器彼此解耦，并且也与比较器52解耦，例如开关S4和S6闭合并且开关S5和S8断开。通过这种方式，当一对电容器(例如C1和C2)向比较器52提供阈值电压V_th时，另一对电容器(例如C3和C4)被充电，以便能够在随后并联连接时提供刷新的阈值电压V_th。简而言之，当FSM 112处于状态SC时，控制信号的值可以被概括如下：Φ1＝0并且Φ2＝1。

仅通过示例的方式，图8中例示的一个或多个实施例可以在意法半导体的90-nmCMOS技术中提供以下性能：在0.6V的电源电压和1kbit/s的数据比特率下，接收器设备的功耗可以在13.5nW的数量级，并且使用电容等于1pF的电容器C1、C2、C3和C4，最大可接收分组长度实际上可以是不受限制的。可接收的连续0的最大数量可以是大约140比特，因为当接收到‘1’比特时发生阈值电压的刷新，可接收的连续1的最大数量实际上可以是不受限制的。

要注意的是，通过迫使发送的数据信号TS包括具有‘1’值的一些比特，即使在发送‘0’序列时，也可以增加可接收的连续0的最大数量，并且使其几乎不受限制，例如通过应用曼彻斯特编码也可以是这种情况。备选地，如果放大器50是非反相放大器，因为在接收到‘0’比特时发生阈值电压的刷新，可接收的连续0的最大数量实际上是不受限制的。

可选地，在图8中例示的一个或多个实施例中，分频器电路116可以被布置在振荡器56和AND逻辑门114之间的信号路径中，以仅传播信号Clk的脉冲子集，使得FSM电路112的时钟信号CK包括更少的脉冲(即，它不包括出现在接收到的数据分组中的每个‘1’处的脉冲)并且阈值电压V_th的刷新发生得更不频繁。较低的刷新率可以有利地导致较低的功耗。

因此，除了先前结合图5中例示的实施例讨论的优点之外，图8中例示的一个或多个实施例可以提供又一优点，即，阈值电压V_th的值可以在数据分组(或数据流)的接收期间被更新和/或调整，以适应接收信号V_amp的幅度的可能变化和/或刷新阈值电压值以对抗泄漏效应。

要注意的是，尽管实施例的阈值电压刷新能力如图8中例示，但是参考图7公开的配置原理也可以被应用于这些实施例。

如图11中例示，依赖于全差分架构的接收器设备11也在实施例的可能应用范围内。接收器设备11的操作基本上与图1中例示的接收器设备5一样，但包括具有增益G1的全差分放大器电路50’，该全差分放大器电路产生第一(例如正)放大输出信号V⁺ _amp和第二(例如负)放大输出信号V^- _amp，使得V_amp,diff＝V⁺ _amp-V^- _amp＝G1·(v_p-v_m)。接收器设备11还包括具有增益G2的差分比较器电路52’，它接收由放大器50’产生的信号V⁺ _amp和V^- _amp以及第一(例如正)阈值电压V⁺ _th和第二(例如负)阈值电压V^- _th，以根据下面的等式产生数字数据信号Din(其中G2指示放大器52’的增益并且V_th,diff＝V⁺ _th-V^- _th)：

Wong的论文(Wong,K.L.J.；Le,M.；Kim,K.Y.:“A 20μV/℃digital offsetcompensation technique for comparators and differential amplifiers,”2012IEEEAsian Solid State Circuits Conference(A-SSCC),2012,pp.53-56,doi:10.1109/IPEC.2012.6522625)是差分比较器电路52’的示例性的可能晶体管电平实施方式。

因此，一个或多个实施例可以被配置为根据放大器输出信号V⁺ _amp和V^- _amp生成一对阈值电压V⁺ _th和V^- _th(而不是一个阈值电压V_th)。

图12是包括模数转换电路系统的接收器设备11的组件的示例性电路框图，该模数转换电路系统包括比较器阈值电压生成器电路120，该比较器阈值电压生成器电路120被配置为通过采取采样-保持架构根据放大器输出电压信号V⁺ _amp和V^- _amp生成这种阈值电压V⁺ _th和V^- _th。图12的架构基本上包括图5中例示的切换电容器架构的两个实例：因此，本文将不再重复对该架构的详细说明。切换电容器架构的两个实例同步地进行操作：第一电路被配置为接收第一放大器输出信号V⁺ _amp并且根据其生成第一阈值电压V⁺ _th，并且第二电路被配置为接收第二放大器输出信号V^- _amp并且根据其生成第二阈值电压V^- _th。

简而言之，阈值电压生成器电路120包括第一电容器C1、第二电容器C2、第一开关S1、第二开关S2和第三开关S3，它们如参考图5公开地布置和进行控制。此处特别是开关S1的第一端子被连接至放大器50’的第一(例如正)输出端子以接收信号V⁺ _amp，使得在电容器C2的第一端子处产生第一阈值电压V⁺ _th。附加地，阈值电压生成器电路120包括第三电容器C5、第四电容器C6、第四开关S9、第五开关S10和第六开关S11，它们基本上与电容器C1和C2以及开关S1、S2和S3一样地布置和进行控制。此处特别是开关S9的第一端子被连接至放大器50’的第二(例如负)输出端子以接收信号V^- _amp，使得在电容器C6的第一端子处产生第二阈值电压V^- _th。电容器C5和C6可以具有相同的电容值，该电容值可以等于电容器C1和C2的电容值。

接收器设备11和阈值电压生成器电路120的操作可以参考图13进一步理解，图13是信号在图12的接收器设备11中的可能时间演变的示例性时序图。此处要注意的是，第一阈值信号V⁺ _th被产生为在序列的第一个接收到的比特期间第一放大器输出信号V⁺ _amp的最小值和最大值之间的平均值，并且第二阈值信号V^- _th被产生为在序列的第一个接收到的比特期间第二放大器输出信号V^- _tamp的最小值和最大值之间的平均值。

要注意的是，参考图7公开的配置原理也可以被应用于图12中例示的实施例。

在其他实施例中，图8中例示的阈值电压刷新架构也可以通过基本上复制图8的架构(如图14中例示的)而被应用于包括图11中例示的全差分架构的接收器设备。图14是阈值电压生成器电路140的示例性电路框图，该阈值电压生成器电路被配置为通过采取具有电压刷新能力的采样-保持架构来根据放大器输出电压信号V⁺ _amp和V^- _amp生成阈值电压V⁺ _th和V^- _th。图14的架构基本上包括图8中例示的相同切换电容器架构的两个实例：因此，本文将不再重复对该架构的详细说明。切换电容器架构的两个实例同步地进行操作：第一电路被配置为接收第一放大器输出信号V⁺ _amp并且根据其生成第一阈值电压V⁺ _th，并且第二电路被配置为接收第二放大器输出信号V^- _amp并且根据其生成第二阈值电压V^- _th。

简而言之，阈值电压生成器电路140包括第一电容器C1、第二电容器C2、第三电容器C3、第四电容器C4、第一开关S1(由信号Φ1控制)、第二开关S2(由信号Φ1控制)、第三开关S3(由信号Φ1控制)、第四开关S4(由信号Φ2控制)、第五开关S5(由信号Φ2控制)、第六开关S6(由信号Φ2控制)、第七开关S7(由信号Φ1控制)和第八开关S8(由信号Ф1控制)，其基本上如参考图8讨论地布置和进行控制。此处特别是开关S1和S4的第一端子被连接至放大器50’的第一(例如正)输出端子以接收信号V⁺ _amp，并且电容器C2和C4的第一端子备选地可连接至差分比较器52’的正阈值输入端子以向其提供正阈值电压V⁺ _th。

附加地，阈值电压生成器电路140包括第五电容器C5、第六电容器C6、第七电容器C7、第八电容器C8、第九开关S9(由信号Φ1控制)、第十开关S10(由信号Φ1控制)、第十一开关S11(由信号Φ1控制)、第十二开关S12(由信号Φ2控制)、第十三开关S13(由信号Φ2控制)、第十四开关S14(由信号Φ2控制)、第十五开关S15(由信号Φ1控制)和第十六开关S16(由Φ1控制)，其与图8的电容器C1、C2、C3、C4和开关S1、S2、S3、S4、S5、S6、S7和S8基本上一样地布置。此处特别是开关S9和S12的第一端子被连接至放大器50’的第二(例如负)输出端子以接收信号V^- _amp，并且电容器C6和C8的第一端子备选地可连接至差分比较器52’的负阈值输入端子以向其提供负阈值电压V^- _th。电容器C5、C6、C7和C8可以具有相同的电容值，该电容值可以等于电容器C1、C2、C3和C4的电容值。

被配置为生成控制信号Φ1和Φ2(以及它们的补码Φ1和Φ2)以产生和刷新比较器52’的阈值电压V⁺ _th和V^- _th的控制电路系统(在图14中不可见)可以与图8中例示的相同(例如包括有限状态机电路112、AND逻辑门114和可选的分频器116)。有限状态机的操作可能与参考图10讨论的操作相同。

接收器设备11和阈值电压生成器电路140的操作可以参考图15进一步理解，图15是信号在图14的接收器设备11中的可能时间演变的示例性时序图。

要注意的是，尽管实施例的阈值电压刷新能力如图14中例示，但是参考图7公开的配置原理也可以被应用于这些实施例。

图16中例示的依赖于施密特触发比较器(而不是简单的(单一阈值)比较器)的接收器设备16也在实施例的可能应用范围内。接收器设备16的操作基本上与图1中例示的接收器设备5一样，但包括(例如反相)施密特触发比较器52”，它接收由放大器50产生的放大信号V_amp以及第一(例如较高)阈值电压V_a和第二(例如较低)阈值电压V_b，以通过将滞后信号V_amp与信号V_a和V_b进行比较来产生数字数据信号Din；V_a和V_b之间的非零差(即，比较器52”的滞后范围)在本文中可以被指示为V_hys＝V_a-V_b。施密特触发器的操作在本领域中是已知的，并且在本文中不再进一步讨论；简而言之，假设初始状态为Din＝0，则如果V_amp<V_b，则信号Din从0切换到1，并且如果V_amp>V_a，则信号Din从1切换到0。阈值电压V_a和V_b的值可以被选择为针对数字信号Din的50％占空比，但更一般地，它们可以根据系统规范(例如噪声性能或对干扰和/或毛刺的抑制)来设置。当然，如先前提及的，本文例示的架构也可以被应用于包括非反相放大器50(而不是反相放大器)和非反相施密特触发器52”而不是反相触发器的接收器的情况。

因此，一个或多个实施例可以被配置为生成一对阈值电压V_a和V_b(而不是一个阈值电压V_th)作为放大器输出信号V_amp的函数。

图17是包括模数转换电路系统的接收器设备16的组件的示例性电路框图，该模数转换电路系统包括比较器阈值电压生成器电路160，该比较器阈值电压生成器电路160被配置为通过采取采样-保持架构、根据放大器输出电压信号V_amp生成这种阈值电压V_a和V_b。图17的架构基本上包括图5中例示的切换电容器架构的两个实例：因此，本文将不再重复对该架构的详细说明。切换电容器架构的两个实例同步地进行操作：第一电路被配置为接收放大器输出信号V_amp并且根据其生成第一阈值电压V_a，并且第二电路被配置为接收放大器输出信号V_amp并且根据其生成第二阈值电压V_b。

简而言之，阈值电压生成器电路160包括第一电容器C1、第二电容器C2、第一开关S1、第二开关S2和第三开关S3，其基本上如参考图5所公开地布置和进行控制。因此，在电容器C2的第一端子处产生第一阈值电压V_a。附加地，阈值电压生成器电路160包括第三电容器C9、第四电容器C10、第四开关S17、第五开关S18和第六开关S19，其基本上与电容器C1和C2以及开关S1、S2和S3一样地布置和进行控制。因此，在电容器C10的第一端子处产生第二阈值电压V_b。与先前的实施例不同，电容器C1、C2、C9和C10可以具有不同的电容值，使得V_a≠V_b。

具体地，电容器C1、C2、C9和C10的电容值可以被定义如下，其中C一般指示相同的电容值(例如单位电容)：

C1＝C

C2＝(N-1)·C

C9＝C

在开始接收数据分组时，当Φ1＝1并且Φ1＝0时，系统在稳态条件下操作，并且V_amp＝V_dc。分别存储在电容器C1、C2、C9和C10中的电荷Q1、Q2、Q9和Q10可以被计算为：

Q1＝C·V_dc

Q2＝(N-1)·C·V_dc

Q9＝C·V_dc

当系统切换到Φ1＝0和Φ1＝1时，放大器输出电压等于V_amp＝V_dc-A₁。因此，电荷Q1、Q2、Q9和Q10可以被计算为：

Q1＝C·(V_dc-A₁)

Q2＝(N-1)·C·V_dc

Q9＝C·(V_dc-A₁)

因此，阈值电压V_a和V_b的结果值可以被计算为：

N和M的值可以被设计为根据系统规范设置施密特触发器52”的阈值电压V_a和V_b。为了使V_a高于V_b，可以迫使关系N≤M。在信号Din的50％占空比的情况下，电压V_a和V_b可以相对于放大器输出电压V_amp的平均值对称布置(即，相对于V_dc-(A₁/2)对称——换言之，V_a和V_b的平均值与信号V_amp的平均值相同)，这一条件可以通过施加N＝M来获得。在系统对信号Din的占空比没有特定设计约束的情况下，可以选择不同于M的N值。例如，如果V_dc＝200mV，A₁＝10mV并且N＝M＝4，则得到的阈值为V_a＝197.5mV并且V_b＝192.5mV。在另一示例中，如果V_dc＝200mV，A₁＝10mV，N＝5并且M＝10，则得到的阈值为V_a＝198mV并且V_b＝191mV。

接收器设备16和阈值电压生成器电路160的操作可以参考图18进一步理解，图18是信号在图17的接收器设备16中的可能时间演变的示例性时序图。此处要注意的是，第一阈值信号V_a和第二阈值信号V_b被产生为相对于放大器输出电压V_amp的平均值对称。

要注意的是，参考图7公开的配置原理也可以被应用于图17中例示的实施例。

在其他实施例中，图8中例示的阈值电压刷新架构也可以通过基本上复制图8的架构(如图19中例示)而被应用于包括图16中例示的施密特触发比较器52”的接收器设备。图19是阈值电压生成器电路190的示例性电路框图，该阈值电压生成器电路190被配置为通过采取具有电压刷新能力的采样-保持架构来根据放大器输出电压信号V_amp生成阈值电压V_a和V_b。图19的架构基本上包括图8中例示的相同切换电容器架构的两个实例：因此，本文将不再重复对该架构的详细说明。切换电容器架构的两个实例同步地进行操作：第一电路被配置为接收放大器输出信号V_amp并且根据其生成第一阈值电压V_a，并且第二电路被配置为接收放大器输出信号V_amp并且根据其生成第二阈值电压V_b。

简而言之，阈值电压生成器电路190包括第一电容器C1、第二电容器C2、第三电容器C3、第四电容器C4、第一开关S1(由信号Φ1控制)、第二开关S2(由信号Φ1控制)、第三开关S3(由信号Φ1控制)、第四开关S4(由信号Φ2控制)、第五开关S5(由信号Φ2控制)、第六开关S6(由信号Φ2控制)、第七开关S7(由信号Φ1控制)和第八开关S8(由信号Φ1控制)，其基本上如参考图8讨论地布置和进行控制。此处特别是电容器C2和C4的第一端子备选地可连接至施密特触发比较器52”的第一阈值输入端子以向其提供第一阈值电压V_a。

附加地，阈值电压生成器电路190包括第五电容器C9、第六电容器C10、第七电容器C11、第八电容器C12、第九开关S17(由信号Φ1控制)、第十开关S18(由信号Φ1控制)、第十一开关S19(由信号Φ1控制)、第十二开关S20(由信号Φ2控制)、第十三开关S21(由信号Φ2控制)、第十四开关S22(由信号Φ2控制)、第十五开关S23(由信号Φ1控制)和第十六开关S24(由Φ1控制)，其基本上与图8的电容器C1、C2、C3、C4和开关S1、S2、S3、S4、S5、S6、S7和S8一样地布置。此处特别是电容器C10和C12的第一端子备选地可连接至施密特触发比较器52”的第二阈值输入端子以向其提供第二阈值电压V_b。与先前提出的其他实施例不同，电容器C1、C2、C3、C4、C9、C10、C11和C12可以具有不同的电容值，使得V_a≠V_b。

具体地，电容器C1、C2、C3、C4、C9、C10、C11和C12的电容值可以被定义如下，其中C一般指示相同的电容值(例如单位电容)：

C1＝C3＝C9＝C11＝C↓

C2＝C4＝(N-1)·C↓

被配置为生成控制信号Φ1和Φ2(以及它们的补码Φ1和Φ2)它们用于产生和刷新施密特触发比较器52”的阈值电压V_a和V_b的控制电路系统(在图19中不可见)可以与图8中例示的相同(例如包括有限状态机电路112、AND逻辑门114和可选的分频器116)。有限状态机的操作可能与参考图10讨论的操作相同。

因此，在FSM 112的三种操作状态SA、SB和SC中的每种操作状态下分别存储在电容器C1、C2、C3、C4、C9、C10、C11和C12中的电荷Q1、Q2、Q3、Q4、Q9、Q10、Q11和Q12可以根据在说明末尾再现的表格I.1和I.2来计算。

表I.1

FSM状态	Q1	Q2	Q3	Q4
					SA	C·Vdc	(N-1)·C·Vdc	C·Vdc	(N-1)·C·Vdc
SB	C·(Vdc-A1)	(N-1)·C·Vdc	C·(Vdc-A1)	(N-1)·C·Vdc
					SC	C·(Vdc-A1)	(N-1)·C·Vdc	C·(Vdc-A1)	(N-1)·C·Vdc

表I.2

阈值电压V_a和V_b的结果值因此可以被计算为：

接收器设备16和阈值电压生成器电路190的操作可以参考图20进一步理解，图20是信号在图19的接收器设备16中的可能时间演变的示例性时序图。

要注意的是，尽管实施例的阈值电压刷新能力如图19中例示，但是参考图7公开的配置原理也可以被应用于这些实施例。

在不损害基本原理的情况下，细节和实施例可以相对于仅通过示例描述的内容变化，甚至显著变化，而不脱离保护范围。

保护范围由附属权利要求确定。

Claims (23)

1.一种电路，包括：

时钟输入节点，被配置为接收时钟信号；

第一信号输入节点，被配置为接收在第一DC电压和第二DC电压之间切换的第一调制信号；

偏置电路，被配置为产生等于所述第一DC电压的偏置电压；

第一输出节点，被配置为产生第一阈值电压；

第一电容器；

第二电容器；

第一切换电路系统，被耦合至所述第一电容器和所述第二电容器，所述第一切换电路系统能够在第一配置和第二配置之间切换；以及

控制电路系统，被配置为：

响应于所述第一调制信号具有所述第二DC电压，首先将所述第一切换电路系统设置为所述第一配置，从而将所述第一电容器充电至所述第二DC电压，并且将所述第二电容器充电至所述第一DC电压，以及

响应于在所述时钟信号中检测到的边沿，随后将所述第一切换电路系统设置为所述第二配置，从而在所述第一电容器和所述第二电容器之间发生电荷再分布之后在所述第一输出节点处产生所述第一阈值电压。

2.根据权利要求1所述的电路，其中所述第一切换电路系统能够在所述第一配置和所述第二配置之间切换，在所述第一配置中，所述第一电容器的第一端子被耦合至所述第一信号输入节点，所述第二电容器的第一端子被耦合至所述偏置电路，并且所述第一电容器和所述第二电容器的所述第一端子彼此解耦，在所述第二配置中，所述第一电容器的所述第一端子与所述第一信号输入节点解耦，所述第二电容器的所述第一端子与所述偏置电路解耦，并且所述第一电容器和所述第二电容器的所述第一端子彼此耦合并且被耦合至所述第一输出节点。

3.根据权利要求2所述的电路，包括：

第三电容器；

第四电容器；以及

第二切换电路系统，被耦合至所述第三电容器和所述第四电容器，所述第二切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第三电容器的第一端子被耦合至所述第一信号输入节点，所述第四电容器的第一端子被耦合至所述偏置电路，并且所述第三电容器和所述第四电容器的所述第一端子彼此解耦，在所述第二配置中，所述第三电容器的所述第一端子与所述第一信号输入节点解耦，所述第四电容器的所述第一端子与所述偏置电路解耦，并且所述第三电容器和所述第四电容器的所述第一端子彼此耦合并且被耦合至所述第一输出节点；

其中所述控制电路系统还被配置为：

响应于所述第一调制信号具有所述第二DC电压，首先将所述第二切换电路系统设置为所述第一配置，从而将所述第三电容器充电至所述第二DC电压，并且将所述第四电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，交替地将所述第一切换电路系统设置为所述第二配置并且将所述第二切换电路系统设置为所述第一配置，然后将所述第一切换电路系统设置为所述第一配置并且将所述第二切换电路系统设置为所述第二配置，从而在所述第一电容器和所述第二电容器之间或者所述第三电容器和所述第四电容器之间交替发生电荷再分布之后在所述第一输出节点处产生所述第一阈值电压。

4.根据权利要求3所述的电路，其中所述第一电容器、所述第二电容器、所述第三电容器和所述第四电容器具有相同的电容值。

5.根据权利要求3所述的电路，还包括：

第二信号输入节点，被配置为接收在所述第一DC电压和第三DC电压之间切换的第二调制信号；

第二输出节点，被配置为产生第二阈值电压；

第五电容器、第六电容器、第七电容器和第八电容器；

第三切换电路系统，被耦合至所述第五电容器和所述第六电容器，所述第三切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第五电容器的第一端子被耦合至所述第二信号输入节点，所述第六电容器的第一端子被耦合至所述偏置电路，并且所述第五电容器和所述第六电容器的所述第一端子彼此解耦，在所述第二配置中，所述第五电容器的所述第一端子与所述第二信号输入节点解耦，所述第六电容器的所述第一端子与所述偏置电路解耦，并且所述第五电容器和所述第六电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；以及

第四切换电路系统，被耦合至所述第七电容器和所述第八电容器，所述第四切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第七电容器的第一端子被耦合至所述第二信号输入节点，所述第八电容器的第一端子被耦合至所述偏置电路，并且所述第七电容器和所述第八电容器的所述第一端子彼此解耦，在所述第二配置中，所述第七电容器的所述第一端子与所述第二信号输入节点解耦，所述第八电容器的所述第一端子与所述偏置电路解耦，并且所述第七电容器和所述第八电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；

其中所述控制电路系统还被配置为：

响应于所述第二调制信号具有所述第三DC电压，首先将所述第三切换电路系统设置为所述第一配置，从而将所述第五电容器充电至所述第三DC电压，并且将所述第六电容器充电至所述第一DC电压；

响应于所述第二调制信号具有所述第三DC电压，首先将所述第四切换电路系统设置为所述第一配置，从而将所述第七电容器充电至所述第三DC电压，并且将所述第八电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，交替地将所述第三切换电路系统设置为所述第二配置并且将所述第四切换电路系统设置为所述第一配置，然后将所述第三切换电路系统设置为所述第一配置并且将所述第四切换电路系统设置为所述第二配置，从而在所述第五电容器和所述第六电容器之间或者所述第七电容器和所述第八电容器之间交替发生电荷再分布之后在所述第二输出节点处产生所述第二阈值电压。

6.根据权利要求3所述的电路，包括：

第二输出节点，被配置为产生第二阈值电压；

第五电容器、第六电容器、第七电容器和第八电容器；

第三切换电路系统，被耦合至所述第五电容器和所述第六电容器，所述第三切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第五电容器的第一端子被耦合至所述第一信号输入节点，所述第六电容器的第一端子被耦合至所述偏置电路，并且所述第五电容器和所述第六电容器的所述第一端子彼此解耦，在所述第二配置中，所述第五电容器的所述第一端子与所述第一信号输入节点解耦，所述第六电容器的所述第一端子与所述偏置电路解耦，并且所述第五电容器和所述第六电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；以及

第四切换电路系统，被耦合至所述第七电容器和所述第八电容器，所述第四切换电路系统能够、在第一配置和第二配置之间切换，在所述第一配置中，所述第七电容器的第一端子被耦合至所述第一信号输入节点，所述第八电容器的第一端子被耦合至所述偏置电路，并且所述第七电容器和所述第八电容器的所述第一端子彼此解耦，在所述第二配置中，所述第七电容器的所述第一端子与所述第一信号输入节点解耦，所述第八电容器的所述第一端子与所述偏置电路解耦，并且所述第七电容器和所述第八电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；

其中所述控制电路系统还被配置为：

响应于所述第一调制信号具有所述第二DC电压，首先将所述第三切换电路系统设置为所述第一配置，从而将所述第五电容器充电至所述第二DC电压，并且将所述第六电容器充电至所述第一DC电压；

响应于所述第一调制信号具有所述第二DC电压，首先将所述第四切换电路系统设置为所述第一配置，从而将所述第七电容器充电至所述第二DC电压，并且将所述第八电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，交替地将所述第三切换电路系统设置为所述第二配置并且将所述第四切换电路系统设置为所述第一配置，然后将所述第三切换电路系统设置为所述第一配置并且将所述第四切换电路系统设置为所述第二配置，从而在所述第五电容器和所述第六电容器之间或者所述第七电容器和所述第八电容器之间交替发生电荷再分布之后在所述第二输出节点处产生所述第二阈值电压；

其中所述第一电容器、所述第二电容器、所述第三电容器、所述第四电容器、所述第五电容器、所述第六电容器、所述第七电容器和所述第八电容器的电容值C1、C2、C3、C4、C9、C10、C11和C12通过以下关系关联：

C1＝C3＝C9＝C11＝C

C2＝C4＝(N-1)·C

C10＝C12＝(1/(M-1))·C

其中N≤M。

7.根据权利要求6所述的电路，其中所述第一电容器、所述第二电容器、所述第三电容器、所述第四电容器、所述第五电容器、所述第六电容器、所述第七电容器和所述第八电容器中的每个电容器的所述电容值能够经由配置信号配置。

8.根据权利要求2所述的电路，包括：

第二信号输入节点，被配置为接收在所述第一DC电压和第三DC电压之间切换的第二调制信号；

第二输出节点，被配置为产生第二阈值电压；

第三电容器；

第四电容器；以及

第二切换电路系统，被耦合至所述第三电容器和所述第四电容器，所述第二切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第三电容器的第一端子被耦合至所述第二信号输入节点，所述第四电容器的第一端子被耦合至所述偏置电路，并且所述第三电容器和所述第四电容器的所述第一端子彼此解耦，在所述第二配置中，所述第三电容器的所述第一端子与所述第二信号输入节点解耦，所述第四电容器的所述第一端子与所述偏置电路解耦，并且所述第三电容器和所述第四电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；

其中所述控制电路系统还被配置为：

响应于所述第二调制信号具有所述第三DC电压，首先将所述第二切换电路系统设置为所述第一配置，从而将所述第三电容器充电至所述第三DC电压，并且将所述第四电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，随后将所述第二切换电路系统设置为所述第二配置，从而在所述第三电容器和所述第四电容器之间发生电荷再分布之后在所述第二输出节点处产生所述第二阈值电压。

9.根据权利要求8所述的电路，其中所述第一电容器、所述第二电容器、所述第三电容器和所述第四电容器具有相同的电容值。

10.根据权利要求8所述的电路，还包括：

第五电容器、第六电容器、第七电容器和第八电容器；

第三切换电路系统，被耦合至所述第五电容器和所述第六电容器，所述第三切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第五电容器的第一端子被耦合至所述第二信号输入节点，所述第六电容器的第一端子被耦合至所述偏置电路，并且所述第五电容器和所述第六电容器的所述第一端子彼此解耦，在所述第二配置中，所述第五电容器的所述第一端子与所述第二信号输入节点解耦，所述第六电容器的所述第一端子与所述偏置电路解耦，并且所述第五电容器和所述第六电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；以及

第四切换电路系统，被耦合至所述第七电容器和所述第八电容器，所述第四切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第七电容器的第一端子被耦合至所述第二信号输入节点，所述第八电容器的第一端子被耦合至所述偏置电路，并且所述第七电容器和所述第八电容器的所述第一端子彼此解耦，在所述第二配置中，所述第七电容器的所述第一端子与所述第二信号输入节点解耦，所述第八电容器的所述第一端子与所述偏置电路解耦，并且所述第七电容器和所述第八电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；以及

其中所述控制电路系统还被配置为：

响应于所述第二调制信号具有所述第三DC电压，首先将所述第三切换电路系统设置为所述第一配置，从而将所述第五电容器充电至所述第三DC电压，并且将所述第六电容器充电至所述第一DC电压；

响应于所述第二调制信号具有所述第三DC电压，首先将所述第四切换电路系统设置为所述第一配置，从而将所述第七电容器充电至所述第三DC电压，并且将所述第八电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，交替地将所述第三切换电路系统设置为所述第二配置并且将所述第四切换电路系统设置为所述第一配置，然后将所述第三切换电路系统设置为所述第一配置并且将所述第四切换电路系统设置为所述第二配置，从而在所述第五电容器和所述第六电容器之间或者所述第七电容器和所述第八电容器之间交替发生电荷再分布之后在所述第二输出节点处产生所述第二阈值电压。

11.根据权利要求8所述的电路，还包括：

一对节点，被配置为在其间接收指示数据比特序列的包络信号；

放大器电路，被耦合至所述一对节点以接收所述包络信号，并且所述放大器电路被配置为根据所述包络信号产生在所述第一DC电压和所述第二DC电压之间切换的所述第一调制信号和在所述第一DC电压和所述第三DC电压之间切换的所述第二调制信号；

比较器电路，被配置为将所述第一调制信号和所述第二调制信号之间的差异与所述第一阈值电压和所述第二阈值电压之间的差异进行比较，以产生指示所述数据比特序列的数字数据信号；以及

振荡器电路，被配置为产生在所述时钟输入节点处接收的所述时钟信号。

12.根据权利要求2所述的电路，其中所述第一电容器和所述第二电容器具有相同的电容值。

13.根据权利要求2所述的电路，还包括：

第二输出节点，被配置为产生第二阈值电压；

第三电容器；

第四电容器；以及

第二切换电路系统，被耦合至所述第三电容器和所述第四电容器，所述第二切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第三电容器的第一端子被耦合至所述第一信号输入节点，所述第四电容器的第一端子被耦合至所述偏置电路，并且所述第三电容器和所述第四电容器的所述第一端子彼此解耦，在所述第二配置中，所述第三电容器的所述第一端子与所述第一信号输入节点解耦，所述第四电容器的所述第一端子与所述偏置电路解耦，并且所述第三电容器和所述第四电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；

其中所述控制电路系统还被配置为：

响应于所述第一调制信号具有所述第二DC电压，首先将所述第二切换电路系统设置为所述第一配置，从而将所述第三电容器充电至所述第二DC电压，并且将所述第四电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，随后将所述第二切换电路系统设置为所述第二配置，从而在所述第三电容器和所述第四电容器之间发生电荷再分布之后在所述第二输出节点处产生所述第二阈值电压；

其中所述第一电容器、所述第二电容器、所述第三电容器和所述第四电容器的电容值C1、C2、C9和C10分别通过以下关系关联：

C1＝C

C2＝(N-1)·C

C9＝C

C10＝(1/(M-1))·C)

其中N≤M。

14.根据权利要求13所述的电路，还包括：

一对节点，被配置为在其间接收指示数据比特序列的包络信号；

放大器电路，被耦合至所述一对节点以接收所述包络信号，并且所述放大器电路被配置为根据所述包络信号产生在所述第一DC电压和所述第二DC电压之间切换的所述第一调制信号；

施密特触发比较器电路，被配置为将滞后的所述第一调制信号与所述第一阈值电压和所述第二阈值电压进行比较，以产生指示所述数据比特序列的数字数据信号；以及

振荡器电路，被配置为产生在所述时钟输入节点处接收的所述时钟信号。

15.一种接收器设备，包括：

时钟输入节点，被配置为接收时钟信号；

第一信号输入节点，被配置为接收在第一DC电压和第二DC电压之间切换的第一调制信号；

偏置电路，被配置为产生等于所述第一DC电压的偏置电压；

第一输出节点，被配置为产生第一阈值电压；

第一电容器；

第二电容器；

第一切换电路系统，被耦合至所述第一电容器和所述第二电容器，所述第一切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第一电容器的第一端子被耦合至所述第一信号输入节点，所述第二电容器的第一端子被耦合至所述偏置电路，并且所述第一电容器和所述第二电容器的所述第一端子彼此解耦，在所述第二配置中，所述第一电容器的所述第一端子与所述第一信号输入节点解耦，所述第二电容器的所述第一端子与所述偏置电路解耦，并且所述第一电容器和所述第二电容器的所述第一端子彼此耦合并且被耦合至所述第一输出节点；以及

控制电路系统，被配置为：

响应于所述第一调制信号具有所述第二DC电压，首先将所述第一切换电路系统设置为所述第一配置，从而将所述第一电容器充电至所述第二DC电压，并且将所述第二电容器充电至所述第一DC电压，以及

响应于在所述时钟信号中检测到的边沿，随后将所述第一切换电路系统设置为所述第二配置，从而在所述第一电容器和所述第二电容器之间发生电荷再分布之后在所述第一输出节点处产生所述第一阈值电压；

一对节点，被配置为在其间接收指示数据比特序列的包络信号；

放大器电路，被耦合至所述一对节点以接收所述包络信号，并且被配置为根据所述包络信号产生在所述第一DC电压和所述第二DC电压之间切换的所述第一调制信号；

比较器电路，被配置为将所述第一调制信号与所述第一阈值电压进行比较以产生指示所述数据比特序列的数字数据信号；以及

振荡器电路，被配置为产生在所述时钟输入节点处接收的所述时钟信号。

16.根据权利要求15所述的接收器设备，还包括：逻辑门，被布置在所述时钟信号的传播路径中，并且被配置为响应于所述数字数据信号指示所述第一调制信号而假定所述第一DC电压来防止所述时钟信号的脉冲的传播。

17.根据权利要求15所述的接收器设备，还包括：分频器电路，被布置在所述时钟信号的传播路径中，并且被配置为防止所述时钟信号的脉冲子集传播到所述时钟输入节点。

18.根据权利要求15所述的接收器设备，其中所述偏置电路包括：所述放大器电路的复制品，被配置为恒定地输出所述第一调制信号的所述第一DC电压以产生所述偏置电压。

19.根据权利要求15所述的接收器设备，其中所述偏置电路的输出电流和所述放大器电路的输出电流能够经由配置信号配置。

20.一种操作电路的方法，所述电路包括时钟输入节点、第一信号输入节点、偏置电路、第一输出节点、第一电容器、第二电容器和被耦合至所述第一电容器和所述第二电容器的切换电路系统，所述切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第一电容器的第一端子被耦合至所述第一信号输入节点，所述第二电容器的第一端子被耦合至所述偏置电路，并且所述第一电容器和所述第二电容器的所述第一端子彼此解耦，在所述第二配置中，所述第一电容器的所述第一端子与所述第一信号输入节点解耦，所述第二电容器的所述第一端子与所述偏置电路解耦，并且所述第一电容器和所述第二电容器的所述第一端子彼此耦合并且被耦合至所述第一输出节点，所述方法包括：

在所述时钟输入节点处接收时钟信号；

在所述第一信号输入节点处接收第一调制信号，所述第一调制信号在第一DC电压和第二DC电压之间切换；

在所述偏置电路处提供等于所述第一DC电压的偏置电压；

在所述第一输出节点处提供第一阈值电压；

响应于所述第一调制信号具有所述第二DC电压，首先将所述切换电路系统设置为所述第一配置，从而将所述第一电容器充电至所述第二DC电压，并且将所述第二电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，随后将所述切换电路系统设置为所述第二配置，从而在所述第一电容器和所述第二电容器之间发生电荷再分布之后在所述第一输出节点处产生所述第一阈值电压。

21.根据权利要求20所述的方法，其中所述电路还包括第三电容器、第四电容器和第二切换电路系统，所述第二切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第三电容器的第一端子被耦合至所述第一信号输入节点，所述第四电容器的第一端子被耦合至所述偏置电路，并且所述第三电容器和所述第四电容器的所述第一端子彼此解耦，在所述第二配置中，所述第三电容器的所述第一端子与所述第一信号输入节点解耦，所述第四电容器的所述第一端子与所述偏置电路解耦，并且所述第三电容器和所述第四电容器的所述第一端子彼此耦合并且被耦合至所述第一输出节点，所述方法还包括：

响应于所述第一调制信号具有所述第二DC电压，首先将所述第二切换电路系统设置为所述第一配置，从而将所述第三电容器充电至所述第二DC电压，并且将所述第四电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，交替地将所述切换电路系统设置为所述第二配置并且将所述第二切换电路系统设置为所述第一配置，并且将所述切换电路系统设置为所述第一配置并且将所述第二切换电路系统设置为所述第二配置，从而在所述第一电容器和所述第二电容器之间或者所述第三电容器和所述第四电容器之间交替发生电荷再分布之后在所述第一输出节点处产生所述第一阈值电压。

22.根据权利要求20所述的方法，其中所述电路还包括第二信号输入节点、第二输出节点、第三电容器、第四电容器和第二切换电路系统，所述第二切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第三电容器的第一端子被耦合至所述第二信号输入节点，所述第四电容器的第一端子被耦合至所述偏置电路，并且所述第三电容器和所述第四电容器的所述第一端子彼此解耦，在所述第二配置中，所述第三电容器的所述第一端子与所述第二信号输入节点解耦，所述第四电容器的所述第一端子与所述偏置电路解耦，并且所述第三电容器和所述第四电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；

在所述第二信号输入节点处接收第二调制信号，所述第二调制信号在所述第一DC电压和第三DC电压之间切换；

在所述第二输出节点处提供第二阈值电压；

响应于所述第二调制信号具有所述第三DC电压，首先将所述第二切换电路系统设置为所述第一配置，从而将所述第三电容器充电至所述第三DC电压，并且将所述第四电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，随后将所述第二切换电路系统设置为所述第二配置，从而在所述第三电容器和所述第四电容器之间发生电荷再分布之后在所述第二输出节点处产生所述第二阈值电压。

23.根据权利要求20所述的方法，其中所述电路还包括第二输出节点、第三电容器、第四电容器和被耦合至所述第三电容器和所述第四电容器的第二切换电路系统，所述第二切换电路系统能够在第一配置和第二配置之间切换，在所述第一配置中，所述第三电容器的第一端子被耦合至所述第一信号输入节点，所述第四电容器的第一端子被耦合至所述偏置电路，并且所述第三电容器和所述第四电容器的所述第一端子彼此解耦，在所述第二配置中，所述第三电容器的所述第一端子与所述第一信号输入节点解耦，所述第四电容器的所述第一端子与所述偏置电路解耦，并且所述第三电容器和所述第四电容器的所述第一端子彼此耦合并且被耦合至所述第二输出节点；

在所述第二输出节点处提供第二阈值电压；

响应于所述第一调制信号具有所述第二DC电压，首先将所述第二切换电路系统设置为所述第一配置，从而将所述第三电容器充电至所述第二DC电压，并且将所述第四电容器充电至所述第一DC电压；以及

响应于在所述时钟信号中检测到的边沿，随后将所述第二切换电路系统设置为所述第二配置，从而在所述第三电容器和所述第四电容器之间发生电荷再分布之后在所述第二输出节点处产生所述第二阈值电压；

其中所述第一电容器、所述第二电容器、所述第三电容器和所述第四电容器的电容值C1、C2、C9和C10分别通过以下关系关联：

C1＝C

C2＝(N-1)·C

C9＝C

C10＝(1/(M-1))·C)

其中N≤M。