CN117476817B - 具有低电子-空穴复合率的叠层钝化结构的制备方法 - Google Patents

具有低电子-空穴复合率的叠层钝化结构的制备方法 Download PDF

Info

Publication number
CN117476817B
CN117476817B CN202311831502.4A CN202311831502A CN117476817B CN 117476817 B CN117476817 B CN 117476817B CN 202311831502 A CN202311831502 A CN 202311831502A CN 117476817 B CN117476817 B CN 117476817B
Authority
CN
China
Prior art keywords
silicon
passivation layer
atomic layer
layer deposition
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311831502.4A
Other languages
English (en)
Other versions
CN117476817A (zh
Inventor
陈庆敏
李丙科
陈加朋
卓倩武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Songyu Technology Co ltd
Original Assignee
Wuxi Songyu Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Songyu Technology Co ltd filed Critical Wuxi Songyu Technology Co ltd
Priority to CN202311831502.4A priority Critical patent/CN117476817B/zh
Publication of CN117476817A publication Critical patent/CN117476817A/zh
Application granted granted Critical
Publication of CN117476817B publication Critical patent/CN117476817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

发明涉及太阳能电池领域，尤其涉及具有低电子‑空穴复合率的叠层钝化结构的制备方法，所述方法包括在硅衬底表面通过原子层沉积得到掺杂有硼原子的二氧化硅钝化层，随后再在掺杂有硼原子的二氧化硅钝化层表面通过原子层沉积得到氧化铝钝化层，最后对得到的掺杂有硼原子的二氧化硅钝化层以及氧化铝钝化层进行退火处理，得到所述具有低电子‑空穴复合率的叠层钝化结构。本发明通过在硅衬底表面形成掺杂有硼原子的二氧化硅钝化层和氧化铝钝化层的叠层结构，可以有效降低电子‑空穴复合的概率，从而有助于优化光照吸收和光电子传输，提高光电池的效率和稳定性。

Description

具有低电子-空穴复合率的叠层钝化结构的制备方法
技术领域
本发明涉及太阳能电池领域，尤其涉及具有低电子-空穴复合率的叠层钝化结构的制备方法。
背景技术
晶硅电池的钝化层是指在晶硅表面形成的一层氧化物薄膜。该薄膜在晶硅电池的表面形成，并起到保护晶硅表面免受外界环境的影响的作用。钝化层可以提高晶硅电池的稳定性和耐久性，减少表面缺陷和电荷复合，增加光电转换效率。此外，钝化层还可以防止晶硅与其他材料之间的反应，并减少杂质的扩散。
二氧化硅薄膜是晶硅电池领域常用的钝化膜，其形成过程是通过将晶硅电池暴露在氧气（O2）或水蒸气（H2O）等氧化剂的环境中进行氧化处理而实现的。在这个过程中，晶硅表面的硅原子与氧化剂反应生成几纳米到几十纳米的二氧化硅钝化层。
然而现有的采用直接氧化的方式制备得到的二氧化硅钝化层，其通常具有较高的表面缺陷密度，这些缺陷可能影响晶硅电池的光电转换效率。此外，由于二氧化硅钝化膜与晶体硅之间存在能带结构上的差异的，导致电子和空穴可能被引导到接近二氧化硅钝化膜与晶体硅之间的界面处，使得在接近界面的区域，电子和空穴更有可能相遇并发生复合。电子-空穴复合过程会导致电流的损失和能量的损耗，从而降低器件的效率。
发明内容
本发明是为了克服现有技术中制备得到的二氧化硅钝化膜由于存在较高的表面缺陷密度以及与晶体硅之间存在能带结构上的差异，从而导致电子-空穴复合率较高的缺陷，因此提供了一种具有低电子-空穴复合率的叠层钝化结构的制备方法。
为实现上述发明目的，本发明通过以下技术方案实现：
第一方面，本发明首先提供了具有低电子-空穴复合率的叠层钝化结构的制备方法，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓；
步骤（S.2）：以脉冲通入的方式依次向原子层沉积反应仓内引入薄膜前驱体以及氧源，并在薄膜前驱体以及氧源的通入间隙使用吹扫气进行吹扫，所述薄膜前驱体包括硅源前驱体以及硼源前驱体，重复该步骤从而在硅衬底表面通过原子层沉积得到掺杂有硼原子的二氧化硅钝化层；
步骤（S.3）：以脉冲通入的方式依次向原子层沉积反应仓内引入铝源前驱体以及氧源，并在铝源以及氧源的通入间隙使用吹扫气进行吹扫，重复该步骤从而在掺杂有硼原子的二氧化硅钝化层表面通过原子层沉积得到氧化铝钝化层；
步骤（S.4）：对得到的掺杂有硼原子的二氧化硅钝化层以及氧化铝钝化层进行退火处理，得到所述具有低电子-空穴复合率的叠层钝化结构。
如背景技术所述，现有技术中的二氧化硅钝化膜其通过氧化剂的氧化，从而使得单晶硅表面的氧化形成一层二氧化硅薄膜，但是由于氧化剂的用量、氧化时间以及氧化剂进入到单晶硅的深度难以控制，因此往往会导致形成的二氧化硅钝化层具有较高的表面缺陷密度，从而造成电子-空穴复合降低光电转化换效率。
本发明为了解决现有技术中存在的上述问题，因此在钝化层沉积的形成的过程中通过原子层沉积(ALD)的方式在单晶硅的表面沉积了一层二氧化硅钝化层。由于通过原子层沉积方法制备得到的二氧化硅钝化层具有良好的致密性以及平整性，因此相较于传统的热氧化方式制备得到的二氧化硅钝化层而言，其具有更低的表面缺陷密度，从而使得电子-空穴复合率能够实现显著的下降，从而使得电池的光电转化换效率能够得到大幅的上升。
此外，除了二氧化硅钝化层的形成方式之外，本申请还针对二氧化硅钝化层的结构进行了进一步的掺杂改性。本申请发明人在研究中发现，虽然原子层沉积的方式能够大幅降低二氧化硅钝化层的缺陷，但仍然无法完全避免缺陷的形成。针对该现象，发明人推测其原因在于硅前驱体中本身存在的杂质或者反应过程中的副产物无法完全脱除，导致了二氧化硅钝化层中少量缺陷的产生。然而，以上原因属于原子层沉积的固有缺陷，因此难以提出针对该缺陷的有效改进方法。
然而，发明人在实验过程中意外发现，硼原子相较于硅原子而言具有更小的原子半径，因此当硼原子在运动过程中能够轻易进入到二氧化硅钝化层中的缺陷位置处，从而对该缺陷位置起到有效的修补作用，从而避免了电子-空穴的复合。因此，本申请在原子沉积二氧化硅钝化膜的过程中，还向原子层沉积反应仓内引入一定量的硼源前驱体，从而在形成二氧化硅钝化膜的过程中对其中存在的缺陷进行修补。
此外，发明人还发现，在二氧化硅钝化层中引入硼原子可以改变材料的能带结构。硼原子是P型掺杂剂，具有较高的电子亲和能和较低的电离能。当硼原子掺入二氧化硅中，会引入额外的能级，这些能级位于能带隙内部，形成所谓的"杂质能级"。这些杂质能级可以在晶体表面形成能带弯曲，导致能带隙的有效宽度增大，减小导带和价带之间的能带偏移。这种能带结构调整有助于减少表面缺陷和势垒高度，降低了电子和空穴的复合概率。
因此，基于上述理由，由于表面缺陷和能带偏移的改变，引入硼原子可以有效减少晶硅表面的电子-空穴复合现象。能带结构调整减小了电子和空穴之间的能带偏移，使它们的复合概率降低。同时，减少表面缺陷也降低了电子和空穴相互碰撞的可能性。这样，光生电子和空穴在晶硅中的寿命得到延长，从而提高了光电转换效率。
除掺杂有硼原子的二氧化硅钝化层之外，本申请还在掺杂有硼原子的二氧化硅钝化层的外侧进一步沉积了一层氧化铝钝化层，从而形成了叠层钝化结构。其原因在于：氧化铝薄膜可以提供一层保护性的覆盖层，保护硼掺杂的二氧化硅钝化层免受外界环境的侵蚀，如氧化、湿气等。氧化铝钝化膜具有良好的化学稳定性和较高的绝缘性能，能够有效阻挡外界有害物质的侵入，保护下层材料不受损。
此外，氧化铝薄膜是一种较好的绝缘层，能够阻隔电子的流动。如果在硼掺杂的二氧化硅钝化层表面形成一层氧化铝钝化膜，可以阻止电子从表面散射到外部环境，减少电子与外界的相互作用。这样有助于减少电子与空穴之间的复合现象，提高光电转换效率。
最后，氧化铝钝化膜与硼掺杂的二氧化硅钝化层之间形成一个界面，可以对能带结构和表面缺陷进行调控。氧化铝钝化膜的存在可以改变界面能带结构，减小导带和价带之间的能带偏移。这有助于优化界面的电子分布和能级分布，减少电子-空穴复合的概率。同时，氧化铝钝化膜的形成可以填补或中和二氧化硅表面的缺陷，进一步降低表面缺陷对电子和空穴的复合影响。
因此，本申请通过在硅衬底表面形成掺杂有硼原子的二氧化硅钝化层和氧化铝钝化层的叠层结构，可以有效降低电子-空穴复合的概率。硼原子的引入和原子层沉积技术可以减少晶硅表面的缺陷和能带偏移，控制电子和空穴的复合过程。氧化铝钝化层作为保护层和绝缘层，不仅可以提供表面保护作用，还可以阻隔电子流动，减少与外界环境的相互作用。这样有助于延长光生电子和空穴在晶硅中的寿命，提高光电转换效率。
作为优选，所述步骤（S.2）中获得的掺杂有硼原子的二氧化硅钝化层其内部硼原子浓度不高于硅原子浓度的1/3。
硼原子在二氧化硅晶格中取代部分硅原子，形成硼-硅键的结构。掺杂适量的硼原子可以改变二氧化硅的能带结构，减少晶格缺陷的形成。硼原子与硅原子的尺寸相似，因此取代硅原子不会引入过多的晶格位错或晶格畸变，有利于维持晶体结构的完整性。
此外，二氧化硅中掺杂硼原子可以形成施主能级，增加杂质能级的浓度，从而改变材料的电学性质。适量的硼原子掺杂可以提高材料的载流子浓度，促进载流子的迁移和传输。然而，过高的硼原子浓度可能导致载流子浓度过高，产生电子-空穴复合过多的问题，从而降低光电转换效率。因此，将硼原子浓度限制在不高于硅原子浓度的1/3范围内，可以平衡载流子浓度和复合概率，实现最佳的光电性能。
最后，适量的硼原子掺杂可以减小导带和价带之间的能带偏移，减少载流子的复合。通过控制硼原子浓度不高于硅原子浓度的1/3，可以有效降低能带偏移带来的复合损耗。
作为优选，所述步骤（S.2）中氧源流量为薄膜前驱体流量的2~15倍。
适量的氧源流量可以促进薄膜前驱体的氧化反应，并在沉积过程中形成氧化物。氧化反应可以改变薄膜的结构和性质，增强薄膜的致密性、硬度和稳定性。较高的氧源流量有助于提供足够的氧化剂，促使氧化反应进行充分，从而得到更完整的氧化层。将氧源流量设置为薄膜前驱体流量的2~30倍范围内，可以实现相对富氧的沉积条件，有助于控制材料成分和缓解非均匀性等问题。
作为优选，所述步骤（S.2）中原子层沉积温度高于步骤（S.3）中原子层沉积温度50-100℃。
原子层沉积（ALD）是一种以周期性气相反应为基础的沉积方法，可以精确控制沉积速率和薄膜的厚度。通过调节沉积温度，可以影响沉积速率和表面反应动力学。将步骤（S.2）中的沉积温度设置高于步骤（S.3）中的沉积温度，可以调节前驱体的吸附速率和表面扩散，从而控制薄膜的成核和生长行为，改变薄膜的晶体结构和形貌，以实现所需的材料性能。此外，高温有助于增加反应速率和反应活性，由于步骤（S.2）中的硅源前驱体以及硼源前驱体的反应活性相较于步骤（S.3）中的铝源前驱体而言更弱，因此较高的反应温度能够促进前驱体分子在表面的解离和吸附，并增加前驱体分子的反应效率，实现更完整的原子层覆盖，提高薄膜的均匀性和致密性。
作为优选，所述步骤（S.2）中沉积温度为280~350℃；
所述步骤（S.3）中沉积温度为180~250℃。
作为优选，所述硅源前驱体流量为10~50 sccm，脉冲时间为2~5s；
所述硅源前驱体流量为15~50 sccm，脉冲时间为2~5s；
所述硼源前驱体流量为5~15 sccm，脉冲时间为2~5s；
所述铝源前驱体流量为10~50 sccm，脉冲时间为2~5s；
所述氧源流量为100~300 sccm，脉冲时间为2~5s；
所述吹扫气的流量为500-1000sccm，吹扫时间为3~10s。
作为优选，所述步骤（S.2）中循环脉冲次数为15~25次；
所述步骤（S.3）中循环脉冲次数为20~40次。
作为优选，所述硅源前驱体包括四氯化硅、四甲氧基硅烷、四乙氧基硅烷中的任意一种；
所述硼源前驱体包括三氯化硼、硼酸三甲酯中的任意一种；
所述铝源前驱体为三甲基铝；
所述氧源为水、氧气、臭氧以及过氧化氢中的任意一种；
所述吹扫气为氮气、氩气、氦气中的任意一种。
最为优选，所述步骤（S.4）中退火温度为380~450℃，加热时间为10~30min。
本申请人发现在380~450℃的温度条件下退火可以促使叠层钝化结构中晶格缺陷重新排列和修复，并且使材料中的晶格缺陷迁移和扩散，从而减少或消除晶格缺陷。同时，在退火过程可以通过材料的松弛和应力释放来改善材料的机械性能和稳定性。加热到较高温度并保持一定时间，可以使材料内部的应力得到释放，并减少应力引起的缺陷和失效。此外，退火对材料中的原子扩散和再结晶有促进作用。高温退火可以提高材料内部的原子扩散速率，促进晶界的消除和晶粒的再长大。这可以改善材料的结晶性和晶粒尺寸，提高材料的晶体结构均匀性和性能。
第二方面，本发明还提供了如上所述方法在制备太阳能电池中的应用。
因此，本发明具有以下有益效果：
（1）通过在硅衬底表面形成掺杂有硼原子的二氧化硅钝化层和氧化铝钝化层的叠层结构，可以有效降低电子-空穴复合的概率；
（2）氧化铝钝化层具有良好的化学稳定性和绝缘性能，可以对硼掺杂的二氧化硅钝化层进行保护，从而有助于优化光照吸收和光电子传输，提高光电池的效率和稳定性；
（3）该制备方法利用原子层沉积技术，从而可以精确控制薄膜前驱体和氧源的引入时间和顺序，实现多层薄膜的快速沉积。这种方法具有较高的制备灵活性和可扩展性，可以调控叠层结构的组成和厚度，以满足不同光电器件的需求；
（4）通过本发明中的这种制备方法得到的具有低电子-空穴复合率的叠层钝化结构，可以提高晶硅光电转换效率，并具有较好的稳定性和制备灵活性。该结构可以在光电器件领域中应用于提高太阳能电池的性能。
附图说明
图1 为本发明实施例中具有低电子-空穴复合率的叠层钝化结构的制备方法流程图。
具体实施方式
下面结合具体实施例对本发明做进一步描述。本领域普通技术人员在基于这些说明的情况下将能够实现本发明。此外，下述说明中涉及到的本发明的实施例通常仅是本发明一部分的实施例，而不是全部的实施例。因此，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
实施例1
如图1所示，具有低电子-空穴复合率的叠层钝化结构的制备方法，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓，对原子层沉积反应仓进行抽真空以及升温处理，直至原子层沉积反应仓内部气压低于30 mTorr。
步骤（S.2）：将原子层沉积反应仓内部温度稳定在300℃，以脉冲通入的方式依次向原子层沉积反应仓内引入由四氯化硅以及三氯化硼混合得到的薄膜前驱体以及水，并在薄膜前驱体以及氧源的通入间隙使用氮气进行吹扫。
具体地，所述四氯化硅的流量为30 sccm，脉冲时间为3s，所述三氯化硼的流量为10 sccm，脉冲时间为3s，所述水的流量为200 sccm，脉冲时间为3s；所述氮气的流量为800sccm，吹扫时间为5s，重复该步骤20次从而在硅衬底表面通过原子层沉积得到掺杂有硼原子的二氧化硅钝化层。
步骤（S.3）：将原子层沉积反应仓内部温度稳定在200℃，以脉冲通入的方式依次向原子层沉积反应仓内引入三甲基铝以及水，并在三甲基铝以及水的通入间隙使用氮气进行吹扫。
具体地，所述三甲基铝流量为30sccm，脉冲时间为3s，所述水的流量为150 sccm，脉冲时间为3s；所述氮气的流量为800sccm，吹扫时间为5s，重复该步骤30次从而在掺杂有硼原子的二氧化硅钝化层表面通过原子层沉积得到氧化铝钝化层。
步骤（S.4）：对得到的掺杂有硼原子的二氧化硅钝化层以及氧化铝钝化层在400℃下退火处理20min，得到所述具有低电子-空穴复合效应的叠层钝化结构。
实施例2
如图1所示，具有低电子-空穴复合率的叠层钝化结构的制备方法，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓，对原子层沉积反应仓进行抽真空以及升温处理，直至原子层沉积反应仓内部气压低于30 mTorr。
步骤（S.2）：将原子层沉积反应仓内部温度稳定在300℃，以脉冲通入的方式依次向原子层沉积反应仓内引入由四氯化硅以及三氯化硼混合得到的薄膜前驱体以及水，并在薄膜前驱体以及氧源的通入间隙使用氮气进行吹扫。
具体地，所述四氯化硅的流量为50 sccm，脉冲时间为2s，所述三氯化硼流量为15sccm，脉冲时间为2s，所述水的流量为130 sccm，脉冲时间为2s；所述氮气的流量为600sccm，吹扫时间为8s，重复该步骤20次从而在硅衬底表面通过原子层沉积得到掺杂有硼原子的二氧化硅钝化层。
步骤（S.3）以及步骤（S.3）如实施例1所示。
实施例3
如图1所示，具有低电子-空穴复合率的叠层钝化结构的制备方法，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓，对原子层沉积反应仓进行抽真空以及升温处理，直至原子层沉积反应仓内部气压低于30 mTorr。
步骤（S.2）：将原子层沉积反应仓内部温度稳定在300℃，以脉冲通入的方式依次向原子层沉积反应仓内引入由四氯化硅以及三氯化硼混合得到的薄膜前驱体以及水，并在薄膜前驱体以及氧源的通入间隙使用氮气进行吹扫。
具体地，所述四氯化硅的流量为15 sccm，脉冲时间为5s，所述三氯化硼的流量为5sccm，脉冲时间为5s，所述水的流量为300 sccm，脉冲时间为5s；所述氮气的流量为1000sccm，吹扫时间为3s，重复该步骤20次从而在硅衬底表面通过原子层沉积得到掺杂有硼原子的二氧化硅钝化层。
步骤（S.3）以及步骤（S.3）如实施例1所示。
实施例4
如图1所示，具有低电子-空穴复合率的叠层钝化结构的制备方法，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓，对原子层沉积反应仓进行抽真空以及升温处理，直至原子层沉积反应仓内部气压低于30 mTorr。
步骤（S.2）：将原子层沉积反应仓内部温度稳定在280℃，以脉冲通入的方式依次向原子层沉积反应仓内引入由四氯化硅以及三氯化硼混合得到的薄膜前驱体以及水，并在薄膜前驱体以及氧源的通入间隙使用氮气进行吹扫。
具体地，所述四氯化硅的流量为40 sccm，脉冲时间为3s，所述三氯化硼的流量为10 sccm，脉冲时间为3s，所述水的流量为200 sccm，脉冲时间为3s；所述氮气的流量为500sccm，吹扫时间为10s，重复该步骤15次从而在硅衬底表面通过原子层沉积得到掺杂有硼原子的二氧化硅钝化层。
步骤（S.3）：将原子层沉积反应仓内部温度稳定在180℃，以脉冲通入的方式依次向原子层沉积反应仓内引入三甲基铝以及水，并在三甲基铝以及水的通入间隙使用氮气进行吹扫。
具体地，所述三甲基铝流量为50sccm，脉冲时间为2s，所述水的流量为150 sccm，脉冲时间为3s；所述氮气的流量为800sccm，吹扫时间为5s，重复该步骤20次从而在掺杂有硼原子的二氧化硅钝化层表面通过原子层沉积得到氧化铝钝化层。
步骤（S.4）：对得到的掺杂有硼原子的二氧化硅钝化层以及氧化铝钝化层在380℃下退火处理30min，得到所述具有低电子-空穴复合效应的叠层钝化结构。
实施例5
如图1所示，具有低电子-空穴复合率的叠层钝化结构的制备方法，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓，对原子层沉积反应仓进行抽真空以及升温处理，直至原子层沉积反应仓内部气压低于30 mTorr。
步骤（S.2）：将原子层沉积反应仓内部温度稳定在350℃，以脉冲通入的方式依次向原子层沉积反应仓内引入由四甲氧基硅烷以及硼酸三甲酯混合得到的薄膜前驱体以及水，并在薄膜前驱体以及氧源的通入间隙使用氮气进行吹扫。
具体地，所述四甲氧基硅烷的流量为20 sccm，脉冲时间为3s，所述硼酸三甲酯的流量为5 sccm，脉冲时间为3s，所述水的流量为150 sccm，脉冲时间为3s；所述氮气的流量为800sccm，吹扫时间为5s，重复该步骤25次从而在硅衬底表面通过原子层沉积得到掺杂有硼原子的二氧化硅钝化层。
步骤（S.3）：将原子层沉积反应仓内部温度稳定在250℃，以脉冲通入的方式依次向原子层沉积反应仓内引入三甲基铝以及水，并在三甲基铝以及水的通入间隙使用氮气进行吹扫。
具体地，所述三甲基铝流量为10sccm，脉冲时间为5s，所述水的流量为150 sccm，脉冲时间为3s；所述氮气的流量为800sccm，吹扫时间为5s，重复该步骤40次从而在掺杂有硼原子的二氧化硅钝化层表面通过原子层沉积得到氧化铝钝化层。
步骤（S.4）：对得到的掺杂有硼原子的二氧化硅钝化层以及氧化铝钝化层在400℃下退火处理20min，得到所述具有低电子-空穴复合效应的叠层钝化结构。
实施例6
如图1所示，具有低电子-空穴复合率的叠层钝化结构的制备方法，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓，对原子层沉积反应仓进行抽真空以及升温处理，直至原子层沉积反应仓内部气压低于30 mTorr。
步骤（S.2）：将原子层沉积反应仓内部温度稳定在280℃，以脉冲通入的方式依次向原子层沉积反应仓内引入由四氯化硅以及三氯化硼混合得到的薄膜前驱体以及水，并在薄膜前驱体以及氧源的通入间隙使用氮气进行吹扫。
具体地，所述四氯化硅的流量为30 sccm，脉冲时间为4s，所述三氯化硼的流量为5sccm，脉冲时间为5s，所述水的流量为200 sccm，脉冲时间为3s；所述氮气的流量为500sccm，吹扫时间为10s，重复该步骤20次从而在硅衬底表面通过原子层沉积得到掺杂有硼原子的二氧化硅钝化层。
步骤（S.3）：将原子层沉积反应仓内部温度稳定在230℃，以脉冲通入的方式依次向原子层沉积反应仓内引入三甲基铝以及水，并在三甲基铝以及水的通入间隙使用氮气进行吹扫。
具体地，所述三甲基铝流量为50sccm，脉冲时间为2s，所述水的流量为150 sccm，脉冲时间为3s；所述氮气的流量为800sccm，吹扫时间为5s，重复该步骤30次从而在掺杂有硼原子的二氧化硅钝化层表面通过原子层沉积得到氧化铝钝化层。
步骤（S.4）：对得到的掺杂有硼原子的二氧化硅钝化层以及氧化铝钝化层在450℃下退火处理10min，得到所述具有低电子-空穴复合效应的叠层钝化结构。
对比例1
使用快速热氧化法在硅片表面生长一层二氧化硅薄膜，其工艺流程如下：
（1）将硅片进行RCA 清洗并用 HF 酸去除自然氧化层，用去离子水清洗若干次之后用氮气吹干备用；
（2）将硅片置于快速热退火炉中，并充入保护气体，并向其中通入气体流量为 3L/min的氧气；
（3）将快速热退火炉快速升温至900℃，保持10min后，关闭氧气流量，充入氮气，等温度下降至 100℃以下时，关闭风扇，把气体流量调至最小，取出样品，得到表面沉积有二氧化硅层的硅片。
对比例2
钝化结构的制备方法，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓，对原子层沉积反应仓进行抽真空以及升温处理，直至原子层沉积反应仓内部气压低于30 mTorr。
步骤（S.2）：将原子层沉积反应仓内部温度稳定在300℃，以脉冲通入的方式依次向原子层沉积反应仓内引入由四氯化硅以及水，并在四氯化硅以及氧源的通入间隙使用氮气进行吹扫。
具体地，所述四氯化硅的流量为30 sccm，脉冲时间为3s，所述水的流量为200sccm，脉冲时间为3s；所述氮气的流量为800sccm，吹扫时间为5s，重复该步骤50次从而在硅衬底表面通过原子层沉积得到二氧化硅钝化层。
步骤（S.3）：对得到的二氧化硅钝化层在400℃下退火处理20min，得到钝化结构。
对比例3
钝化结构的制备方法，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓，对原子层沉积反应仓进行抽真空以及升温处理，直至原子层沉积反应仓内部气压低于30 mTorr。
步骤（S.2）：将原子层沉积反应仓内部温度稳定在200℃，以脉冲通入的方式依次向原子层沉积反应仓内引入三甲基铝以及水，并在三甲基铝以及水的通入间隙使用氮气进行吹扫。
具体地，所述三甲基铝流量为30sccm，脉冲时间为3s，所述水的流量为150 sccm，脉冲时间为3s；所述氮气的流量为800sccm，吹扫时间为5s，重复该步骤50次从而在硅衬底表面通过原子层沉积得到氧化铝钝化层。
步骤（S.3）：对得到的氧化铝钝化层层在400℃下退火处理20min，得到所述钝化结构。
对比例4
对比例4与实施例1的区别在于，将实施例1步骤（S.2）中的沉积温度调节至245℃。
对比例5
对比例4与实施例1的区别在于，将实施例1步骤（S.2）中调节所述四氯化硅的流量为30 sccm，脉冲时间为3s，同时调节所述三氯化硼的流量为30 sccm，脉冲时间为3s。
为了进一步考察本发明中的低反射率叠层钝化结构对于太阳能电池的影响，发明人将采用实施例1~6及对比例1~5制得的钝化结构应用于太阳能电池。
太阳能电池的具体制备流程如下：制绒-硼扩（正面硼扩形成p型扩散层）-碱抛（背面去绕扩以及抛光）-LPCVD（背面沉积隧穿氧化层和多晶硅层（poly层））-RCA（正面去绕镀及去除正背面BSG（富硼层）\PSG（富磷层））-实施例1~6及对比例1~5中的钝化结构沉积-正膜（抗反射膜）-背膜（抗反射膜）-印刷栅线-烧结-光注入；对其性能做检测，检测结果如表1所示。
表1
性能指标 少子寿命（μs） Eff/% FF/% Voc/V
实施例1 382 26.0931 83.7930 0.7249
实施例2 371 26.0763 83.7823 0.7243
实施例3 406 26.1701 83.8215 0.7259
实施例4 412 26.1869 83.8352 0.7252
实施例5 351 25.9106 83.7106 0.7232
实施例6 368 26.0432 83.7650 0.7237
对比例1 89 25.1263 83.4920 0.7196
对比例2 146 25.3653 83.5108 0.7215
对比例3 185 25.4001 83.5226 0.7219
对比例4 214 25.5228 83.5368 0.7223
对比例5 259 25.5721 83.6003 0.7229
注：表1中，Eff为太阳能电池光电转换效率；FF为填充因子；Voc为开路电压。
从上表1中数据可知，通过在太阳能电池中引入本申请中所述的具有低电子-空穴复合率的叠层钝化结构，有效延长晶硅电池的少子寿命，从而表明其具有更好的钝化效果，同时结合其他数据可知，通过该叠层钝化结构能够使得太阳能电池光电转换效率、填充因子以及开路电压能够得到一定的提升。
将实施例1与对比例1~3相比较我们可知，相较于传统的对话比例1中热氧化法制备得到的二氧化硅钝化层，对比例2中通过原子层沉积制备得到的二氧化硅钝化层以及对比例3中制备得到的氧化铝层具有更好的钝化效果。而本申请实施例1中同时结合二氧化硅钝化层以及氧化铝钝化膜，同时在二氧化硅钝化层中掺杂有一定的硼原子，使得其钝化效果远远由于对比例1~3。
将对比例1与对比例4相比较后我们可知，硅源前驱体以及硼源前驱体通过原子层沉积的温度对于叠层钝化结构的钝化效果具有重要的影响，当温度过低时，会导致掺杂有硼原子的二氧化硅钝化层在沉积过程中出现缺陷，从而导致其钝化效果出现下降。
将对比例1与对比例4相比较后我们可知，当掺杂有硼原子的二氧化硅钝化层中的硼原子浓度过高时，会由于二氧化硅的导电性能的大幅提升以及载流子浓度过高，从而产生电子-空穴复合过多的问题，从而降低光电转换效率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.具有低电子-空穴复合率的叠层钝化结构的制备方法，其特征在于，包括以下步骤：
步骤（S.1）：提供一个硅衬底，并将该硅衬底置于原子层沉积反应仓；
步骤（S.2）：以脉冲通入的方式依次向原子层沉积反应仓内引入薄膜前驱体以及氧源，并在薄膜前驱体以及氧源的通入间隙使用吹扫气进行吹扫，所述薄膜前驱体包括硅源前驱体以及硼源前驱体，重复该步骤从而在硅衬底表面通过原子层沉积得到掺杂有硼原子的二氧化硅钝化层；
步骤（S.3）：以脉冲通入的方式依次向原子层沉积反应仓内引入铝源前驱体以及氧源，并在铝源以及氧源的通入间隙使用吹扫气进行吹扫，重复该步骤从而在掺杂有硼原子的二氧化硅钝化层表面通过原子层沉积得到氧化铝钝化层；
步骤（S.4）：对得到的掺杂有硼原子的二氧化硅钝化层以及氧化铝钝化层进行退火处理，得到所述具有低电子-空穴复合效应的叠层钝化结构；其中，
所述步骤（S.2）中获得的掺杂有硼原子的二氧化硅钝化层其内部硼原子浓度不高于硅原子浓度的1/3；
所述步骤（S.2）中原子层沉积温度高于步骤（S.3）中原子层沉积温度50-100℃；
所述步骤（S.2）中沉积温度为280~350℃；
所述步骤（S.3）中沉积温度为180~250℃。
2.根据权利要求1所述的方法，其特征在于，
所述步骤（S.2）中氧源流量为薄膜前驱体流量的2~15倍。
3.根据权利要求1所述的方法，其特征在于，
所述硅源前驱体流量为15~50 sccm，脉冲时间为2~5s；
所述硼源前驱体流量为5~15 sccm，脉冲时间为2~5s；
所述铝源前驱体流量为10~50 sccm，脉冲时间为2~5s；
所述氧源流量为100~300 sccm，脉冲时间为2~5s；
所述吹扫气的流量为500-1000sccm，吹扫时间为3~10s。
4.根据权利要求3所述的方法，其特征在于，
所述步骤（S.2）中循环脉冲次数为15~25次；
所述步骤（S.3）中循环脉冲次数为20~40次。
5.根据权利要求1或3或4所述的方法，其特征在于，
所述硅源前驱体包括四氯化硅、四甲氧基硅烷、四乙氧基硅烷中的任意一种；
所述硼源前驱体包括三氯化硼、硼酸三甲酯中的任意一种；
所述铝源前驱体为三甲基铝；
所述氧源为水、氧气、臭氧以及过氧化氢中的任意一种；
所述吹扫气为氮气、氩气、氦气中的任意一种。
6.根据权利要求1所述的方法，其特征在于，
所述步骤（S.4）中退火温度为380~450℃，加热时间为10~30min。
7.如权利要求1~6中任意一项所述方法在制备太阳能电池中的应用。
CN202311831502.4A 2023-12-28 2023-12-28 具有低电子-空穴复合率的叠层钝化结构的制备方法 Active CN117476817B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311831502.4A CN117476817B (zh) 2023-12-28 2023-12-28 具有低电子-空穴复合率的叠层钝化结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311831502.4A CN117476817B (zh) 2023-12-28 2023-12-28 具有低电子-空穴复合率的叠层钝化结构的制备方法

Publications (2)

Publication Number Publication Date
CN117476817A CN117476817A (zh) 2024-01-30
CN117476817B true CN117476817B (zh) 2024-03-29

Family

ID=89629737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311831502.4A Active CN117476817B (zh) 2023-12-28 2023-12-28 具有低电子-空穴复合率的叠层钝化结构的制备方法

Country Status (1)

Country Link
CN (1) CN117476817B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117926227B (zh) * 2024-03-25 2024-06-04 无锡松煜科技有限公司 一种太阳能电池片半片切割损伤钝化修复方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809203A (zh) * 2021-08-28 2021-12-17 普乐新能源科技(徐州)有限公司 一种前表面钝化的TOPCon电池结构的制备方法
CN115020539A (zh) * 2022-05-27 2022-09-06 天津爱旭太阳能科技有限公司 一种perc电池背面结构、制备工艺及perc电池
WO2023124046A1 (zh) * 2021-12-30 2023-07-06 通威太阳能(眉山)有限公司 一种隧穿氧化层、n型双面太阳能晶硅电池及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809203A (zh) * 2021-08-28 2021-12-17 普乐新能源科技(徐州)有限公司 一种前表面钝化的TOPCon电池结构的制备方法
WO2023124046A1 (zh) * 2021-12-30 2023-07-06 通威太阳能(眉山)有限公司 一种隧穿氧化层、n型双面太阳能晶硅电池及制备方法
CN115020539A (zh) * 2022-05-27 2022-09-06 天津爱旭太阳能科技有限公司 一种perc电池背面结构、制备工艺及perc电池

Also Published As

Publication number Publication date
CN117476817A (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
CN117476817B (zh) 具有低电子-空穴复合率的叠层钝化结构的制备方法
CN110164759B (zh) 一种区域性分层沉积扩散工艺
US8633050B2 (en) Solar cell, and method of manufacturing the same
US6383898B1 (en) Method for manufacturing photoelectric conversion device
JP5848454B2 (ja) 太陽電池素子
CN104094418A (zh) 硅基太阳能电池的钝化薄膜堆叠
CN111341649A (zh) 一种n型太阳能电池硼扩散方法
EP2833418B1 (en) Solar cell element
JP2012506629A (ja) 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
CN1870219A (zh) 提高p型硅外延电阻率一致性的控制方法
CN112267105A (zh) 一种用于硅异质结太阳电池生产的单腔pecvd沉积工艺
CN113903833A (zh) 一种TOPCon电池LPCVD工艺
CN115692545A (zh) 一种提升PECVD路线N型TOPCon电池多晶硅活性磷掺杂浓度的方法
CN117410386B (zh) 具有陷光结构的叠层钝化结构的制备方法
JP4032889B2 (ja) 絶縁膜の形成方法
CN117457806B (zh) 用于具有纳米柱结构的晶硅电池表面钝化层的制备方法
Danielson et al. MOCVD Deposition of Group V Doped CdTe in Sublimated CdTe and CdSeTe Devices
JPH0982996A (ja) 非晶質薄膜太陽電池
JPH07169985A (ja) 半導体装置
JP3542510B2 (ja) 非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置
CN112928180B (zh) 一种适用于ldse技术的扩散方法
ES2971847T3 (es) Proceso para preparar un sustrato de vidrio recubierto
JPH0554692B2 (zh)
CN117153950A (zh) 一种低温硼激活方法
Hsieh et al. Dopant‐enhanced low‐temperature epitaxial growth of in situ doped silicon by rapid thermal processing chemical vapor deposition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant