CN117476816B - 分子束外延生长InGaAs/InP的界面处理方法 - Google Patents

分子束外延生长InGaAs/InP的界面处理方法 Download PDF

Info

Publication number
CN117476816B
CN117476816B CN202311824911.1A CN202311824911A CN117476816B CN 117476816 B CN117476816 B CN 117476816B CN 202311824911 A CN202311824911 A CN 202311824911A CN 117476816 B CN117476816 B CN 117476816B
Authority
CN
China
Prior art keywords
inp
ingaas
furnace
layer
shutter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311824911.1A
Other languages
English (en)
Other versions
CN117476816A (zh
Inventor
张国祯
陈意桥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Kunyuan Photoelectric Co ltd
Original Assignee
Suzhou Kunyuan Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Kunyuan Photoelectric Co ltd filed Critical Suzhou Kunyuan Photoelectric Co ltd
Priority to CN202311824911.1A priority Critical patent/CN117476816B/zh
Publication of CN117476816A publication Critical patent/CN117476816A/zh
Application granted granted Critical
Publication of CN117476816B publication Critical patent/CN117476816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供了一种分子束外延生长InGaAs/InP的界面处理方法，用以在InP材料上生长InGaAs外延层以及在InGaAs材料上生长InP外延层，本发明所述的分子束外延生长InGaAs/InP的界面处理方法，通过引入薄InP或InGaAs层，将富P/As界面快速切换到富As/P界面，避免了长时间As或P保护产生界面层或引入腔体本底杂质等问题，降低了材料层内部由于大失配造成的缺陷，由此极大程度提高了器件的电学性能及稳定性。

Description

分子束外延生长InGaAs/InP的界面处理方法
技术领域
本发明涉及半导体技术领域，具体指一种分子束外延生长InGaAs/InP的界面处理方法。
背景技术
雪崩光电二极管（APD）在光通信接收模块中具有显著优势，尤其是InP/InGaAs体系的APD已经得到广泛应用。
典型的APD结构通常采用分子束外延（MBE）技术在InP材料上生长InGaAs，之后在InGaAs上继续生长InP，从而完成器件制作。在此过程中，InP生长结束后会切换到As氛围保护环境，并且通常需要在此环境下停留至少半小时的时间，以使腔体内的P背景逐渐下降到可忽略的水平。同样地，当InGaAs生长结束后需要切换到P氛围保护环境，并且停留足够长时间以使腔体内的As背景逐渐下降到可忽略的水平。
但是当InP生长结束后，其表面会以In-P键结尾，当P保护切换到As保护后，As和P会发生置换反应，由此，在InP表面形成InAsP界面层，并且As保护时间越长，界面层越厚，由于界面层组分不可控，且和InP晶格不匹配，此时如果直接生长InGaAs，由于界面层失配的影响，InGaAs材料内会产生大量缺陷，导致材料质量下降。
同样的，InGaAs生长结束后，腔体内As背景很高，其表面布设In-As和Ga-As键，在P的保护下，P会和As置换，形成In-As-P和Ga-As-P键，并且停留时间越长，置换越严重，最终形成InGaAsP界面层，InGaAsP界面层中的P组分同样不可控，如果在此条件下直接生长InP，会使材料InP层内出现过多缺陷，进而使整体材料质量大幅下降。
基于上述因素，对于InP/InGaAs，InGaAs/InP两个界面来说，界面层的形成一方面使器件实际结构偏离了设计，影响了能带结构，进而影响到器件的电学性能，另一方面，由于界面层组分的不可控，也对器件性能的稳定性造成了影响。
发明内容
为此，本发明所要解决的技术问题在于克服现有技术中InGaAsP界面层及InAsP界面层造成InP/InGaAs，InGaAs/InP失配的问题，提供一种分子束外延生长InGaAs/InP的界面处理方法。
为解决上述技术问题，本发明提供了一种分子束外延生长InGaAs/InP的界面处理方法，用以在InP材料上生长InGaAs外延层以及在InGaAs材料上生长InP外延层，其在InP材料上生长InGaAs外延层包括如下步骤：
S1、关闭In炉快门，同时在P束流保护下将As炉开启至目标阀位；
S2、开启As炉快门、关闭P炉快门，同时将P炉阀位减小到0，维持此环境条件第一预设时间；
S3、打开In炉快门及Ga炉快门，并开始生长第一InGaAs层，其中，所述第一InGaAs层为第一预设厚度；
S4、关闭In炉快门及Ga炉快门，在As束流作用下保护所述第一InGaAs层第二预设时间；
S5、再次打开In炉快门及Ga炉快门，并开始生长第二InGaAs层，其中，所述第二InGaAs层为第二预设厚度；
S6、再次关闭In炉快门及Ga炉快门，在As束流作用下保护所述第二InGaAs层第三预设时间；
S7、重复步骤S5及步骤S6，直至P元素降低至第一目标含量；
S8、打开In炉快门及Ga炉快门，并在此条件下生长InGaAs层至第一目标厚度；
在InGaAs材料上生长InP外延层包括如下步骤：
a、关闭In炉快门和Ga炉快门，同时在As束流保护下将P炉开启至目标阀位；
b、开启P炉快门、关闭As炉快门，同时将As炉阀位减小到0，维持此环境条件第四预设时间；
c、打开In炉快门，并开始生长第一InP层，其中，所述第一InP层厚度为第三预设厚度；
d、关闭In炉快门，在P束流作用下保护所述第一InP层第五预设时间；
e、再次打开In炉快门，并开始生长第二InP层，其中，所述第二InP层为第四预设厚度；
f、再次关闭In炉快门，在P束流作用下保护所述第二InP层第六预设时间；
g、重复步骤e及步骤f，直至As元素降低至第二目标含量；
h、打开In炉快门，并在此条件下生长InP层至第二目标厚度。
在本发明的一个实施例中，所述第一预设时间以及所述第四预设时间均为1~10s。
在本发明的一个实施例中，所述第一预设厚度及所述第三预设厚度均为0.3-1nm。
在本发明的一个实施例中，所述第二预设时间及所述第五预设时间均为3-10s。
在本发明的一个实施例中，所述第二预设厚度与所述第四预设厚度均为0.3-1nm。
在本发明的一个实施例中，所述第三预设时间及所述第六预设时间均为10-300s。
在本发明的一个实施例中，步骤S7中，所述第一目标含量为：采用质谱仪检测P含量低于As含量至少两个数量级。
在本发明的一个实施例中，步骤g中，所述第二目标含量为：采用质谱仪检测P含量高于As含量至少两个数量级。
在本发明的一个实施例中，在进行所述分子束外延生长InGaAs/InP的界面处理方法前包括如下步骤：
S01、将InP材料装入MBE系统生长室；
S02、调节所述生长室真空度好于1E-8 torr后，在P束流保护下加热InP材料500-540℃，直至所述InP材料完成表面脱氧；
S03、降低所述InP材料温度20~50℃后生长InP缓冲层，得到用以生长InGaAs外延层的目标InP材料。
在本发明的一个实施例中，在InP材料上生长InGaAs外延层后继续在此基础上生长InP外延层，重复此操作直至得到目标雪崩光电二极管材料。
本发明的上述技术方案相比现有技术具有以下优点：
本发明所述的分子束外延生长InGaAs/InP的界面处理方法，通过引入薄InP或InGaAs层，将富P/As界面快速切换到富As/P界面，避免了长时间As或P保护产生界面层或引入腔体本底杂质等问题，降低了材料层内部由于大失配造成的缺陷，由此极大程度提高了器件的电学性能及稳定性。
具体实施方式
下面结合具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
实施例一
本实施例提供一种分子束外延生长InGaAs/InP的界面处理方法，用以在InP材料上生长InGaAs外延层以及在InGaAs材料上生长InP外延层，
本实施例中在进行所述分子束外延生长InGaAs/InP的界面处理方法前包括如下步骤：
S01、将InP材料装入MBE系统生长室；
S02、调节所述生长室真空度好于1E-8 torr后，在P束流保护下加热InP材料500℃，直至所述InP材料完成表面脱氧；
S03、降低所述InP材料温度20℃后生长InP缓冲层，得到用以生长InGaAs外延层的目标InP材料。
本实施例中，在InP材料上生长InGaAs外延层包括如下步骤：
S1、关闭In炉快门，同时在P束流保护下将As炉开启至目标阀位；
S2、开启As炉快门、关闭P炉快门，同时将P炉阀位减小到0，维持此环境条件第一预设时间；进一步地，本实施例中的第一预设时间为1s。
S3、打开In炉快门及Ga炉快门，并开始生长第一InGaAs层，其中，所述第一InGaAs层为第一预设厚度；进一步地，本实施例中的第一预设厚度为0.3nm。
S4、关闭In炉快门及Ga炉快门，在As束流作用下保护所述第一InGaAs层第二预设时间；进一步地，本实施例中的所述第二预设时间为3s。
S5、再次打开In炉快门及Ga炉快门，并开始生长第二InGaAs层，其中，所述第二InGaAs层为第二预设厚度；进一步地，本实施例中的第二预设厚度为0.3nm。
S6、再次关闭In炉快门及Ga炉快门，在As束流作用下保护所述第二InGaAs层第三预设时间；进一步地，本实施例中的第三预设时间为10s。
S7、重复步骤S6及步骤S7，直至P元素降低至目标含量；进一步地，本实施例中所述第一目标含量为：采用质谱仪检测P含量低于As含量两个数量级。
S8、打开In炉快门及Ga炉快门，并在此条件下生长InGaAs层至第一目标厚度，具体第一目标厚度由产品需求确定，本发明对此不做限定。
本实施例中，InGaAs材料上生长InP外延层包括如下步骤：
a、关闭In炉快门和Ga炉快门，同时在As束流保护下将P炉开启至目标阀位；
b、开启P炉快门、关闭As炉快门，同时将As炉阀位减小到0，维持此环境条件第四预设时间；进一步地，本实施例中的第四预设时间为1s。
c、打开In炉快门，并开始生长第一InP层，其中，所述第一InP层厚度为第三预设厚度；进一步地，本实施例中的第三预设厚度为0.3nm。
d、关闭In炉快门，在P束流作用下保护所述第一InP层第五预设时间；进一步地，本实施例中的第五预设时间为3s。
e、再次打开In炉快门，并开始生长第二InP层，其中，所述第二InP层为第四预设厚度；进一步地，本实施例中的第四预设厚度为0.3nm。
f、再次关闭In炉快门，在P束流作用下保护所述第二InP层第六预设时间；进一步地，本实施例中的第六预设时间为10s。
g、重复步骤e及步骤f，直至As元素降低至目标含量；进一步地，本实施例中所述第二目标含量为：采用质谱仪检测P的含量高于As的含量两个数量级。
h、打开In炉快门，并在此条件下生长InP层至第二目标厚度。同样地，具体第二目标厚度由产品需求确定，本发明对此不做限定。更进一步地，在InP材料底上生长InGaAs外延层后继续在此基础上生长InP外延层，重复此操作直至得到目标雪崩光电二极管材料。
本发明所述的分子束外延生长InGaAs/InP的界面处理方法，通过引入薄InP或InGaAs层，将富P/As界面快速切换到富As/P界面，避免了长时间As或P保护产生界面层或引入腔体本底杂质等问题，降低了材料层内部由于大失配造成的缺陷，由此极大程度提高了器件的电学性能及稳定性。
实施例二
本实施例提供另一种分子束外延生长InGaAs/InP的界面处理方法，用以在InP材料上生长InGaAs外延层以及在InGaAs材料上生长InP外延层，
本实施例中在进行所述分子束外延生长InGaAs/InP的界面处理方法前包括如下步骤：
S01、将InP材料装入MBE系统生长室；
S02、调节所述生长室真空度好于1E-8 torr后，在P束流保护下加热InP材料540℃，直至所述InP材料完成表面脱氧；
S03、降低所述InP材料温度50℃后生长InP缓冲层，得到用以生长InGaAs外延层的目标InP材料。
本实施例中，在InP材料上生长InGaAs外延层包括如下步骤：
S1、关闭In炉快门，同时在P束流保护下将As炉开启至目标阀位；
S2、开启As炉快门、关闭P炉快门，同时将P炉阀位减小到0，维持此环境条件第一预设时间；进一步地，本实施例中的第一预设时间为10s。
S3、打开In炉快门及Ga炉快门，并开始生长第一InGaAs层，其中，所述第一InGaAs层为第一预设厚度；进一步地，本实施例中的第一预设厚度为1nm。
S4、关闭In炉快门及Ga炉快门，在As束流作用下保护所述第一InGaAs层第二预设时间；进一步地，本实施例中的所述第二预设时间为10s。
S5、再次打开In炉快门及Ga炉快门，并开始生长第二InGaAs层，其中，所述第二InGaAs层为第二预设厚度；进一步地，本实施例中的第二预设厚度为1nm。
S6、再次关闭In炉快门及Ga炉快门，在As束流作用下保护所述第二InGaAs层第三预设时间；进一步地，本实施例中的第三预设时间为300s。
S7、重复步骤S6及步骤S7，直至P元素降低至目标含量；进一步地，本实施例中所述第一目标含量为：采用质谱仪检测P含量低于As含量两个数量级。
S8、打开In炉快门及Ga炉快门，并在此条件下生长InGaAs层至第一目标厚度，具体第一目标厚度由产品需求确定，本发明对此不做限定。
本实施例中，InGaAs材料上生长InP外延层包括如下步骤：
a、关闭In炉快门和Ga炉快门，同时在As束流保护下将P炉开启至目标阀位；
b、开启P炉快门、关闭As炉快门，同时将As炉阀位减小到0，维持此环境条件第四预设时间；进一步地，本实施例中的第四预设时间为10s。
c、打开In炉快门，并开始生长第一InP层，其中，所述第一InP层厚度为第三预设厚度；进一步地，本实施例中的第三预设厚度为1nm。
d、关闭In炉快门，在P束流作用下保护所述第一InP层第五预设时间；进一步地，本实施例中的第五预设时间为10s。
e、再次打开In炉快门，并开始生长第二InP层，其中，所述第二InP层为第四预设厚度；进一步地，本实施例中的第四预设厚度为1nm。
f、再次关闭In炉快门，在P束流作用下保护所述第二InP层第六预设时间；进一步地，本实施例中的第六预设时间为300s。
g、重复步骤e及步骤f，直至As元素降低至目标含量；进一步地，本实施例中所述第二目标含量为：采用质谱仪检测P含量高于As含量两个数量级。
h、打开In炉快门，并在此条件下生长InP层至第二目标厚度。同样地，具体第二目标厚度由产品需求确定，本发明对此不做限定。更进一步地，在InP材料上生长InGaAs外延层后继续在此基础上生长InP外延层，重复此操作直至得到目标雪崩光电二极管材料。
综上，本发明所述的分子束外延生长InGaAs/InP的界面处理方法，通过引入薄InP或InGaAs层，将富P/As界面快速切换到富As/P界面，避免了长时间As或P保护产生界面层或引入腔体本底杂质等问题，降低了材料层内部由于大失配造成的缺陷，由此极大程度提高了器件的电学性能及稳定性。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种分子束外延生长InGaAs/InP的界面处理方法，用以在InP材料上生长InGaAs外延层以及在InGaAs材料上生长InP外延层，其特征在于：
在InP材料上生长InGaAs外延层包括如下步骤：
S1、关闭In炉快门，同时在P束流保护下将As炉开启至目标阀位；
S2、开启As炉快门、关闭P炉快门，同时将P炉阀位减小到0，维持此环境条件第一预设时间；
S3、打开In炉快门及Ga炉快门，并开始生长第一InGaAs层，其中，所述第一InGaAs层为第一预设厚度；
S4、关闭In炉快门及Ga炉快门，在As束流作用下保护所述第一InGaAs层第二预设时间；
S5、再次打开In炉快门及Ga炉快门，并开始生长第二InGaAs层，其中，所述第二InGaAs层为第二预设厚度；
S6、再次关闭In炉快门及Ga炉快门，在As束流作用下保护所述第二InGaAs层第三预设时间；
S7、重复步骤S5及步骤S6，直至P元素降低至第一目标含量；
S8、打开In炉快门及Ga炉快门，并在此条件下生长InGaAs层至第一目标厚度；
在InGaAs材料上生长InP外延层包括如下步骤：
a、关闭In炉快门和Ga炉快门，同时在As束流保护下将P炉开启至目标阀位；
b、开启P炉快门、关闭As炉快门，同时将As炉阀位减小到0，维持此环境条件第四预设时间；
c、打开In炉快门，并开始生长第一InP层，其中，所述第一InP层厚度为第三预设厚度；
d、关闭In炉快门，在P束流作用下保护所述第一InP层第五预设时间；
e、再次打开In炉快门，并开始生长第二InP层，其中，所述第二InP层为第四预设厚度；
f、再次关闭In炉快门，在P束流作用下保护所述第二InP层第六预设时间；
g、重复步骤e及步骤f，直至As元素降低至第二目标含量；
h、打开In炉快门，并在此条件下生长InP层至第二目标厚度。
2.根据权利要求1所述的分子束外延生长InGaAs/InP的界面处理方法，其特征在于：所述第一预设时间以及所述第四预设时间均为1~10s。
3.根据权利要求1所述的分子束外延生长InGaAs/InP的界面处理方法，其特征在于：所述第一预设厚度及所述第三预设厚度均为0.3-1nm。
4.根据权利要求1所述的分子束外延生长InGaAs/InP的界面处理方法，其特征在于：所述第二预设时间及所述第五预设时间均为3-10s。
5.根据权利要求1所述的分子束外延生长InGaAs/InP的界面处理方法，其特征在于：所述第二预设厚度与所述第四预设厚度均为0.3-1nm。
6.根据权利要求1所述的分子束外延生长InGaAs/InP的界面处理方法，其特征在于：所述第三预设时间及所述第六预设时间均为10-300s。
7.根据权利要求1所述的分子束外延生长InGaAs/InP的界面处理方法，其特征在于：步骤S7中，所述第一目标含量为：采用四级质谱仪检测P含量低于As含量至少两个数量级。
8.根据权利要求1所述的分子束外延生长InGaAs/InP的界面处理方法，其特征在于：步骤g中，所述第二目标含量为：采用质谱仪检测P含量高于As含量至少两个数量级。
9.根据权利要求1所述的分子束外延生长InGaAs/InP的界面处理方法，其特征在于：在进行所述分子束外延生长InGaAs/InP的界面处理方法前包括如下步骤：
S01、将InP材料装入MBE系统生长室；
S02、调节所述生长室真空度好于1E-8 torr后，在P束流保护下加热InP材料500-540℃，直至所述InP材料完成表面脱氧；
S03、降低所述InP材料温度20~50℃后生长InP缓冲层，得到用以生长InGaAs外延层的目标InP材料。
10.根据权利要求1所述的分子束外延生长InGaAs/InP的界面处理方法，其特征在于：在InP材料上生长InGaAs外延层后继续在此基础上生长InP外延层，重复此操作直至得到目标雪崩光电二极管材料。
CN202311824911.1A 2023-12-28 2023-12-28 分子束外延生长InGaAs/InP的界面处理方法 Active CN117476816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311824911.1A CN117476816B (zh) 2023-12-28 2023-12-28 分子束外延生长InGaAs/InP的界面处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311824911.1A CN117476816B (zh) 2023-12-28 2023-12-28 分子束外延生长InGaAs/InP的界面处理方法

Publications (2)

Publication Number Publication Date
CN117476816A CN117476816A (zh) 2024-01-30
CN117476816B true CN117476816B (zh) 2024-03-26

Family

ID=89629686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311824911.1A Active CN117476816B (zh) 2023-12-28 2023-12-28 分子束外延生长InGaAs/InP的界面处理方法

Country Status (1)

Country Link
CN (1) CN117476816B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904608A (en) * 1985-05-03 1990-02-27 U.S. Philips Corporation Pin photodiode having a low leakage current
JPH05291371A (ja) * 1992-04-13 1993-11-05 Japan Energy Corp ＩｎＰ半導体表面および界面の評価方法
CN112233966A (zh) * 2020-10-14 2021-01-15 中国电子科技集团公司第四十四研究所 InGaAs到InP界面生长的气流切换方法
CN117293229A (zh) * 2023-11-23 2023-12-26 苏州焜原光电有限公司 一种超晶格材料生长界面控制方法、加工设备及探测器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904608A (en) * 1985-05-03 1990-02-27 U.S. Philips Corporation Pin photodiode having a low leakage current
JPH05291371A (ja) * 1992-04-13 1993-11-05 Japan Energy Corp ＩｎＰ半導体表面および界面の評価方法
CN112233966A (zh) * 2020-10-14 2021-01-15 中国电子科技集团公司第四十四研究所 InGaAs到InP界面生长的气流切换方法
CN117293229A (zh) * 2023-11-23 2023-12-26 苏州焜原光电有限公司 一种超晶格材料生长界面控制方法、加工设备及探测器

Also Published As

Publication number Publication date
CN117476816A (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
US4769341A (en) Method of fabricating non-silicon materials on silicon substrate using an alloy of Sb and Group IV semiconductors
KR100932821B1 (ko) 게르마늄규소주석계 화합물, 주형 및 반도체 구조물
US7682865B2 (en) Superlattice photodiodes with polyimide surface passivation
US9870918B2 (en) InGaAs film grown on Si substrate and method for preparing the same
CA2311787A1 (en) Relaxed inxga(1-x)as graded buffers
US5107317A (en) Semiconductor device with first and second buffer layers
CN117476816B (zh) 分子束外延生长InGaAs/InP的界面处理方法
US5016065A (en) Compound semiconductor substrate with InGaP layer
CN117293229B (zh) 一种超晶格材料生长界面控制方法、加工设备及探测器
US20210296524A1 (en) SiGeSn VIRTUAL SUBSTRATE FORMED BY MOLECULAR BEAM EPITAXY ON A Si SUBSTRATE FOR THE STRAINED GROWTH OF GeSn
CN110205673B (zh) 一种基于气态源分子束外延的大失配InGaAs材料生长方法
CN103794694A (zh) 具有拉伸应变的硅基锗薄膜及其制备方法
Joullié et al. III-V Alloys Based On Ga Sb For Optical Communications At 2.0-4.5 µm
US5183778A (en) Method of producing a semiconductor device
Ranjan et al. Growth and characterization of GeSn alloys using RF sputtering
Mbeunmi et al. Growth and Memory effect of Ge in GaAs epilayers grown in UHV environment using IBGe
EP4174910A1 (en) Layered structure
US20180330982A1 (en) Method of manufacturing a hybrid substrate
JP2003173977A (ja) 化合物半導体の製造方法
US20070235839A1 (en) Semiconductor devices utilizing AlGaAsP
JPH0774109A (ja) 化合物半導体基板および半導体基板の再利用法
KR102131619B1 (ko) 인화계 기판의 결정결함을 방지하기 위해 박막층을 형성하는 방법
CN116344642A (zh) 一种InGaAs探测器材料及其制备方法
Yamaguchi et al. Heteroepitaxy of III-V compounds on Si substrates for solar cells and LED
JP2006080503A (ja) 半導体エピタキシャル基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant