CN117472294A - 一种存储器及其数据处理方法 - Google Patents

Abstract

本发明提供了一种存储器及其数据处理方法，存储器包括：微控制单元，电性连接于电子产品，用以启动存储器，并获取存储颗粒的相应信息；以及多个存储颗粒，电性连接于所述微控制单元，所述存储颗粒包括指令处理单元、逻辑处理单元、顺序读缓冲区、顺序写缓冲区、随机读缓冲区以及随机写缓冲区；其中，所述存储颗粒用以响应于所述电子产品的处理器的写测试指令，以向所述顺序写缓冲区、所述随机写缓冲区写入主机数据，响应于所述电子产品的处理器的读测试指令，以将所述主机数据读进所述顺序读缓冲区、所述随机写缓冲区。通过本发明提供的一种存储器及其数据处理方法，能够提升存储器读写数据的速度与稳定性。

Description

一种存储器及其数据处理方法

技术领域

本发明涉及存储领域，特别涉及一种存储器及其数据处理方法。

背景技术

内嵌式存储器（Embedded Multi Media Card，eMMC）在电视机、机顶盒、平板电脑、手机等电子产品中被广泛应用。eMMC是由ARM CPU作为控制器再加上闪存块（NAND Flash）构成，其中ARM CPU会运行控制器软件，通常称为固件(Firmware)。

主机的处理器（CPU）通过eMMC协议对eMMC内部存储颗粒上的数据进行读写。存储颗粒的性能稳定性是衡量产品的重要指标，存储颗粒的性能越好，则用户体验越好。对于目前的内嵌式存储器而言，其稳定性较差，在实际应用场景中可能存在读/写数据较慢等现象。因此，存在待改进之处。

发明内容

本发明的目的在于提供一种存储器及其数据处理方法，能够提升存储器读写数据的速度与稳定性。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供了一种存储器，包括：

微控制单元，电性连接于电子产品，用以启动存储器，并获取存储颗粒的相应信息；以及

多个存储颗粒，电性连接于所述微控制单元，所述存储颗粒包括指令处理单元、逻辑处理单元、顺序读缓冲区、顺序写缓冲区、随机读缓冲区以及随机写缓冲区；

其中，所述存储颗粒用以响应于所述电子产品的处理器的写测试指令，以向所述顺序写缓冲区、所述随机写缓冲区写入主机数据，响应于所述电子产品的处理器的读测试指令，以将所述主机数据读进所述顺序读缓冲区、所述随机写缓冲区。

在本发明一实施例中，所述微控制单元确定所述电子产品上电后，执行的动作为将下载的系统镜像文件存储于所述存储器的固件的启动分区中，以启动所述存储器。

在本发明一实施例中，所述指令处理单元确定接收到所述电子产品的写测试指令后，执行的动作为从主机数据中解析出对应的顺序写数据与随机写数据。

在本发明一实施例中，所述微控制单元用以控制所述逻辑处理单元，以管控对应的所述顺序写缓冲区与所述随机写缓冲区，并通过控制所述指令处理单元与所述逻辑处理单元，以将顺序写数据写入到所述顺序写缓冲区，将随机写数据写入到所述随机写缓冲区。

在本发明一实施例中，所述逻辑处理单元用以管理调控所述顺序写缓冲区、所述随机写缓冲区以及存储颗粒的使用状态，以实现随机写与顺序写的稳定性。

在本发明一实施例中，所述指令处理单元确定接收到所述电子产品的读测试指令后，执行的动作为从主机数据中解析出对应的顺序读数据与随机读数据。

在本发明一实施例中，所述微控制单元用以控制所述逻辑处理单元，以管控对应的所述顺序读缓冲区与所述随机读缓冲区，并通过控制所述指令处理单元与所述逻辑处理单元，以将顺序读数据读进到所述顺序读缓冲区，将随机读数据读进到所述随机读缓冲区，并将所述顺序读数据与所述随机读数据返回至所述电子产品。

在本发明一实施例中，所述逻辑处理单元用以管理调控所述顺序读缓冲区、所述随机读缓冲区以及存储颗粒的使用状态，以实现随机读与顺序读的稳定性。

在本发明一实施例中，在写入所述主机数据与读进所述主机数据时，所述电子产品根据预设时间间隔获取所述主机数据的写性能值与读性能值。

本发明还提供了一种存储器的数据处理方法，包括：

对电子产品进行上电处理，以启动存储器；

获取所述存储器内部存储颗粒的相应信息，其中，所述相应信息包括指令处理单元、逻辑处理单元、顺序读缓冲区、顺序写缓冲区、随机读缓冲区以及随机写缓冲区；

所述电子产品的处理器向所述存储器发出写测试指令，以向所述顺序写缓冲区与所述随机写缓冲区写入主机数据；

所述电子产品的处理器向所述存储器发出读测试指令，以将所述主机数据读进所述顺序读缓冲区、所述随机写缓冲区。

如上所述，本发明提供一种存储器及其数据处理方法，通过对存储颗粒内部的缓冲区与固件算法流程进行改进，能够保证存储器整体性能的稳定性，在主机数据的顺序读与顺序写的过程中，能够提升读写速度，且稳定性较强。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的电子产品的示意图；

图2为本发明的存储器的示意图；

图3为本发明的原存储器的读写速度示意图；

图4为本发明的新存储器的读写速度示意图；

图5为本发明的存储器的数据处理方法的流程图；

图6为图5中步骤S10的流程图；

图7为图5中步骤S30的流程图；

图8为图5中步骤S40的流程图。

图中：100、电源模块；200、处理器；300、动态随机存取存储器；400、数据传输模块；500、接口模块；600、存储器；610、微控制单元；620、存储颗粒；621、指令处理单元；622、逻辑处理单元；623、顺序读缓冲区；624、顺序写缓冲区；625、随机读缓冲区；626、随机写缓冲区；700、原存储器；800、新存储器。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1，本发明提供了一种存储器，其可应用于不同的电子产品中，例如可以应用于手机（Phone）、电视（TV）、机顶盒(OTT）、平板电脑(PAD）等电子产品中。电子产品可以包括电源模块100、处理器（Central Processing Unit）200、动态随机存取存储器（DynamicRandom Access Memory，DRAM）300、数据传输模块（USB）400、接口模块（Socker）500以及存储器600。其中，电源模块100可用以向处理器200、动态随机存取存储器300以及接口模块500等进行供电。处理器200可以为中央处理器，处理器200可以通信连接于动态随机存取存储器300、数据传输模块400以及接口模块500等。动态随机存取存储器300可以为内存，是与处理器200直接交换数据的内部存储器。处理器200可以通过数据传输模块400将数据上传至PCUI界面，并进行显示。处理器200可以通过接口模块500与存储器600通信连接，以完成数据的读写。

请参阅图2，在本发明的一个实施例中，存储器600可以包括微控制单元（MicroController Unit，MCU）610与存储颗粒（NAND Array）620。微控制单元610可以为存储器600内部的控制器，能够控制存储颗粒620进行擦除、编程和读写等操作。存储颗粒620的数量可以为多个，存储颗粒620可以用来存储数据。存储颗粒620可以包括指令处理单元（CommandProcessing Unit）621、逻辑处理单元(Logical Processing Unit，LPU)622、顺序读缓冲区（Sequential Reading Buffer，SRB）623、顺序写缓冲区（Sequential Writing Buffer，SWB）624、随机读缓冲区（Random Reading Buffer，RRB）625、随机写缓冲区（RandomWriting Buffer，RWB）626。

请参阅图2，在本发明的一个实施例中，指令处理单元621可以与电子产品的处理器200进行eMMC协议（eMMC Protocol）指令交换，并对主机数据进行解析，以完成主机数据（Data）的传输。逻辑处理单元622能够管理顺序读缓冲区623、顺序写缓冲区624、随机读缓冲区625、随机写缓冲区626以及存储颗粒620的工作，能够根据不同的应用场景及缓冲区与存储颗粒620的使用状态，以采用特定的算法确保处理器200与顺序读缓冲区623、顺序写缓冲区624、随机读缓冲区625、随机写缓冲区626之间数据传输高速且持续稳定，确保顺序读缓冲区623、顺序写缓冲区624、随机读缓冲区625、随机写缓冲区626与不同的存储颗粒620之间数据传输高速且持续稳定。

请参阅图2，在本发明的一个实施例中，微控制单元610可以电性连接于电子产品，例如可以电性连接于电子产品的处理器200。微控制单元610也可以电性连接于存储颗粒620，以控制存储颗粒620进行工作。在本实施例中，当微控制单元610确定电子产品上电后，执行的动作为将下载的系统镜像文件存储于存储器600的固件的启动分区中，以启动存储器600。

请参阅图2，在本发明的一个实施例中，在存储器600启动时，电源模块100可以先对电子产品进行上电处理，此时处理器200能够通过数据传输模块400下载系统镜像文件（Download SOC Image）。当电源模块100对存储器600进行上电后，存储器600能够接收系统镜像文件，并将系统镜像文件存储于存储器600的固件的启动分区中，以启动存储器600。之后可判断存储器600是否正常启动。若存储器600能够正常启动，则可进行主机数据的读写处理。若存储器600无法正常启动，则可尝试多次重新启动存储器600，直至存储器600能够正常启动。当重新启动的次数达到预设次数后，存储器600依旧无法正常启动，则表示该存储器600内的存储颗粒620可能存在故障。其中，预设次数的大小可根据实际需求进行设定，例如可以为5次、10次、20次等。

在本发明的一个实施例中，电子产品的处理器200可以向微控制单元610发出写测试指令与读测试指令。微控制单元610在接收到写测试指令后，可以进入数据写入模式，以向存储颗粒620中写入主机数据。微控制单元610在接收到读测试指令后，可以进入数据读进模式，以将主机数据读进到存储颗粒620中，并将主机数据返回至电子产品。

在本发明的一个实施例中，当微控制单元610进入数据写入模式时，对应的存储颗粒620可以响应于电子产品的处理器200的写测试指令，以向对应的顺序写缓冲区624、随机写缓冲区626写入主机数据。

在本发明的一个实施例中，指令处理单元621确定接收到电子产品的写测试指令后，执行的动作为从主机数据中解析出对应的顺序写数据与随机写数据。具体地，在需要向存储器600写入主机数据时，电子产品的处理器200可以向存储器600发出写测试指令，以获取主机数据。响应于写测试指令，存储颗粒620的指令处理单元621从主机数据中解析出对应的顺序写数据与随机写数据。其中，对于主机数据而言，其可包括顺序写数据与随机写数据。顺序写数据是按照主机数据生成的顺序进行写入，随机写数据会被写入到连续的存储空间。随机写数据是相对于顺序写数据而言的，随机写数据会被写入到非连续的存储空间。因此，为了提高主机数据的写入效率和稳定性，需要先对主机数据进行解析处理，以将主机数据区分为顺序写数据与随机写数据。

在本发明的一个实施例中，在完成主机数据的解析后，微控制单元610可以通过控制逻辑处理单元622，以管控对应的顺序写缓冲区624与随机写缓冲区626，并通过控制指令处理单元621与逻辑处理单元622，以将顺序写数据写入到顺序写缓冲区624，将随机写数据写入到随机写缓冲区626。

在本发明的一个实施例中，顺序写缓冲区624在存储颗粒620中是预先分配的，并且大小足够大以容纳需要写入的顺序写数据。当顺序写数据到来时，可以根据顺序写数据生成的顺序，连续地写入到顺序写缓冲区624中。顺序写数据在顺序写缓冲区624中的位置与其在数据流中的位置相对应。随机写缓冲区626在存储颗粒620中是预先分配的，并且大小足够大以容纳需要写入的随机写数据。当随机写数据到来时，会被写入到随机写缓冲区626中的适当位置。这个位置由随机写数据的键（或索引）决定，键与数据在随机写数据中的位置相对应。

在本发明的一个实施例中，在完成主机数据的写入后，逻辑处理单元622可以管理调控顺序写缓冲区624、随机写缓冲区626以及存储颗粒620的使用状态，以实现随机写与顺序写的稳定性。其中，逻辑处理单元622会跟踪顺序写缓冲区624和随机写缓冲区626的状态，例如缓冲区中的可用空间、已写入的主机数据量等。当主机数据到达时，逻辑处理单元622会根据主机数据的类型和写入模式，决定将主机数据写入哪个缓冲区。当缓冲区被填满或接收到特定的信号时，逻辑处理单元622会触发将缓冲区的内容写入到另一存储颗粒620中。LPU通常与主机系统（如操作系统或文件系统）进行交互，以协调和管理存储器600的操作。处理器200可以向逻辑处理单元622发送命令，指示何时进行顺序写或随机写操作，或者提供关于主机数据的重要性和优先级的信息。逻辑处理单元622可以具有调度功能，用于确定何时刷新缓冲区并将主机数据写入存储介质。逻辑处理单元622可以根据优先级、主机数据的重要性或其他因素来调度写入操作。例如，某些情况下，顺序写操作可能具有更高的优先级，因为它们在连续的存储空间中进行，可以减少寻道时间和写入时间。

在本发明的一个实施例中，在主机数据的写入过程中，电子产品的处理器200可以根据预设时间间隔获取主机数据的写性能值。具体地，处理器200可以按一定的时间间隔T1/T2/T3....../Tn等计算写性能值，写性能值可以包括顺序写性能值（SW）与随机写性能值（RW）。顺序写性能值可以表示为：在一定的时间间隔内，向顺序写缓冲区624内写入的顺序写数据的数据量与时间间隔的比值。随机写性能值可以表示为：在一定的时间间隔内，向随机写缓冲区626内写入的随机写数据的数据量与时间间隔的比值。其中，时间间隔的大小可不加限制，例如可以为50ms、100ms、200ms等。

在本发明的一个实施例中，指令处理单元621确定接收到电子产品的读测试指令后，执行的动作为从主机数据中解析出对应的顺序读数据与随机读数据。具体地，在需要向存储器600读进主机数据时，电子产品的处理器200可以向存储器600发出读测试指令，以获取主机数据。在本实施例中，需要读进的主机数据可以为上述向存储器600中写入的主机数据，即，顺序读数据可以与顺序写数据相对应，随机读数据可以与随机写数据相对应。当然，在其他实施例中，需要读进的主机数据也可不为上述向存储器600中写入的主机数据。

在本发明的一个实施例中，具体地，在需要向存储器600读进主机数据时，电子产品的处理器200可以向存储器600发出读测试指令，以获取主机数据。响应于读测试指令，存储颗粒620的指令处理单元621从主机数据中解析出对应的顺序读数据与随机读数据。其中，对于主机数据而言，其可包括顺序读数据与随机读数据。顺序读数据是按照主机数据生成的顺序进行读进，随机读数据会被读进到连续的存储空间。随机读数据是相对于顺序读数据而言的，随机读数据会被读进到非连续的存储空间。因此，为了提高主机数据的读进效率和稳定性，需要先对主机数据进行解析处理，以将主机数据区分为顺序读数据与随机读数据。

在本发明的一个实施例中，在完成主机数据的解析后，微控制单元610可以通过控制逻辑处理单元622，以管控对应的顺序读缓冲区623与随机读缓冲区625，并通过控制指令处理单元621与逻辑处理单元622，以将顺序读数据写入到顺序读缓冲区623，将随机读数据写入到随机读缓冲区625。在本实施例中，可将写入到顺序写缓冲区624的主机数据读进顺序读缓冲区623，将写入到随机写缓冲区626的主机数据读进随机读缓冲区625。

在本发明的一个实施例中，顺序读缓冲区623在存储颗粒620中是预先分配的，并且大小足够大以容纳需要读进的顺序读数据。当顺序读数据到来时，可以根据顺序读数据生成的顺序，连续地读进到顺序读缓冲区623中。顺序读数据在顺序读缓冲区623中的位置与其在数据流中的位置相对应。随机读缓冲区625在存储颗粒620中是预先分配的，并且大小足够大以容纳需要读进的随机读数据。当随机读数据到来时，会被读进到随机读缓冲区625中的适当位置。这个位置由随机读数据的键（或索引）决定，键与数据在随机读数据中的位置相对应。

在本发明的一个实施例中，在完成主机数据的读进后，逻辑处理单元622可以管理调控顺序读缓冲区623、随机读缓冲区625以及存储颗粒620的使用状态，以实现随机读与顺序读的稳定性。其中，逻辑处理单元622会跟踪顺序读缓冲区623和随机读缓冲区625的状态，例如缓冲区中的可用空间、已读进的主机数据量等。当主机数据到达时，逻辑处理单元622会根据主机数据的类型和读进模式，决定将主机数据读进哪个缓冲区。当缓冲区被填满或接收到特定的信号时，逻辑处理单元622会触发将缓冲区的内容读进到另一存储颗粒620中。逻辑处理单元622通常与主机系统（如操作系统或文件系统）进行交互，以协调和管理存储器600的操作。处理器200可以向逻辑处理单元622发送命令，指示何时进行顺序读或随机读操作，或者提供关于主机数据的重要性和优先级的信息。逻辑处理单元622可以具有调度功能，用于确定何时刷新缓冲区并将主机数据读进存储介质。逻辑处理单元622可以根据优先级、主机数据的重要性或其他因素来调度读进操作。例如，某些情况下，顺序读操作可能具有更高的优先级，因为它们在连续的存储空间中进行，可以减少寻道时间和读进时间。

在本发明的一个实施例中，在主机数据的读进过程中，电子产品的处理器200可以根据预设时间间隔获取主机数据的读性能值。具体地，处理器200可以按一定的时间间隔T1/T2/T3....../Tn等计算读性能值，读性能值可以包括顺序读性能值（SR）与随机读性能值（RR）。顺序读性能值可以表示为：在一定的时间间隔内，向顺序读缓冲区623内读进的顺序读数据的数据量与时间间隔的比值。随机读性能值可以表示为：在一定的时间间隔内，向随机读缓冲区625内读进的随机读数据的数据量与时间间隔的比值。

请参阅图3、图4及表1，在本发明的一个实施例中，对于原存储器（eMMCPerformance Trend1）700而言，经过一段时间运行后，其顺序读性能值（SR）与顺序写性能值（SW）出现较大的波动，随机读性能值（RR）与随机写性能值（RW）比较稳定。对于本实施例的新存储器（eMMC Performance Trend2）800而言，经过一段时间运行后，其顺序读性能值（SR）与顺序写性能值（SW）比较稳定，且速度大幅提升，不存在突然长时间掉速的问题，随机读性能值（RR）与随机写性能值（RW）也比较稳定。可见，本实施例能够提升存储器600的存储颗粒620的性能及稳定性。处理器200在进行主机数据读写时会把主机数据先放在内存共享的通用框架（DMA Buffer）中。处理器200能够监控存储器600的读写数据传输过程，且能够判断不同时间节点存储器600的性能是否满足需求，或不同时间节点存储器600的性能是否减速的问题。

表1：存储器的读写性能值。

请参阅图5，本发明还提供了一种存储器的数据处理方法，处理方法可以应用于上述存储器600中，能够根据不同的应用场景及缓冲区与存储颗粒620的使用状态，以采用特定的算法确保处理器200与顺序读缓冲区623、顺序写缓冲区624、随机读缓冲区625、随机写缓冲区626之间数据传输高速且持续稳定。处理方法可以与上述存储器600的处理过程相对应，处理方法可以包括如下步骤：

步骤S10、对电子产品进行上电处理，以启动存储器；

步骤S20、获取存储器内部存储颗粒的相应信息，其中，相应信息包括指令处理单元、逻辑处理单元、顺序读缓冲区、顺序写缓冲区、随机读缓冲区以及随机写缓冲区；

步骤S30、电子产品的处理器向存储器发出写测试指令，以向顺序写缓冲区与随机写缓冲区写入主机数据；

步骤S40、电子产品的处理器向存储器发出读测试指令，以将主机数据读进顺序读缓冲区、随机写缓冲区。

请参阅图6，在本发明的一个实施例中，当执行步骤S10时，具体地，步骤S10可包括如下步骤：

步骤S11、对电子产品进行上电处理，以下载系统镜像文件；

步骤S12、将系统镜像文件存储于存储器的固件的启动分区中，以启动存储器。

请参阅图7，在本发明的一个实施例中，当执行步骤S30时，具体地，步骤S30可包括如下步骤：

步骤S31、电子产品的处理器向存储器发出写测试指令，以获取主机数据；

步骤S32、响应于写测试指令，存储颗粒的指令处理单元从主机数据中解析出对应的顺序写数据与随机写数据；

步骤S33、微控制单元通过控制存储颗粒的逻辑处理单元，以管控对应的顺序写缓冲区与随机写缓冲区；

步骤S34、微控制单元通过控制指令处理单元与逻辑处理单元，将顺序写数据写入到顺序写缓冲区，将随机写数据写入到随机写缓冲区；

步骤S35、逻辑处理单元通过管理调控顺序写缓冲区、随机写缓冲区以及存储颗粒的使用状态，以实现随机写与顺序写的稳定性；

步骤S36、电子产品根据预设时间间隔计算主机数据的写性能值。

请参阅图8，在本发明的一个实施例中，当执行步骤S40时，具体地，步骤S40可包括如下步骤：

步骤S41、电子产品的处理器向存储器发出读测试指令，获取存储于存储颗粒的主机数据；

步骤S42、响应于读测试指令，存储颗粒的指令处理单元从主机数据中解析出对应的顺序读数据与随机读数据；

步骤S43、微控制单元通过控制存储颗粒的逻辑处理单元，以管控对应的顺序读缓冲区与随机读缓冲区；

步骤S44、微控制单元通过控制指令处理单元与逻辑处理单元，将顺序读数据读进到顺序读缓冲区，将随机读数据读进到随机读缓冲区，并将顺序读数据与随机读数据返回至电子产品；

步骤S45、逻辑处理单元通过管理调控顺序读缓冲区、随机读缓冲区以及存储颗粒的使用状态，以实现随机读与顺序读的稳定性；

步骤S46、电子产品根据预设时间间隔计算主机数据的读性能值。

可见，在上述方案中，通过对存储颗粒内部的缓冲区与固件算法流程进行改进，能够保证存储器整体性能的稳定性，在主机数据的顺序读与顺序写的过程中，能够提升读写速度，且稳定性较强。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种存储器，其特征在于，包括：

微控制单元，电性连接于电子产品，用以启动存储器，并获取存储颗粒的相应信息；以及

多个存储颗粒，电性连接于所述微控制单元，所述存储颗粒包括指令处理单元、逻辑处理单元、顺序读缓冲区、顺序写缓冲区、随机读缓冲区以及随机写缓冲区；

其中，所述存储颗粒用以响应于所述电子产品的处理器的写测试指令，以向所述顺序写缓冲区、所述随机写缓冲区写入主机数据，响应于所述电子产品的处理器的读测试指令，以将所述主机数据读进所述顺序读缓冲区、所述随机写缓冲区。

2.根据权利要求1所述的存储器，其特征在于，所述微控制单元确定所述电子产品上电后，执行的动作为将下载的系统镜像文件存储于所述存储器的固件的启动分区中，以启动所述存储器。

3.根据权利要求1所述的存储器，其特征在于，所述指令处理单元确定接收到所述电子产品的写测试指令后，执行的动作为从主机数据中解析出对应的顺序写数据与随机写数据。

4.根据权利要求1所述的存储器，其特征在于，所述微控制单元用以控制所述逻辑处理单元，以管控对应的所述顺序写缓冲区与所述随机写缓冲区，并通过控制所述指令处理单元与所述逻辑处理单元，以将顺序写数据写入到所述顺序写缓冲区，将随机写数据写入到所述随机写缓冲区。

5.根据权利要求4所述的存储器，其特征在于，所述逻辑处理单元用以管理调控所述顺序写缓冲区、所述随机写缓冲区以及存储颗粒的使用状态，以实现随机写与顺序写的稳定性。

6.根据权利要求1所述的存储器，其特征在于，所述指令处理单元确定接收到所述电子产品的读测试指令后，执行的动作为从主机数据中解析出对应的顺序读数据与随机读数据。

7.根据权利要求1所述的存储器，其特征在于，所述微控制单元用以控制所述逻辑处理单元，以管控对应的所述顺序读缓冲区与所述随机读缓冲区，并通过控制所述指令处理单元与所述逻辑处理单元，以将顺序读数据读进到所述顺序读缓冲区，将随机读数据读进到所述随机读缓冲区，并将所述顺序读数据与所述随机读数据返回至所述电子产品。

8.根据权利要求7所述的存储器，其特征在于，所述逻辑处理单元用以管理调控所述顺序读缓冲区、所述随机读缓冲区以及存储颗粒的使用状态，以实现随机读与顺序读的稳定性。

9.根据权利要求1所述的存储器，其特征在于，在写入所述主机数据与读进所述主机数据时，所述电子产品根据预设时间间隔获取所述主机数据的写性能值与读性能值。

10.一种存储器的数据处理方法，其特征在于，包括：

对电子产品进行上电处理，以启动存储器；

获取所述存储器内部存储颗粒的相应信息，其中，所述相应信息包括指令处理单元、逻辑处理单元、顺序读缓冲区、顺序写缓冲区、随机读缓冲区以及随机写缓冲区；

所述电子产品的处理器向所述存储器发出写测试指令，以向所述顺序写缓冲区与所述随机写缓冲区写入主机数据；

所述电子产品的处理器向所述存储器发出读测试指令，以将所述主机数据读进所述顺序读缓冲区、所述随机写缓冲区。