CN117454809A - 一种低功耗的电路设计变更处理方法、系统和装置 - Google Patents
一种低功耗的电路设计变更处理方法、系统和装置 Download PDFInfo
- Publication number
- CN117454809A CN117454809A CN202311801524.6A CN202311801524A CN117454809A CN 117454809 A CN117454809 A CN 117454809A CN 202311801524 A CN202311801524 A CN 202311801524A CN 117454809 A CN117454809 A CN 117454809A
- Authority
- CN
- China
- Prior art keywords
- power consumption
- module
- circuit design
- design change
- format file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 126
- 230000008859 change Effects 0.000 title claims abstract description 99
- 238000003672 processing method Methods 0.000 title claims abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 72
- 238000007781 pre-processing Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 18
- 238000004088 simulation Methods 0.000 claims description 18
- 238000004458 analytical method Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 16
- 238000013507 mapping Methods 0.000 claims description 10
- 238000012986 modification Methods 0.000 claims description 10
- 230000004048 modification Effects 0.000 claims description 10
- 238000012795 verification Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005457 optimization Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 3
- 238000012938 design process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/22—Matching criteria, e.g. proximity measures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/24—Classification techniques
- G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Artificial Intelligence (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Evolutionary Biology (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及低功耗的电路设计变更处理方法、系统和装置，所示低功耗的电路设计变更处理方法包括通过读取统一功耗格式文件来获取统一功耗格式文件信息；根据所述统一功耗格式文件信息获取对应门级网表中的策略指令，并基于所述策略指令生成功耗模块；将所述功耗模块和所述策略指令进行对应匹配，并建立匹配关系；通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，并对预处理结果进行电路设计变更处理，得到电路设计变更处理结果；依据所述处理结果对所述功耗模块进行修改调整。本发明通过自动化对功耗模块进行电路设计变更处理，降低出现错误的情况，同时能极大提高芯片设计流程更新迭代的效率和速度。
Description
技术领域
本发明涉及电路设计的技术领域，特别涉及一种低功耗的电路设计变更处理方法、系统和装置。
背景技术
在数字芯片设计流程中，电路设计变更处理（ECO）用于直接修改集成电路，以实现预期的电路逻辑功能。低功耗技术则在设计过程中关注功耗需求，通过加入特殊模块实现电源关断和电压域隔离等功能。通常，低功耗技术使用统一功耗格式文件将低功耗模块插入电路。然而目前的设计流程中，存在着原来的统一功耗格式文件设计有问题，DFT或PR阶段可能导致门级网表发生变化，从而破坏低功耗设计规范。因此，需要对功耗模块进行修改或调整。
现有的修改方法主要包括人工调整和重新综合两种：人工调整是工程师手动比对统一功耗格式文件和网表后进行修改；重新综合则是使用修改后的统一功耗格式文件与RTL（register transfer level）文件综合出门级网表。
但若使用人工进行操作，在集成电路规模较大时会耗费大量时间，得到的结果也极其容易产生错误。若使用修改后的统一功耗格式文件与RTL（register transfer level）文件重新综合出门级网表，此举相当于将之前已经走过的设计流程重新走一遍，会耗费大量时间，大幅拉长芯片更新迭代的周期。
发明内容
本发明的主要目的为提供一种低功耗的电路设计变更处理方法、系统和装置，自动化对功耗模块进行电路设计变更处理，降低出现错误的情况，同时能极大提高芯片设计流程更新迭代的效率和速度。
为实现上述目的，本发明提供一种低功耗的电路设计变更处理方法，包括：
通过读取统一功耗格式文件来获取统一功耗格式文件信息；
根据所述统一功耗格式文件信息获取对应门级网表中的策略指令，并基于所述策略指令生成功耗模块；
将所述功耗模块和所述策略指令进行对应匹配，并建立匹配关系；
通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，并对预处理结果进行电路设计变更处理，得到电路设计变更处理结果；
依据所述处理结果对所述功耗模块进行修改调整。
进一步地，所述统一功耗格式文件包括新统一功耗格式文件和旧统一功耗格式文件，所述门级网表包括新门级网表和旧门级网表，所述根据所述统一功耗格式文件信息获取对应门级网表中的策略指令，并基于所述策略指令生成功耗模块，包括：
依据新统一功耗格式文件的文件信息获取对应的新门级网表中的新策略指令，同时依据旧统一功耗格式文件的文件信息获取对应的旧门级网表中的旧策略指令，同时依据新策略指令和旧策略指令生成功耗模块。
进一步地，所述将所述功耗模块和所述策略指令进行对应匹配，包括：
获取每一所述策略指令的定义与要求，将所述策略指令按照定义与要求进行分类保存；将生成的所述功耗模块按照参数与特性进行分类，将每一所述功耗模块与每一所述策略指令按照分类结果进行初步匹配，得到初步匹配结果；
通过模拟工具对初步匹配结果里的所述功耗模块进行验证，当验证通过后，初步匹配结果确定为最终的匹配结果，完成对应匹配；
其中，对初步匹配结果里的所述功耗模块进行验证包括：对所述功耗模块输入不同电源状态下的电源信号，同时模拟工具接收所述功耗模块的输出信号，对输出信号进行解析，得到解析结果，将解析结果与所述策略指令进行比较，验证所述功耗模块在不同电源状态下的电源信号的功耗和性能表现是否符合所述策略指令，当验证不通过时，控制所述功耗模块重新匹配。
进一步地，所述通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
通过所述匹配关系获取所述新门级网表对应的功耗模块与旧门级网表对应的功耗模块之间的差异，依据所述新门级网表作为参考，在所述旧门级网表上对获取到的差异进行预处理。
进一步地，所述通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
通过所述匹配关系获取所述新统一功耗格式文件信息和所述旧统一功耗格式文件信息两者之间的差异，将获取到的所述差异映射在所述旧门级网表上，并通过所述旧门级网表进行预处理。
进一步地，所述通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
通过第三方工具依据所述匹配关系对所述门级网表的所述功耗模块进行检测，在检测完成后，输出包含所述门级网表与所述统一功耗格式文件中功耗模块之间差异的检测文件；
将所述检测文件映射在旧网表文件上，并通过所述旧统一功耗格式文件的辅助对映射在旧网表文件上的检测文件进行预处理。
进一步地，所述通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
基于所述新统一功耗格式文件通过所述匹配关系获取所述旧门级网表中需要修改的位点，同时获取对应位点的所述功耗模块，对所述功耗模块修改，以及将修改后的所述功耗模块映射在所述旧门级网表中的对应位点，并在所述旧门级网表中根据映射的功耗模块信息进行预处理。
进一步地，所述对预处理结果进行电路设计变更处理，得到电路设计变更处理结果，包括：
对所述预处理结果进行差异分析，得到分析结果，根据分析结果获取具体的电路设计变更方案，同时编辑和输出电路设计变更文档；
依据电路设计变更文档对电路设计变更方案进行模拟运行，得到模拟结果，当模拟结果符合电路设计变更方案预期的设计要求时，确定电路设计变更方案，得到电路设计变更处理结果；
其中，所述电路设计变更方案包括电源域处理、隔离处理、电平转换处理和保持处理。
本发明还提供一种低功耗电路设计变更处理系统，包括：
获取模块：所述获取模块用于通过读取统一功耗格式文件来获取统一功耗格式文件信息；
生成模块：所述生成模块用于根据所述统一功耗格式文件信息获取对应门级网表中的策略指令，同时生成功耗模块；
匹配模块：所述匹配模块用于将所述功耗模块和所述策略指令进行对应匹配，并建立匹配关系；
处理模块：所述处理模块用于通过所述匹配关系获取所述功耗模块的差异，对获取到的差异进行预处理，并对预处理结果进行电路设计变更处理，得到电路设计变更处理结果；
控制模块：所述控制模块用于依据所述处理结果对所述功耗模块进行修改调整。
本发明还提供一种低功耗电路设计变更处理装置，包括：
存储器，用于存储程序；
处理器，用于执行所述程序，实现如上述任意一项所述的低功耗的电路设计变更处理方法的各个步骤。
本发明提供的低功耗的电路设计变更处理方法、系统和装置，具有以下有益效果：
通过多种自动化流程对功耗模块进行电路设计变更处理，能极大地提高修改的准确度，和大大缩短时间，节省大量人力物力，极大地提高芯片设计流程更新迭代的效率和速度，同时通过多种不同的流程，能应对不同的使用场景，使电路设计变更处理流程更灵活，满足更多元化的需求。
附图说明
图1是本发明的一种低功耗的电路设计变更处理方法流程图；
图2是本发明一个实施例中低功耗的电路设计变更处理方法中获取差异的流程图其一；
图3是本发明一个实施例中低功耗的电路设计变更处理方法中获取差异的流程图其二；
图4是本发明一个实施例中低功耗的电路设计变更处理方法中获取差异的流程图其三；
图5是本发明一个实施例中低功耗的电路设计变更处理方法中获取差异的流程图其四。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面，结合附图以及具体实施方式，对本发明做进一步描述。
参照图1，本发明提供一种低功耗的电路设计变更处理方法，包括：
步骤S1：通过读取统一功耗格式文件来获取统一功耗格式文件信息；
步骤S2：根据统一功耗格式文件信息获取对应门级网表中的策略指令，并基于策略指令生成功耗模块；
步骤S3：将功耗模块和策略指令进行对应匹配，并建立匹配关系；
步骤S4：通过匹配关系获取功耗模块与统一功耗格式文件的差异，对获取到的差异进行预处理，并对预处理结果进行电路设计变更处理，得到电路设计变更处理结果；
步骤S5：依据处理结果对功耗模块进行修改调整。
如上述步骤所示，具体地，详细步骤包括：
步骤S1：通过读取统一功耗格式文件，可以获取关于电路设计的功耗信息。统一功耗格式文件通常包含了电路中各个模块或元件的功耗数据，如门级网表中的每个逻辑门的功耗值、时钟域的功耗信息等。通过解析统一功耗格式文件，可以提取出所需的功耗信息，为后续的处理步骤提供数据基础。
步骤S2：根据步骤S1中获取的统一功耗格式文件信息，确定需要处理的门级网表。然后，根据统一功耗格式文件中的策略指令，从门级网表中提取相关的电路模块，并基于这些策略指令生成功耗模块。策略指令可以指导对特定模块的功耗进行调整和优化。
步骤S3：将生成的功耗模块与策略指令进行对应匹配。通过对应匹配，可以建立功耗模块和策略指令之间的关系，以便后续的处理步骤能够根据策略指令对功耗模块进行修改和调整。
步骤S4：通过已建立的匹配关系，比较功耗模块与统一功耗格式文件之间的差异。这些差异可能包括功耗值、功耗模型、时钟域等方面的变化。获取到差异后，对差异进行预处理，可能包括数据转换、格式调整等操作。然后，根据预处理结果进行电路设计变更处理，对电路进行相应的修改和调整，以达到优化功耗的目标。
步骤S5：在步骤S4中得到的电路设计变更处理结果将指导对功耗模块的具体修改和调整。根据处理结果，对功耗模块进行相应的修改，可能包括功耗值的调整、功耗模型的更新等。通过这一步骤，可以实现对功耗模块的精确控制和优化，满足设计要求和功耗目标。
本发明所述提供一种低功耗的电路设计变更处理方法，通过读取统一功耗格式文件，可以自动且准确获取到电路设计中各个模块的功耗信息，为后续的优化和变更提供准确的数据基础，根据统一功耗格式文件中的策略指令，针对特定模块进行功耗调整和优化，实现功耗的降低和优化效果。通过将功耗模块和策略指令进行对应匹配，建立匹配关系，确保后续的处理操作与策略指令的要求相一致，避免误操作和不一致性。通过对功耗模块与统一功耗格式文件的差异进行预处理，并进行电路设计的变更处理，可以有效地优化功耗和改进电路设计。最后根据处理结果，对功耗模块进行修改和调整，进一步优化功耗性能，提高电路设计的效率和可靠性。
在一个实施例中，统一功耗格式文件包括新统一功耗格式文件和旧统一功耗格式文件，门级网表包括新门级网表和旧门级网表，根据统一功耗格式文件信息获取对应门级网表中的策略指令，并基于策略指令生成功耗模块，包括：
依据新统一功耗格式文件的文件信息获取对应的新门级网表中的新策略指令，同时依据旧统一功耗格式文件的文件信息获取对应的旧门级网表中的旧策略指令，同时依据新策略指令和旧策略指令生成功耗模块，其中，所生成的功耗模块包括：通过新旧策略指令两种指令生成的总功耗模块、新策略指令对应的新功耗模块和旧策略指令对应的旧功耗模块。
本实施例通过读取新旧统一功耗格式文件的文件信息，能够准确获取电路设计中的各个模块的功耗信息，为后续的优化和变更提供准确的数据基础，同时准确获取到新旧门级网表的新旧策略指令，为后续的优化提供指令辅助，
最后通过新旧策略指令生成功耗模块，能用于后续的功耗优化和电路设计变更，从而缩短整体的流程时间，提高效率。
在一个实施例中，将功耗模块和策略指令进行对应匹配，包括：
获取每一策略指令的定义与要求，将策略指令按照定义与要求进行分类保存；将生成的功耗模块按照参数与特性进行分类，将每一功耗模块与每一策略指令按照分类结果进行初步匹配，得到初步匹配结果；
通过模拟工具对初步匹配结果里的功耗模块进行验证，当验证通过后，初步匹配结果确定为最终的匹配结果，完成对应匹配；
其中，对初步匹配结果里的功耗模块进行验证包括：对功耗模块输入不同电源状态下的电源信号，同时模拟工具接收功耗模块的输出信号，对输出信号进行解析，得到解析结果，将解析结果与策略指令进行比较，验证功耗模块在不同电源状态下的电源信号的功耗和性能表现是否符合策略指令，当验证不通过时，控制功耗模块重新匹配。
本实施例将策略指令进行分类和保存，能更好地理解和管理各个策略指令的定义和要求，提高工作效率和准确性，同时对功耗模块进行分类和保存，可以清晰地了解每个功耗模块的参数和特性，为后续的匹配和验证提供基础。通过初步匹配过程，可以快速将功耗模块与策略指令进行初步匹配，为后续的验证过程提供初始结果，减少验证时间和工作量。通过模拟工具对功耗模块进行验证，确保功耗模块在不同电源状态下的功耗和性能符合策略指令的要求，提高系统的稳定性和可靠性。
参照图2所示，在一个实施例中，通过匹配关系获取功耗模块与统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
通过匹配关系获取新门级网表对应的功耗模块与旧门级网表对应的功耗模块之间的差异，依据新门级网表作为参考，在旧门级网表上对获取到的差异进行预处理，其中，所述获取到的差异包括参数值、特性和连接关系。
本实施例通过匹配关系获取新旧功耗模块之间差异，可以获得精确的差异信息，为后续的处理和优化提供了准确的数据基础，同时，将差异信息应用到旧门级网表上，为后续实现精确的电路设计变更提供辅助，并确保旧门级网表与新门级网表的一致性，避免因差异导致的错误或不一致性，最后对获取到的差异进行预处理，可以快速获取差异信息并进行处理。这样可以提高工作效率，减少所需要处理的工作量和错误的风险。
参照图3所示，在一个实施例中，通过匹配关系获取功耗模块与统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
通过匹配关系获取新统一功耗格式文件信息和旧统一功耗格式文件信息两者之间的差异，将获取到的差异映射在旧门级网表上，并通过旧门级网表进行预处理。
本实施例是通过直接获取新旧统一功耗格式文件信息两者之间的差异，无需通过新门级网表作为参考，使得确保能获取到精确的差异信息后，能直接将差异映射在旧门级网表上，再进行预处理，从而简化了整体的步骤并提高整体的工作效率。
参照图4所示，在一个实施例中，通过匹配关系获取功耗模块与统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
通过第三方工具依据匹配关系对门级网表的功耗模块进行检测，在检测完成后，输出包含门级网表与统一功耗格式文件中功耗模块之间差异的检测文件；
将检测文件映射在旧网表文件上，并通过旧统一功耗格式文件的辅助对映射在旧网表文件上的检测文件进行预处理。
本实施例通过第三方工具检测门级网表中的功耗模块与统一功耗格式文件中的对应模块，获取到它们之间的差异信息，并生成一个包含差异信息的检测文件，所生成的检测文件能够帮助设计人员了解功耗模块的变化情况，从而进行后续的处理和优化，直接将检测文件映射在旧网表文件上，并通过旧统一功耗格式文件的辅助对检测文件进行预处理，简化后续的操作步骤，提高处理效率和一致性，并为后续对电路设计变更和统一的处理流程提供辅助，提高工作效率和设计准确性。
参照图5所示，在一个实施例中，通过匹配关系获取功耗模块与统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
基于新统一功耗格式文件通过匹配关系获取旧门级网表中需要修改的位点，同时获取对应位点的功耗模块，对功耗模块修改，以及将修改后的功耗模块映射在旧门级网表中的对应位点，并在旧门级网表中根据映射的功耗模块信息进行预处理。
本实施例通过匹配关系快速定位旧门级网表中需要修改的位点，并获取对应的功耗模块，能节省时间和精力，并快速进行修改操作。通过对功耗模块的修改，可以根据新的需求或设计要求进行精确的功耗优化，从而提高电路的功耗性能和效率。通过将修改后的功耗模块映射到旧门级网表中的对应位点，可以确保连接关系和布局的一致性，并且有助于避免因改动导致的连接错误或布局不一致的问题。根据映射的功耗模块信息，对旧门级网表进行预处理，确保与修改后的功耗模块一致，有助于保持旧门级网表与新设计的一致性，避免因差异导致的错误或不一致性。
在一个实施例中，对预处理结果进行电路设计变更处理，得到电路设计变更处理结果，包括：
对预处理结果进行差异分析，得到分析结果，根据分析结果获取具体的电路设计变更方案，同时编辑和输出电路设计变更文档；
依据电路设计变更文档对电路设计变更方案进行模拟运行，得到模拟结果，当模拟结果符合电路设计变更方案预期的设计要求时，确定电路设计变更方案，得到电路设计变更处理结果；
其中，电路设计变更方案包括电源域处理、隔离处理、电平转换处理和保持处理。
本实施例中通过对预处理结果进行差异分析，准确识别旧门级网表与新设计之间的差异，利于理解设计变更的具体需求和变化情况。通过差异分析的结果，获取具体的电路设计变更方案，从而根据需求制定合适的设计方案，确保电路设计变更的准确性和有效性。通过编辑和输出电路设计变更文档，并提供详细的设计变更说明和相关信息，从而确保设计变更的一致性和可追溯性。最后通过对电路设计变更方案进行模拟运行和验证，确保设计变更的有效性。当模拟结果符合预期的设计要求时，确认电路设计变更方案的可行性和正确性。
在另一实施例中，本发明还提供一种低功耗电路设计变更处理系统，包括：
获取模块：获取模块用于通过读取统一功耗格式文件来获取统一功耗格式文件信息；
生成模块：生成模块用于根据统一功耗格式文件信息获取对应门级网表中的策略指令，同时生成功耗模块；
匹配模块：匹配模块用于将功耗模块和策略指令进行对应匹配，并建立匹配关系；
处理模块：处理模块用于通过匹配关系获取功耗模块的差异，对获取到的差异进行预处理，并对预处理结果进行电路设计变更处理，得到电路设计变更处理结果；
控制模块：控制模块用于依据处理结果对功耗模块进行修改调整。
本发明所提供的一种低功耗电路设计变更处理系统，通过读取统一功耗格式文件，可以自动且准确获取到电路设计中各个模块的功耗信息，为后续的优化和变更提供准确的数据基础，根据统一功耗格式文件中的策略指令，针对特定模块进行功耗调整和优化，实现功耗的降低和优化效果。通过将功耗模块和策略指令进行对应匹配，建立匹配关系，确保后续的处理操作与策略指令的要求相一致，避免误操作和不一致性。通过对功耗模块与统一功耗格式文件的差异进行预处理，并进行电路设计的变更处理，可以有效地优化功耗和改进电路设计。最后根据处理结果，对功耗模块进行修改和调整，进一步优化功耗性能，提高电路设计的效率和可靠性。
在本实施例中，上述低功耗电路设计变更处理系统中各个模块的具体实现，请参照上述方法实施例中所述，在此不再进行赘述。
在又一实施例中，本发明还提供一种低功耗电路设计变更处理装置，包括：
存储器，用于存储程序；
处理器，用于执行所述程序，实现如上述任意一项所述的低功耗的电路设计变更处理方法的各个步骤。
本实施例中，处理器和存储器可通过总线或其他方式连接。存储器可以包括易失性存储器，例如随机存取存储器；存储器也可以包括非易失性存储器，例如只读存储器、快闪存储器、硬盘或固态硬盘。处理器可以是通用处理器，例如中央处理器、数字信号处理器、专用集成电路，或者被配置成实施本发明实施例的一个或多个集成电路。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种低功耗的电路设计变更处理方法，其特征在于，包括：
通过读取统一功耗格式文件来获取统一功耗格式文件信息；
根据所述统一功耗格式文件信息获取对应门级网表中的策略指令，并基于所述策略指令生成功耗模块；
将所述功耗模块和所述策略指令进行对应匹配，并建立匹配关系；
通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，并对预处理结果进行电路设计变更处理，得到电路设计变更处理结果；
依据所述处理结果对所述功耗模块进行修改调整。
2.根据权利要求1所述的低功耗的电路设计变更处理方法，其特征在于，所述统一功耗格式文件包括新统一功耗格式文件和旧统一功耗格式文件，所述门级网表包括新门级网表和旧门级网表，所述根据所述统一功耗格式文件信息获取对应门级网表中的策略指令，并基于所述策略指令生成功耗模块，包括：
依据新统一功耗格式文件的文件信息获取对应的新门级网表中的新策略指令，同时依据旧统一功耗格式文件的文件信息获取对应的旧门级网表中的旧策略指令，同时依据新策略指令和旧策略指令生成功耗模块。
3.根据权利要求1所述的低功耗的电路设计变更处理方法，其特征在于，所述将所述功耗模块和所述策略指令进行对应匹配，包括：
获取每一所述策略指令的定义与要求，将所述策略指令按照定义与要求进行分类保存；将生成的所述功耗模块按照参数与特性进行分类，将每一所述功耗模块与每一所述策略指令按照分类结果进行初步匹配，得到初步匹配结果；
通过模拟工具对初步匹配结果里的所述功耗模块进行验证，当验证通过后，得到最终的匹配结果，完成对应匹配；
其中，对初步匹配结果里的所述功耗模块进行验证包括：对所述功耗模块输入不同电源状态下的电源信号，同时模拟工具接收所述功耗模块的输出信号，对输出信号进行解析，得到解析结果，将解析结果与所述策略指令进行比较，验证所述功耗模块在不同电源状态下的电源信号的功耗和性能表现是否符合所述策略指令，当验证不通过时，控制所述功耗模块重新匹配。
4.根据权利要求2所述的低功耗的电路设计变更处理方法，其特征在于，所述通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
通过所述匹配关系获取所述新门级网表对应的功耗模块与旧门级网表对应的功耗模块之间的差异，依据所述新门级网表作为参考，在所述旧门级网表上对获取到的差异进行预处理。
5.根据权利要求2所述的低功耗的电路设计变更处理方法，其特征在于，所述通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
通过所述匹配关系获取所述新统一功耗格式文件信息和所述旧统一功耗格式文件信息两者之间的差异，将获取到的所述差异映射在所述旧门级网表上，并通过所述旧门级网表进行预处理。
6.根据权利要求2所述的低功耗的电路设计变更处理方法，其特征在于，所述通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
通过第三方工具依据所述匹配关系对所述门级网表的所述功耗模块进行检测，在检测完成后，输出包含所述门级网表与所述统一功耗格式文件中功耗模块之间差异的检测文件；
将所述检测文件映射在旧网表文件上，并通过所述旧统一功耗格式文件的辅助对映射在旧网表文件上的检测文件进行预处理。
7.根据权利要求2所述的低功耗的电路设计变更处理方法，其特征在于，所述通过所述匹配关系获取所述功耗模块与所述统一功耗格式文件的差异，对获取到的差异进行预处理，包括：
基于所述新统一功耗格式文件通过所述匹配关系获取所述旧门级网表中需要修改的位点，同时获取对应位点的所述功耗模块，对所述功耗模块修改，以及将修改后的所述功耗模块映射在所述旧门级网表中的对应位点，并在所述旧门级网表中根据映射的功耗模块信息进行预处理。
8.根据权利要求1所述的低功耗的电路设计变更处理方法，其特征在于，所述对预处理结果进行电路设计变更处理，得到电路设计变更处理结果，包括：
对所述预处理结果进行差异分析，得到分析结果，根据分析结果获取具体的电路设计变更方案，同时编辑和输出电路设计变更文档；
依据电路设计变更文档对电路设计变更方案进行模拟运行，得到模拟结果，当模拟结果符合电路设计变更方案预期的设计要求时，确定电路设计变更方案，得到电路设计变更处理结果；
其中，所述电路设计变更方案包括电源域处理、隔离处理、电平转换处理和保持处理。
9.一种低功耗电路设计变更处理系统，其特征在于，包括：
获取模块：所述获取模块用于通过读取统一功耗格式文件来获取统一功耗格式文件信息；
生成模块：所述生成模块用于根据所述统一功耗格式文件信息获取对应门级网表中的策略指令，同时生成功耗模块；
匹配模块：所述匹配模块用于将所述功耗模块和所述策略指令进行对应匹配，并建立匹配关系；
处理模块：所述处理模块用于通过所述匹配关系获取所述功耗模块的差异，对获取到的差异进行预处理，并对预处理结果进行电路设计变更处理，得到电路设计变更处理结果；
控制模块：所述控制模块用于依据所述处理结果对所述功耗模块进行修改调整。
10.一种低功耗电路设计变更处理装置，其特征在于，包括：
存储器，用于存储程序；
处理器，用于执行所述程序，实现如权利要求1-8任意一项所述的低功耗的电路设计变更处理方法的各个步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311801524.6A CN117454809B (zh) | 2023-12-26 | 2023-12-26 | 一种低功耗的电路设计变更处理方法、系统和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311801524.6A CN117454809B (zh) | 2023-12-26 | 2023-12-26 | 一种低功耗的电路设计变更处理方法、系统和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117454809A true CN117454809A (zh) | 2024-01-26 |
| CN117454809B CN117454809B (zh) | 2024-04-16 |
Family
ID=89586019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311801524.6A Active CN117454809B (zh) | 2023-12-26 | 2023-12-26 | 一种低功耗的电路设计变更处理方法、系统和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117454809B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102314525A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 一种低功耗电路设计优化方法 |
| CN106021815A (zh) * | 2016-06-14 | 2016-10-12 | 泰利美信（苏州）医疗科技有限公司 | 一种功耗平衡的集成电路设计方法及系统 |
| CN107862155A (zh) * | 2017-11-30 | 2018-03-30 | 青岛海信电器股份有限公司 | 对芯片进行功能覆盖率模型验证的方法和装置 |
| CN113408222A (zh) * | 2021-06-25 | 2021-09-17 | 上海阵量智能科技有限公司 | 文件生成方法、装置、电子设备及存储介质 |
| CN113723033A (zh) * | 2021-07-30 | 2021-11-30 | 北京爱芯科技有限公司 | 低功耗验证方法、装置、电子设备及存储介质 |
| US20230043751A1 (en) * | 2021-07-20 | 2023-02-09 | Synopsys, Inc. | Unified power format annotated rtl image recognition to accelerate low power verification convergence |
| CN116522830A (zh) * | 2023-06-30 | 2023-08-01 | 奇捷科技(深圳)有限公司 | 可测试设计及布局布线阶段的逻辑功能更正方法及装置 |
-
2023
- 2023-12-26 CN CN202311801524.6A patent/CN117454809B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102314525A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 一种低功耗电路设计优化方法 |
| CN106021815A (zh) * | 2016-06-14 | 2016-10-12 | 泰利美信（苏州）医疗科技有限公司 | 一种功耗平衡的集成电路设计方法及系统 |
| CN107862155A (zh) * | 2017-11-30 | 2018-03-30 | 青岛海信电器股份有限公司 | 对芯片进行功能覆盖率模型验证的方法和装置 |
| CN113408222A (zh) * | 2021-06-25 | 2021-09-17 | 上海阵量智能科技有限公司 | 文件生成方法、装置、电子设备及存储介质 |
| US20230043751A1 (en) * | 2021-07-20 | 2023-02-09 | Synopsys, Inc. | Unified power format annotated rtl image recognition to accelerate low power verification convergence |
| CN113723033A (zh) * | 2021-07-30 | 2021-11-30 | 北京爱芯科技有限公司 | 低功耗验证方法、装置、电子设备及存储介质 |
| CN116522830A (zh) * | 2023-06-30 | 2023-08-01 | 奇捷科技(深圳)有限公司 | 可测试设计及布局布线阶段的逻辑功能更正方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| LANLANCKY: "SoC设计之功耗UPF", pages 1 - 10, Retrieved from the Internet <URL:https://www.cnblogs.com/lanlancky/p/17261448.html> * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117454809B (zh) | 2024-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2567337B1 (en) | Device specific configuration of operating voltage | |
| US20240037310A1 (en) | Method, apparatus, and computer-readable storage medium for layout generation | |
| CN112100959A (zh) | 基于eda工具的时序分析方法、装置及存储介质 | |
| CN113569524B (zh) | 芯片设计中基于综合网表提取时钟树的方法及应用 | |
| US20100049495A1 (en) | Method and apparatus for the simultaneous multi-level and/or multi-simulator design optimization of electronic circuits | |
| CN102375895B (zh) | 一种自动构建器件模型参数优化提取过程的方法 | |
| CN113408222B (zh) | 文件生成方法、装置、电子设备及存储介质 | |
| CN111709215A (zh) | 一种ip管理系统及ip管理方法 | |
| CN116542207A (zh) | 电路版图的生成方法、装置、设备及存储介质 | |
| CN117077616B (zh) | 一种基于结构导向的电路生成方法、装置、设备及介质 | |
| CN117573093B (zh) | 基于功能特征的芯片代码处理方法、电子设备和介质 | |
| CN117454809B (zh) | 一种低功耗的电路设计变更处理方法、系统和装置 | |
| CN117195818B (zh) | 电源设计命令生成方法、装置、电子设备及存储介质 | |
| CN117521568A (zh) | 一种参考模型生成方法、装置、设备及存储介质 | |
| CN117892664A (zh) | SoC混合信号验证装置及验证方法 | |
| CN116090373A (zh) | 激励自动生成方法、系统及计算机可读介质 | |
| CN111400994B (zh) | 网表形式验证方法、装置、计算机设备及存储介质 | |
| WO2014077671A1 (en) | A method of generating spice-compatible isfet model | |
| CN108334313A (zh) | 用于大型soc研发的持续集成方法、装置及代码管理系统 | |
| CN117371386B (zh) | 电路布局更新方法、装置、设备及存储介质 | |
| CN114580323A (zh) | 一种芯片版图的更新方法及其更新装置 | |
| CN117521587B (zh) | 系统级芯片的设计方法、装置、电子设备及存储介质 | |
| CN117313602B (zh) | 模块边界时序约束方法及相关设备 | |
| EP4270237A1 (en) | Model-driven approach for failure mode, effects, and diagnostic analysis (fmeda) automation for hardware intellectual property of complex electronic systems | |
| CN117077590A (zh) | 电路的仿真和验证 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |