CN117436379A - 一种通孔压缩方法、装置、电子设备及存储介质 - Google Patents

一种通孔压缩方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN117436379A
CN117436379A CN202311769566.6A CN202311769566A CN117436379A CN 117436379 A CN117436379 A CN 117436379A CN 202311769566 A CN202311769566 A CN 202311769566A CN 117436379 A CN117436379 A CN 117436379A
Authority
CN
China
Prior art keywords
hole
compression
target area
compression ratio
pressure drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311769566.6A
Other languages
English (en)
Other versions
CN117436379B (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Xingxin Technology Co ltd
Original Assignee
Chengdu Xingxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Xingxin Technology Co ltd filed Critical Chengdu Xingxin Technology Co ltd
Priority to CN202311769566.6A priority Critical patent/CN117436379B/zh
Publication of CN117436379A publication Critical patent/CN117436379A/zh
Application granted granted Critical
Publication of CN117436379B publication Critical patent/CN117436379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及一种通孔压缩方法、装置、电子设备及存储介质，方法包括：确定电路中的目标区域，目标区域包括至少一通孔阵列；采用可调整的通孔压缩比对至少一通孔阵列进行通孔压缩，使目标区域对应的压缩网络的压降符合预设条件，其中，压缩网络是通过对目标区域的压缩后的通孔进行寄生参数提取确定的；根据压降符合预设条件时对应的通孔压缩比，确定目标区域的目标通孔压缩比。本申请的技术方案，在针对目标区域进行通孔阵列压缩的过程中，能够感知通孔压缩比调整带来的压降变化，通过量化的压降约束来得到最佳的通孔压缩比，在提高仿真效率的同时，兼顾了整体电路压降仿真的精度。

Description

一种通孔压缩方法、装置、电子设备及存储介质
技术领域
本申请涉及集成电路技术领域，具体涉及一种通孔压缩方法、装置、电子设备及存储介质。
背景技术
随着集成电路工艺进入超深亚微米和纳米数量级，单位面积上的功耗消耗和电流密度明显上升，这会导致超大规模集成电路中电源网络的IR Drop问题（IR Drop是指出现在集成电路电源和地网络上电压下降或升高的一种现象）。在集成电路设计中，通常假设有一个理想电源，可以提供无限的电流来维持遍布整个芯片范围内的特定的工作电压，而实际上，半导体工艺的演进到超深亚微米和纳米数量级时，单位面积内的电流急剧上升，再加上金属互连线的宽度越来越窄，导致电源网络上的电阻值显著上升，电源电流从系统电源到达器件的电源端就会损失电压，因此在电源网络的局部将存在一定的压降。压降会降低芯片的工作电压，导致出现时序问题和潜在的功能失效风险。在深亚微米工艺下，通常需要在原有的前端设计和后端设计的基础上再增加一个验证环节对芯片做IR drop分析，优化芯片的电源网络设计，以确保量产的芯片能够正常稳定的工作。
对于全芯片的准确求解，传统软件一般使用两类大型线性稀疏方程组求解方法：一类是直接法；另一类是迭代法。其优点是，计算规模大，误差较小。但是，在上千亿节点的求解通常需要数小时到数十小时的计算，也成为了数字后端设计最消耗资源的仿真环节。因此，有必要提出一种方案，以能够改善IR drop仿真的成本，同时兼顾仿真的精度。
发明内容
针对上述技术问题，本申请提供一种通孔压缩方法、装置、电子设备及存储介质，在针对目标区域进行通孔阵列压缩的过程中，能够感知通孔压缩比调整带来的压降变化，通过量化的压降约束来得到最佳的通孔压缩比，在提高仿真效率的同时，兼顾了整体电路压降仿真的精度。
为解决上述技术问题，本申请提供一种通孔压缩方法，所述方法包括以下步骤：
确定电路中的目标区域，所述目标区域包括至少一通孔阵列；
采用可调整的通孔压缩比对所述至少一通孔阵列进行通孔压缩，使所述目标区域对应的压缩网络的压降符合预设条件，其中，所述压缩网络是通过对所述目标区域的压缩后的通孔进行寄生参数提取确定的；
根据所述压降符合所述预设条件时对应的通孔压缩比，确定所述目标区域的目标通孔压缩比。
在一个实施例中，所述采用可调整的通孔压缩比对所述至少一通孔阵列进行通孔压缩，使所述目标区域对应的压缩网络的压降符合预设条件，包括：
确定通孔压缩比；
根据所述通孔压缩比对所述至少一通孔阵列进行通孔压缩，确定所述目标区域对应的压缩网络的压降；
当所述压降不符合所述预设条件时，调整所述通孔压缩比，返回所述根据所述通孔压缩比对所述至少一通孔阵列进行通孔压缩，确定所述目标区域对应的压缩网络的压降的步骤；
当所述压降符合所述预设条件时，获取当前对应的通孔压缩比。
在一个实施例中，所述通孔压缩比用于表征通孔压缩距离，所述调整所述通孔压缩比，包括：
缩小所述通孔压缩比，以降低通孔压缩距离。
在一个实施例中，初始的通孔压缩比对应的通孔压缩距离，为通孔阵列中通孔的直径与通孔间的距离之和。
在一个实施例中，所述目标区域中还包括电源触点、接地触点以及目标示例的输入节点，确定所述目标区域对应的压缩网络的压降的过程，包括：
以连接所述压缩网络的目标实例的输入节点作为目标节点，基于所述压缩网络进行从所述目标节点到所述电源触点或所述接地触点的随机行走，以求解所述目标节点的电压；
根据所述目标节点的电压确定所述目标区域对应的压缩网络的压降。
在一个实施例中，所述确定电路中的目标区域，包括：
确定一覆盖所述至少一通孔阵列和与所述至少一通孔阵列最近的电源触点、接地触点的初始区域；
对所述初始区域进行缓冲区扩展，得到所述目标区域。
在一个实施例中，所述预设条件，包括以下至少一项：
所述压降小于或等于预设阈值；
所述压降小于或等于所述预设阈值之前，调整后的通孔压缩比对应的通孔压缩距离相当于一个通孔的尺寸。
本申请还提供一种通孔压缩装置，包括：
区域确定模块，用于确定电路中的目标区域，所述目标区域中具有至少一通孔阵列；
调整模块，用于采用可调整的通孔压缩比对所述至少一通孔阵列进行通孔压缩，使所述目标区域对应的压缩网络的压降符合预设条件，其中，所述压缩网络通过对所述目标区域的压缩后的通孔进行寄生参数提取确定；
通孔压缩比确定模块，用于根据所述压降符合所述预设条件时对应的通孔压缩比，确定所述目标区域的目标通孔压缩比。
本申请还提供一种电子设备，包括存储介质与控制器，所述存储介质上存储有计算机程序，所述计算机程序被所述控制器执行时实现如上任一项所述的通孔压缩方法的步骤。
本申请还提供一种存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上任一项所述的通孔压缩方法的步骤。
本申请的通孔压缩方法、装置、电子设备及存储介质，方法包括：确定电路中的目标区域，目标区域包括至少一通孔阵列；采用可调整的通孔压缩比对至少一通孔阵列进行通孔压缩，使目标区域对应的压缩网络的压降符合预设条件，其中，压缩网络是通过对目标区域的压缩后的通孔进行寄生参数提取确定的；根据压降符合预设条件时对应的通孔压缩比，确定目标区域的目标通孔压缩比。本申请的技术方案，在针对目标区域进行通孔阵列压缩的过程中，能够感知通孔压缩比调整带来的压降变化，通过量化的压降约束来得到最佳的通孔压缩比，在提高仿真效率的同时，兼顾了整体电路压降仿真的精度。
附图说明
图1是根据一实施例示出的通孔压缩方法的流程示意图。
图2是根据一实施例示出的目标区域的示意图。
图3是根据一实施例示出的压缩前的电源网络的示意图。
图4是根据一实施例示出的压缩后的电源网络的示意图。
图5是根据一实施例示出的通孔阵列的示意图。
图6是根据一实施例示出的通孔压缩距离的示意图。
图7是根据一实施例示出的目标节点与其相邻节点的示意图。
图8是根据一实施例示出的通孔压缩装置的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。本发明中，“各”包括一个及两个以上的数量。
图1是根据一实施例示出的通孔压缩方法的流程示意图。如图1所示，本申请的通孔压缩方法，方法：
步骤S1，确定电路中的目标区域，目标区域包括至少一通孔阵列；
步骤S2，采用可调整的通孔压缩比对至少一通孔阵列进行通孔压缩，使目标区域对应的压缩网络的压降符合预设条件，其中，压缩网络是通过对目标区域的压缩后的通孔进行寄生参数提取确定的；
步骤S3，根据压降符合预设条件时对应的通孔压缩比，确定目标区域的目标通孔压缩比。
通过上述方式，本申请在针对目标区域进行通孔阵列压缩的过程中，通过调整通孔压缩比使目标区域对应的压缩网络的压降符合预设条件，能够感知通孔压缩比调整带来的压降变化，通过量化的压降约束来得到最佳的通孔压缩比。如此，目标区域的通孔数量被压缩，相对原始电路，节点数量减少，能够提高整体电路的仿真效率，同时，通孔压缩比满足量化的压降约束，使目标区域的通孔压缩后的数量更加合理，兼顾了整体电路压降仿真的精度。
请参考图2，电路中的目标区域通过对芯片打孔（即通孔VIA）比较密集的区域进行采样确定。选取的目标区域为覆盖采样区域内完整的一系列通孔阵列（via array）和其最近的电源触点（VDD bump）和接地触点（GND bump，图未示出）的长方形区域（图2中虚线框内的区域），并扩展出缓冲区，如此，缓冲区的设置可以涵盖一些在长方形区域之外的可能网络组成部分，使压降的分析更接近真实电路。
可调整的通孔压缩比是指通孔压缩比不是固定的，在每次求解压缩网络的压降后，可以根据压缩网络的压降是否符合预设条件对通孔压缩比进行调整。通过调整通孔压缩比使目标区域对应的压缩网络的压降符合预设条件时，最近一次使用的通孔压缩比即为目标区域的目标通孔压缩比。使用该目标通孔压缩比，能够在压降达标的同时，尽量减少压缩后的通孔数量，最大程度的简化压缩后的电路。
在一个实施例中，通孔压缩比用于表征通孔压缩距离，调整通孔压缩比具体为缩小通孔压缩比，降低通孔压缩距离，这样，在压缩得到的通孔数量相对通孔阵列原始的通孔数量有所减少的同时，缩小通孔压缩比后压缩得到的通孔数量将相对缩小通孔压缩比前压缩得到的通孔数量逐步增多，从而能够动态地调整目标区域对应的压缩网络的压降至符合预设条件。
在一个实施例中，步骤S2中，采用可调整的通孔压缩比对至少一通孔阵列进行通孔压缩，使目标区域对应的压缩网络的压降符合预设条件，包括：
确定通孔压缩比；
根据通孔压缩比对至少一通孔阵列进行通孔压缩，确定目标区域对应的压缩网络的压降；
当压降不符合预设条件时，调整通孔压缩比，返回根据通孔压缩比对至少一通孔阵列进行通孔压缩，确定目标区域对应的压缩网络的压降的步骤；
当压降符合预设条件时，获取当前对应的通孔压缩比。
其中，首次使用的通孔压缩比为初始的通孔压缩比，根据初始的通孔压缩比对至少一通孔阵列进行通孔压缩后，确定目标区域对应的压缩网络的压降，若压降不符合预设条件，则调整通孔压缩比，根据调整后的通孔压缩比对至少一通孔阵列重新进行通孔压缩，再次确定目标区域对应的压缩网络的压降，如此重复直至压缩后的压缩网络的压降符合预设条件，获取最终的通孔压缩比。
如图3所示，为一个通孔阵列，通孔阵列中包括多个通孔。可选地，初始的通孔压缩比对应的通孔压缩距离，为通孔阵列中通孔的直径（via_cut_size）与通孔间的距离（via_cut_space）之和。也即，初始的通孔压缩比为100%的压缩比，表示将整个通孔阵列压缩成一个通孔。例如，初始的通孔压缩比对应的通孔压缩距离=100*(via_cut_size+via_cut_space)，表示通孔阵列中有100个通孔，将100个通孔压缩成一个大的通孔。在缩小通孔压缩比后，通孔压缩距离也相应降低，例如调整后的通孔压缩比为50%，如图4所示，则对应的通孔压缩距离= 50*(via_cut_size+via_cut_space)。可以理解，初始的通孔压缩比不一定是100%，可以根据需要进行选择，例如根据通孔阵列中的通孔数量进行调整。
如图5中（a）所示，示意了M2金属层和M3金属层之间通孔阵列中的全部通孔或部分通孔，其中，同一金属层的两个通孔之间具有空间电阻（spacingR），每个通孔处具有通孔电阻（cutR），对通孔阵列进行寄生参数提取后，得到如图5中（b）所述的电路网络。如图6中（a）所示，示意了图5（a）中的通孔阵列压缩成一个通孔后的效果图，进行通孔压缩后，得到新的电路网络如图6中（b）所示。该电路网络中的spacingR和cutR是基于电源触点、接地触点对压缩后的通孔进行寄生参数提取确定的。可以看出，进行通孔压缩后，电路节点的数量有所降低。
在一个实施例中，压降符合预设条件，包括以下至少一项：
压降小于或等于预设阈值；
压降小于或等于预设阈值之前，调整后的通孔压缩比对应的通孔压缩距离相当于一个通孔的尺寸。
其中，当压降小于或等于预设阈值时，确认压降符合预设条件，本次使用的通孔压缩比作为目标通孔压缩比。若压降小于或等于预设阈值之前，调整后通孔压缩比对应的通孔压缩距离相当于一个通孔的尺寸，则表明当前的通孔阵列无需进行压缩，认为压降符合预设条件，将最近一次使用的通孔压缩比作为目标通孔压缩比。
在一个实施例中，目标区域中还具有目标示例的输入节点，确定目标区域对应的压缩网络的压降的过程，包括：
以连接压缩网络的目标实例的输入节点作为目标节点，基于压缩网络进行从目标节点到电源触点和接地触点的随机行走，以求解目标节点的电压；
根据目标节点的电压确定目标区域对应的压缩网络的压降。
其中，目标实例例如为门电路，目标实例的输入节点（instance pin）例如为gateinstance pin处的一个节点（优选为压降最大的节点），目标实例的输入节点与压缩网络连接，以此作为压降的观测点。采用随机行走的方式，可以快速进行压降的估算，提高分析效率。
如图7所示，根据基尔霍夫节点电压定律，任意节点的x，流出节点x的电流等于流入节点电流之和：
，
其中，N是与节点x相邻的节点数，Vx是x点（本实施例为目标节点）的电压，Vi是邻近点i的电压，gi是x点与i点的电导，Ix是x点的流出电流。
将上述式子做变换得到如下式子（图7为N=4的例子）：
可以看出，任意点的电压都是其邻近电压的线性函数，令：
至此，变换Vx的求解为随机行走问题，Px(i)图边的概率，Mx是每次行走确定的压降，行走到VDD（ploc）电源节点时的电压值M0 = VDD，为理想电压值。
随机行走求解Vx电压的具体过程是：生成M次从x节点开始的随机行走，到VDD或者GND（称为家）处终止。每次移动节点到下一节点，确定压降，最终停在VDD/GND节点处。这M次随机行走的平均电压值即为Vx节点电压，也即所要求解的压降。
本申请的通孔压缩方法，包括：确定电路中的目标区域，目标区域包括至少一通孔阵列；采用可调整的通孔压缩比对至少一通孔阵列进行通孔压缩，使目标区域对应的压缩网络的压降符合预设条件，其中，压缩网络是通过对目标区域的压缩后的通孔进行寄生参数提取确定的；根据压降符合预设条件时对应的通孔压缩比，确定目标区域的目标通孔压缩比。本申请的技术方案，在针对目标区域进行通孔阵列压缩的过程中，能够感知通孔压缩比调整带来的压降变化，通过量化的压降约束来得到最佳的通孔压缩比，在提高仿真效率的同时，兼顾了整体电路压降仿真的精度。
如图8所示，本申请还提供了一种通孔压缩装置，包括：
区域确定模块10，用于确定电路中的目标区域，目标区域中具有至少一通孔阵列；
调整模块20，用于采用可调整的通孔压缩比对至少一通孔阵列进行通孔压缩，使目标区域对应的压缩网络的压降符合预设条件，其中，压缩网络通过对目标区域的压缩后的通孔进行寄生参数提取确定；
通孔压缩比确定模块30，用于根据压降符合预设条件时对应的通孔压缩比，确定目标区域的目标通孔压缩比。
在一个实施例中，调整模块20，用于：
确定通孔压缩比；
根据通孔压缩比对至少一通孔阵列进行通孔压缩，确定目标区域对应的压缩网络的压降；
当压降不符合预设条件时，调整通孔压缩比，返回根据通孔压缩比对至少一通孔阵列进行通孔压缩，确定目标区域对应的压缩网络的压降的步骤；
当压降符合预设条件时，获取当前对应的通孔压缩比。
在一个实施例中，装置还包括判断模块，当压降不符合预设条件时，调整通孔压缩比之前，判断模块用于：
判断压降当前是否为首次求解结果；
若为首次求解结果，则调整通孔压缩比，返回根据通孔压缩比对至少一通孔阵列进行通孔压缩，确定目标区域对应的压缩网络的压降的步骤；
若不为首次求解结果，则判断压降是否符合预设条件。
在一个实施例中，通孔压缩比用于表征通孔压缩距离，调整通孔压缩比，包括：
缩小通孔压缩比，以降低通孔压缩距离。
在一个实施例中，初始的通孔压缩比对应的通孔压缩距离，为通孔阵列中通孔的直径与通孔间的距离之和。
可选地，目标区域中还包括电源触点、接地触点以及目标示例的输入节点，确定目标区域对应的压缩网络的压降的过程，包括：
以目标实例的输入节点作为目标节点，基于压缩网络进行从目标节点到电源触点或接地触点的随机行走，以求解目标节点的电压；
根据目标节点的电压确定目标区域对应的压缩网络的压降。
在一个实施例中，预设条件，包括以下至少一项：
压降小于或等于预设阈值；
压降小于或等于预设阈值之前，调整后的通孔压缩比对应的通孔压缩距离相当于一个通孔的尺寸。
通孔压缩装置中各模块所执行步骤的具体实现过程详见方法实施例的描述，不再赘述。
本申请还提供一种电子设备，包括存储介质与控制器，所述存储介质上存储有计算机程序，所述计算机程序被所述控制器执行时实现如上所述的通孔压缩方法的步骤。
本申请还提供一种存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的通孔压缩方法的步骤。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种通孔压缩方法，其特征在于，所述方法包括以下步骤：
确定电路中的目标区域，所述目标区域包括至少一通孔阵列；
采用可调整的通孔压缩比对所述至少一通孔阵列进行通孔压缩，使所述目标区域对应的压缩网络的压降符合预设条件，其中，所述压缩网络是通过对所述目标区域的压缩后的通孔进行寄生参数提取确定的；
根据所述压降符合所述预设条件时对应的通孔压缩比，确定所述目标区域的目标通孔压缩比。
2.根据权利要求1所述的方法，其特征在于，所述采用可调整的通孔压缩比对所述至少一通孔阵列进行通孔压缩，使所述目标区域对应的压缩网络的压降符合预设条件，包括：
确定通孔压缩比；
根据所述通孔压缩比对所述至少一通孔阵列进行通孔压缩，确定所述目标区域对应的压缩网络的压降；
当所述压降不符合所述预设条件时，调整所述通孔压缩比，返回所述根据所述通孔压缩比对所述至少一通孔阵列进行通孔压缩，确定所述目标区域对应的压缩网络的压降的步骤；
当所述压降符合所述预设条件时，获取当前对应的通孔压缩比。
3.根据权利要求2所述的方法，其特征在于，所述通孔压缩比用于表征通孔压缩距离，所述调整所述通孔压缩比，包括：
缩小所述通孔压缩比，以降低通孔压缩距离。
4.根据权利要求3所述的方法，其特征在于，初始的通孔压缩比对应的通孔压缩距离，为通孔阵列中通孔的直径与通孔间的距离之和。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述目标区域中还包括电源触点、接地触点以及目标示例的输入节点，确定所述目标区域对应的压缩网络的压降的过程，包括：
以所述目标实例的输入节点作为目标节点，基于所述压缩网络进行从所述目标节点到所述电源触点和所述接地触点的随机行走，以求解所述目标节点的电压；
根据所述目标节点的电压确定所述目标区域对应的压缩网络的压降。
6.根据权利要求5所述的方法，其特征在于，所述确定电路中的目标区域，包括：
确定一覆盖所述至少一通孔阵列和与所述至少一通孔阵列最近的电源触点、接地触点的初始区域；
对所述初始区域进行缓冲区扩展，得到所述目标区域。
7.根据权利要求1至4中任一项所述的方法，其特征在于，所述预设条件，包括以下至少一项：
所述压降小于或等于预设阈值；
所述压降小于或等于所述预设阈值之前，调整后的通孔压缩比对应的通孔压缩距离相当于一个通孔的尺寸。
8.一种通孔压缩装置，其特征在于，包括：
区域确定模块，用于确定电路中的目标区域，所述目标区域中具有至少一通孔阵列；
调整模块，用于采用可调整的通孔压缩比对所述至少一通孔阵列进行通孔压缩，使所述目标区域对应的压缩网络的压降符合预设条件，其中，所述压缩网络通过对所述目标区域的压缩后的通孔进行寄生参数提取确定；
通孔压缩比确定模块，用于根据所述压降符合所述预设条件时对应的通孔压缩比，确定所述目标区域的目标通孔压缩比。
9.一种电子设备，包括存储介质与控制器，其特征在于，所述存储介质上存储有计算机程序，所述计算机程序被所述控制器执行时实现如权利要求1至7中任一项所述的通孔压缩方法的步骤。
10.一种存储介质，其特征在于，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7中任一项所述的通孔压缩方法的步骤。
CN202311769566.6A 2023-12-21 2023-12-21 一种通孔压缩方法、装置、电子设备及存储介质 Active CN117436379B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311769566.6A CN117436379B (zh) 2023-12-21 2023-12-21 一种通孔压缩方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311769566.6A CN117436379B (zh) 2023-12-21 2023-12-21 一种通孔压缩方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN117436379A true CN117436379A (zh) 2024-01-23
CN117436379B CN117436379B (zh) 2024-04-09

Family

ID=89558738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311769566.6A Active CN117436379B (zh) 2023-12-21 2023-12-21 一种通孔压缩方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN117436379B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329812A (zh) * 1998-12-02 2002-01-02 泰拉丁公司 印刷电路板及其制造方法
WO2002101601A2 (en) * 2001-06-08 2002-12-19 Magma Design Automation, Inc. Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system
CN103500284A (zh) * 2013-10-11 2014-01-08 清华大学 一种片上供电网络无向量验证方法及验证系统
US8701063B1 (en) * 2012-10-22 2014-04-15 Synopsys, Inc. Compressing scenarios of electronic circuits
CN107533577A (zh) * 2016-02-25 2018-01-02 美商新思科技有限公司 使用电路模板的生成和实例化的集成电路设计
CN109177496A (zh) * 2018-09-27 2019-01-11 珠海赛纳打印科技股份有限公司 负压控制装置、负压控制方法及打印设备
CN109630232A (zh) * 2018-12-18 2019-04-16 纪晓光 一种提高发动机压缩效率节约燃油方法
US10289780B1 (en) * 2017-05-02 2019-05-14 Cadence Design Systems, Inc. Systems and methods for performing electromigration and voltage drop verification in electronic circuit designs
US20200125696A1 (en) * 2018-10-23 2020-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit design method, system and computer program product
CN111128998A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 集成电路布局方法
CN111125984A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 集成电路设计方法
CN113035864A (zh) * 2021-03-05 2021-06-25 泉芯集成电路制造(济南)有限公司 电源配置结构、集成电路器件和电子设备
CN113466733A (zh) * 2020-03-30 2021-10-01 Oppo广东移动通信有限公司 电源性能测试方法、装置、电子设备及存储介质
CN113609815A (zh) * 2021-09-16 2021-11-05 芯和半导体科技(上海)有限公司 一种电路仿真优化方法、装置、计算机设备及存储介质
CN114818593A (zh) * 2021-01-19 2022-07-29 长鑫存储技术有限公司 仿真方法、装置、电源线拓扑网络、测试电路及存储介质
CN116298830A (zh) * 2022-09-06 2023-06-23 联芸科技(杭州)股份有限公司 集成电路的验证方法及处理系统

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329812A (zh) * 1998-12-02 2002-01-02 泰拉丁公司 印刷电路板及其制造方法
WO2002101601A2 (en) * 2001-06-08 2002-12-19 Magma Design Automation, Inc. Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system
CN1539113A (zh) * 2001-06-08 2004-10-20 �������Զ�������ƹ�˾ 层次集成电路设计和分析系统中对子模块设计的表达
US8701063B1 (en) * 2012-10-22 2014-04-15 Synopsys, Inc. Compressing scenarios of electronic circuits
CN103500284A (zh) * 2013-10-11 2014-01-08 清华大学 一种片上供电网络无向量验证方法及验证系统
CN107533577A (zh) * 2016-02-25 2018-01-02 美商新思科技有限公司 使用电路模板的生成和实例化的集成电路设计
US10289780B1 (en) * 2017-05-02 2019-05-14 Cadence Design Systems, Inc. Systems and methods for performing electromigration and voltage drop verification in electronic circuit designs
CN109177496A (zh) * 2018-09-27 2019-01-11 珠海赛纳打印科技股份有限公司 负压控制装置、负压控制方法及打印设备
US20200125696A1 (en) * 2018-10-23 2020-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit design method, system and computer program product
CN111128998A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 集成电路布局方法
CN111125984A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 集成电路设计方法
CN109630232A (zh) * 2018-12-18 2019-04-16 纪晓光 一种提高发动机压缩效率节约燃油方法
CN113466733A (zh) * 2020-03-30 2021-10-01 Oppo广东移动通信有限公司 电源性能测试方法、装置、电子设备及存储介质
CN114818593A (zh) * 2021-01-19 2022-07-29 长鑫存储技术有限公司 仿真方法、装置、电源线拓扑网络、测试电路及存储介质
CN113035864A (zh) * 2021-03-05 2021-06-25 泉芯集成电路制造(济南)有限公司 电源配置结构、集成电路器件和电子设备
CN113609815A (zh) * 2021-09-16 2021-11-05 芯和半导体科技(上海)有限公司 一种电路仿真优化方法、装置、计算机设备及存储介质
CN116298830A (zh) * 2022-09-06 2023-06-23 联芸科技(杭州)股份有限公司 集成电路的验证方法及处理系统

Also Published As

Publication number Publication date
CN117436379B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
US8156460B2 (en) Method of estimating a leakage current in a semiconductor device
Shi et al. Compact representation and efficient generation of s-expanded symbolic network functions for computer-aided analog circuit design
WO2007050799A2 (en) Incorporating manufacturing variations in the analysis of integrated circuit design
US20050177334A1 (en) Resistance value calculation method
US20150339414A1 (en) Method for process variation analysis of an integrated circuit
CN114239464B (zh) 基于贝叶斯筛选器与重采样的电路的良率预测方法及系统
US5418974A (en) Circuit design method and system therefor
JP5044635B2 (ja) 回路動作の最悪条件決定システム、方法およびプログラム
US20160342719A1 (en) Parameter generation for semiconductor device trapped-charge modeling
CN113591215B (zh) 基于不确定性的异常卫星组件布局检测方法
US20110093242A1 (en) Method and System for Constructing Corner Models for Multiple Performance Targets
US7987439B2 (en) Method and apparatus for analyzing circuit model by reduction and computer program product for analyzing the circuit model
KR100618822B1 (ko) 변수 소거법을 이용하는 전력 분배 네트워크 시뮬레이션방법
CN1679031A (zh) 集成电路中提取筛选的互连线路的寄生电阻电容的方法与系统
US7139987B2 (en) Analog integrated circuit layout design
CN117436379B (zh) 一种通孔压缩方法、装置、电子设备及存储介质
CN112513861B (zh) 使用并行处理进行层次电路模拟的方法和系统
CN105447222A (zh) 用于集成电路的工艺变化分析的方法
EP1436738A2 (en) Clock skew verification methodology for grid-based design
CN117057290A (zh) 时序优化方法、装置、电子设备及存储介质
Sellers et al. An automated SPICE modeling procedure utilizing static and dynamic characterization of power FETs
CN111159915A (zh) 一种器件设计的参数优化方法及装置
US6895344B2 (en) Extracting resistances for a substrate network
CN115796113A (zh) 一种快速分析集成电路版图的em/ir的方法、装置及存储介质
CN113408226A (zh) 一种基于深度学习的芯片供电网络凸快电流估算方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant