CN117435527A - 一种芯片数据传输方法、装置、设备及存储介质 - Google Patents

一种芯片数据传输方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN117435527A
CN117435527A CN202311347876.9A CN202311347876A CN117435527A CN 117435527 A CN117435527 A CN 117435527A CN 202311347876 A CN202311347876 A CN 202311347876A CN 117435527 A CN117435527 A CN 117435527A
Authority
CN
China
Prior art keywords
data
target
address
mapping
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311347876.9A
Other languages
English (en)
Inventor
强鹏
王梦嘉
虞美兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taichu Wuxi Electronic Technology Co ltd
Original Assignee
Taichu Wuxi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taichu Wuxi Electronic Technology Co ltd filed Critical Taichu Wuxi Electronic Technology Co ltd
Priority to CN202311347876.9A priority Critical patent/CN117435527A/zh
Publication of CN117435527A publication Critical patent/CN117435527A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种芯片数据传输方法、装置、设备及存储介质。包括：获取外部总线输入的待传输数据和操作指令，并获取存储器系统的配置参数，其中，操作指令包括读指令和写指令；根据配置参数对待传输数据进行拆分以生成各拆分数据；对各拆分数据进行地址映射以生成各映射数据，根据各映射数据和操作指令进行数据传输。通过突发传输重组模块根据存储器系统配置参数中的交织粒度可以对待传输数据进行拆分，通过地址交织控制模块可以对拆分数据进行地址映射，最终实现了地址交织的数据传输，达到存储器多通道体统的并行，提高存储器系统的总体带宽的同时也提升了存储器系统的运行效率。

Description

一种芯片数据传输方法、装置、设备及存储介质
技术领域
本发明涉及数据处理技术领域，尤其涉及一种芯片数据传输方法、装置、设备及存储介质。
背景技术
芯片中包含片上网络或者总线用于传输数据，一般用于连接核心、DMA、IP、存储系统以及其他外设等。其中，存储系统的访问对带宽的需求一般是最大的，决定了整个系统的运行效率。
现有技术的存储器系统包含片外存储器和片内存储器两大类，片外存储器比如常见的DDR、HBM等，存储颗粒封装在芯片的外部，通过高速PHY和存储控制器连接至系统总线。片内存储器包含了随机读取存储器RAM和只读存储器ROM。其中，如果是用于程序运行和数据处理的RAM，对系统性能的要求较高。
现有技术芯片在进行数据传输时，只有一个通道在工作，没有实现存储器系统的并行化操作，导致带宽严重降低。
发明内容
本发明提供了一种芯片数据传输方法、装置、设备及存储介质，以实现多通道并行传输数据，有效提高芯片存储器系统的传输带宽和效率。
根据本发明的一方面，提供了一种芯片数据传输方法，该方法包括：
获取外部总线输入的待传输数据和操作指令，并获取存储器系统的配置参数，其中，操作指令包括读指令和写指令；
根据配置参数对待传输数据进行拆分以生成各拆分数据；
对各拆分数据进行地址映射以生成各映射数据，根据各映射数据和操作指令进行数据传输。
可选的，获取存储器系统的配置参数，包括：获取配置项清单，基于配置项清单获取用户选择的目标丛机位宽，其中，配置项清单中包括各丛机位宽；获取用户设置的交织粒度，将目标丛机位宽和交织粒度作为配置参数。
可选的，根据配置参数对待传输数据进行拆分以生成各拆分数据，包括：根据配置参数确定目标突发长度；将交织粒度进行指定格式转换以确定地址增加字节数；根据目标突发长度和地址增加字节数对待传输数据进行拆分以生成各拆分数据，其中，各拆分数据的对应地址按照地址增加字节数依次递增。
可选的，根据配置参数确定目标突发长度，包括：将交织粒度进行指定单位的转换以生成转换粒度；将转换粒度和目标丛机位宽的比值作为目标突发长度。
可选的，对各拆分数据进行地址映射以生成各映射数据，包括：依次将各拆分数据作为目标数据；确定目标数据对应的数据地址，将数据地址中的第一指定位置和第二指定位置进行互换以生成映射数据。
可选的，根据各映射数据和操作指令进行数据传输，包括：依次将各映射数据作为目标传输数据，并确定目标传输数据对应的目标地址；获取存储器系统各通道的地址范围，根据地址范围确定目标地址对应的目标通道；按照操作指令和目标通道传输目标传输数据，并获取响应数据，其中，响应数据包括成功和出错；根据各响应数据生成提示信息。
可选的，根据各响应数据生成提示信息，包括：判断各响应数据是否都为成功，若是，生成传输成功的提示信息；否则，将响应数据为出错的数据作为目标响应数据，根据目标响应数据生成提示信息。
根据本发明的另一方面，提供了一种芯片数据传输装置，该装置包括：
数据及配置参数获取模块，用于获取外部总线输入的待传输数据和操作指令，并获取存储器系统的配置参数，其中，操作指令包括读指令和写指令；
拆分数据生成模块，用于根据配置参数对待传输数据进行拆分以生成各拆分数据；
数据映射及传输模块，用于对各拆分数据进行地址映射以生成各映射数据，根据各映射数据和操作指令进行数据传输。
根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的一种芯片数据传输方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的一种芯片数据传输方法。
本发明实施例的技术方案，通过突发传输重组模块根据存储器系统配置参数中的交织粒度可以对待传输数据进行拆分，通过地址交织控制模块可以对拆分数据进行地址映射，最终实现了地址交织的数据传输，达到存储器多通道体统的并行，提高存储器系统的总体带宽的同时也提升了存储器系统的运行效率。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例一提供的一种芯片数据传输方法的流程图；
图2是根据本发明实施例一提供的另一种芯片数据传输方法的流程图；
图3是根据本发明实施例一提供的一种写指令的数据拆分示意图；
图4是根据本发明实施例一提供的一种突发传输重组模块的结构示意图；
图5是根据本发明实施例一提供的一种地址交织映射示意图；
图6是根据本发明实施例二提供的另一种芯片数据传输方法的流程图；
图7是根据本发明实施例三提供的一种芯片数据传输装置的结构示意图；
图8是实现本发明实施例的一种芯片数据传输方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1为本发明实施例一提供了一种芯片数据传输方法的流程图，本实施例可适用于对芯片存储器系统进行数据写入和数据读取的情况，该方法可以由芯片数据传输装置来执行，该芯片数据传输装置可以采用硬件和/或软件的形式实现，该芯片数据传输装置可配置于芯片中。如图1所示，该方法包括：
S110、获取外部总线输入的待传输数据和操作指令，并获取存储器系统的配置参数，其中，操作指令包括读指令和写指令。
其中，外部总线是指和芯片进行连接的，用于访问存储器系统的外部AXI总线，外部总线的位宽一般要高于内部存储系统的总线宽度，这样可以保证存储系统可以跑到较高的系统带宽。操作指令中包括读指令和写指令，分别用于向芯片存储器系统中读数据和写数据。配置参数是指存储器系统对外接口的配置参数，包括用户配置的丛机位宽以及交织粒度。本实施方式中芯片进行数据传输时主要通过两个模块实现：突发传输重组模块和地址交织控制模块。其中，突发传输重组模块用于根据配置参数对待传输数据进行拆分，地址交织控制模块用于对地址进行映射，从而达到存储器多通道体统的并行，提高存储器系统的总体带宽。
可选的，获取存储器系统的配置参数，包括：获取配置项清单，基于配置项清单获取用户选择的目标丛机位宽，其中，配置项清单中包括各丛机位宽；获取用户设置的交织粒度，将目标丛机位宽和交织粒度作为配置参数。
具体的，通过突发传输重组模块还能进行参数配置，即从机所支持的数据位宽的大小支持参数可配置，具体可以采用parameter传输的方式进行配置，用户可以通过配置项清单选取目标丛机位宽，配置项清单中可以包括32/64/128/256/512/1024位等丛机位宽。同时，用户也可以进行交织粒度的配置，配置项可以包括4/8/16/32/64/128/256字节。芯片会将目标丛机位宽和交织粒度作为配置参数。通过突发传输重组模块下游丛机位宽可灵活参数化配置，可以适配不同的下游的slave系统；通过突发传输重组模块中交织粒度参数化配置，可以实现灵活的交织粒度的配置。
S120、根据配置参数对待传输数据进行拆分以生成各拆分数据。
具体的，突发传输重组模块在进行数据拆分时是将较宽的外部AXI总线，根据灵活配置的交织粒度大小，拆分成较窄的数据位宽的突发传输。
图2为本发明实施例一提供了一种芯片数据传输方法的流程图，步骤S120主要包括如下的步骤S121至步骤S123：
S121、根据配置参数确定目标突发长度。
可选的，根据配置参数确定目标突发长度，包括：将交织粒度进行指定单位的转换以生成转换粒度；将转换粒度和目标丛机位宽的比值作为目标突发长度。
具体的，确定目标突发长度时，需要先将交织粒度进行指定单位的转换以生成转换粒度，转换粒度的单位与目标丛机位宽的单位相同，然后即可根据转换粒度和目标丛机位宽的比值确定目标突发长度。
示例性的，当从机位宽为512bit，交织粒度大小为128字节，主机数据位宽为1024，传输的突发长度为8时，如图3所示。图3为本发明实施例一提供了一种写指令的数据拆分示意图，图3中给出了AW通道数据拆分前和拆分后的示意，突发传输重组模块需要对外部AXI总线输入的突发传输进行拆分，由于交织粒度为128字节，对应的转换粒度为1024bit，从机位宽512bit，则可确定目标突发长度为2，即需要将原突发传输拆分为固定突发长度为2的传输。
S122、将交织粒度进行指定格式转换以确定地址增加字节数。
具体的，当交织粒度为1024bit时，可以将交织粒度进行十六进制转换，则每次地址增加字节数为0x80。
S123、根据目标突发长度和地址增加字节数对待传输数据进行拆分以生成各拆分数据，其中，各拆分数据的对应地址按照地址增加字节数依次递增。
具体的，图3中，外部AXI总线AW通道的每个指令会被拆分为8个子指令，地址每次增加交织粒度的字节数。而对于W数据通道来说，第一个AW命令携带的W通道的数据分为两次数据交易，分别为原数据0-511bit和1023-512bit。第二个AW命令携带的W通道的数据分为两次数据交易，分别为原数据1的511-0bit和1023-512bit，以此类推。同样的，当操作指令为读数据时，也会有类似的操作，即外部AXI总线的一个AR读命令被拆分为8个内部AXI总线的AR读命令操作，地址每次增加0x80。对于读数据来说，内部AXI总线返回的读数据为512bit，0x0地址的连续两个512bit的数据，拼接成1024bit的数据，作为外部AXI总线的数据0，数据1到数据7以此类推。
在一个具体实施方式中，图4为本发明实施例一提供了一种突发传输重组模块的结构示意图，图4中包括：AW通道接收FIFO：接收外部AXI总线下发的AW通道的请求；W通道接收FIFO：接收外部AXI总线下发的W通道的数据；写通道拆分控制：接收来自软件控制模块的相关配置信息，包含交织粒度等信息，将AW通道接收FIFO中的请求，拆分为发给Slave下游的AW通道的请求，并压入AW通道发送FIFO中。同时，控制W通道接收FIFO中的数据，拆分后压入W通道发送FIFO中；AW通道发送FIFO：接收拆分后的AW通道的请求，发送至下游；W通道发送FIFO：接收拆分后的W通道的数据，发送至下游；B通道接收FIFO：接收来自下游的B通道的响应信息；响应合并：合并下游返回的多笔响应数据，合并后压入B通道发送FIFO中。合并过程中，8个响应全部为正确，才会返回正确。否则会返回错误，具体的错误来自哪个从机的端口会通过软件寄存器记录下来，以便上层处理器进行查询和异常处理。B通道发送FIFO：接收合并以后的响应信息，并返回至外部AXI；软件控制模块：用于接收软件配置寄存器的值，并将相关寄存器提供给软件访问；AR通道接收FIFO：接收外部AXI总线下发的AR通道的请求；读通道拆分控制：接收来自软件控制模块的相关配置信息，包含交织粒度等信息，将AR通道接收FIFO中的请求，拆分为发给Slave下游的AR通道的请求，并压入AR通道发送FIFO中。同时，控制R通道接收FIFO中的数据，合并后压入R通道接收FIFO中。AR通道发送FIFO：接收拆分后的AR通道的请求，发送至下游；R通道接收FIFO：接收来自下游的R通道的响应数据；响应合并：合并下游返回的多笔响应数据和响应信息，响应数据和响应信息合并后压入R通道发送FIFO中。合并过程中，8个响应信息全部为正确，才会返回正确。否则会返回错误，具体的错误来自哪个从机的端口会通过软件寄存器记录下来，以便上层处理器进行查询和异常处理。R通道发送FIFO：接收合并以后的响应数据和响应信息，并返回至外部AXI。
S130、对各拆分数据进行地址映射以生成各映射数据，根据各映射数据和操作指令进行数据传输。
具体的，由于片上网络会根据地址范围决定请求发往哪个存储器的AXI通道，因此地址交织控制模块需要对地址进行重映射，以达到地址交织的目的。
可选的，对各拆分数据进行地址映射以生成各映射数据，包括：依次将各拆分数据作为目标数据；确定目标数据对应的数据地址，将数据地址中的第一指定位置和第二指定位置进行互换以生成映射数据。
示例性的，图5为本发明实施例一提供了一种地址交织映射示意图，图5中，第一指定位置为地址[8:7]，第二指定位置为[21:20]，图5中的上游下发的地址总位宽为48bit，发往下游的地址位宽是48bit。通过地址交织控制模块可以将映射前地址的[8:7]两个bit映射到[21:20]两个bit，而[21:20]两个bit映射到[8:7]两个Bit。如下表1所示为地址映射表关系的示意：
表1
其中，请求1映射前的十六进制地址为0*80，二进制地址为0000_0000_0000_0000_1000_0000，对应通道0，而映射后的十六进制地址为0*10_0000，二进制地址为0001_0000_0000_0000_0000_0000，对应通道1。需要说明的是，支持所有映射前的地址的每个bit映射到任意bit位置的全矩阵映射方式，灵活的支持了地址交织的映射关系，最多可以支持48位地址的映射，如下表2所示为全映射寄存器的的配置关系的示意：
表2
其中，名称为MATRIX_MAP_BIT1的寄存器，位宽为8，对应映射到输出地址第1位的游标号。需要说明的是，本实施方式中需要将寄存器MATRIX_MAP_BIT7设置为20，MATRIX_MAP_BIT8设置为21，MATRIX_MAP_BIT20设置为7，MATRIX_MAP_BIT21设置为8，其余寄存器设置相对应的游标数，比如MATRIX_MAP_BIT0设置为0，MATRIX_MAP_BIT1设置为1，MATRIX_MAP_BIT2设置为2，以此类推。通过地址的矩阵全映射方式，在另一个角度可以使得不同的应用在不同的地址空间中做映射，达到不同的地址空间独立管理和控制的目的。
本发明实施例的技术方案，通过突发传输重组模块根据存储器系统配置参数中的交织粒度可以对待传输数据进行拆分，通过地址交织控制模块可以对拆分数据进行地址映射，最终实现了地址交织的数据传输，达到存储器多通道体统的并行，提高存储器系统的总体带宽的同时也提升了存储器系统的运行效率。
实施例二
图6为本发明实施例二提供的一种芯片数据传输方法的流程图，本实施例在上述实施例一的基础上增加了根据各映射数据和操作指令进行数据传输的具体过程。其中，步骤S210-S220的具体内容与实施例一中的步骤S110-S120大致相同，因此本实施方式中不再进行赘述。如图6所示，该方法包括：
S210、获取外部总线输入的待传输数据和操作指令，并获取存储器系统的配置参数，其中，操作指令包括读指令和写指令。
可选的，获取存储器系统的配置参数，包括：获取配置项清单，基于配置项清单获取用户选择的目标丛机位宽，其中，配置项清单中包括各丛机位宽；获取用户设置的交织粒度，将目标丛机位宽和交织粒度作为配置参数。
S220、根据配置参数对待传输数据进行拆分以生成各拆分数据。
可选的，根据配置参数对待传输数据进行拆分以生成各拆分数据，包括：根据配置参数确定目标突发长度；将交织粒度进行指定格式转换以确定地址增加字节数；根据目标突发长度和地址增加字节数对待传输数据进行拆分以生成各拆分数据，其中，各拆分数据的对应地址按照地址增加字节数依次递增。
可选的，根据配置参数确定目标突发长度，包括：将交织粒度进行指定单位的转换以生成转换粒度；将转换粒度和目标丛机位宽的比值作为目标突发长度。
S230、对各拆分数据进行地址映射以生成各映射数据。
S240、依次将各映射数据作为目标传输数据，并确定目标传输数据对应的目标地址。
S250、获取存储器系统各通道的地址范围，根据地址范围确定目标地址对应的目标通道。
具体的，在进行数据传输时，片上网络会依据存储器系统各通道的地址范围，确定各目标地址对应的目标通道，如下表3所示为存储器系统各通道的地址范围的示意：
表3
通道 存储器容量 地址范围
通道0 1MB 0x0～0xFFFFF
通道1 1MB 0x100000～0x1FFFFF
通道2 1MB 0x200000～0x2FFFFF
通道3 1MB 0x300000～0x3FFFFF
其中，通道0对应的存储器容量为1MB，对应的地址范围为0x0～0xFFFFF。
S260、按照操作指令和目标通道传输目标传输数据，并获取响应数据，其中，响应数据包括成功和出错；根据各响应数据生成提示信息。
可选的，根据各响应数据生成提示信息，包括：判断各响应数据是否都为成功，若是，生成传输成功的提示信息；否则，将响应数据为出错的数据作为目标响应数据，根据目标响应数据生成提示信息。
具体的，片上网络会按照操作指令和目标通道传输目标传输数据，并获取响应数据，目标传输数据包括拆分后的多个数据，故每次传输都会生成一次响应数据，响应数据包括成功和出错，当各个响应数据都为成功时，才会生成传输成功的提示信息返回给外部AXI总线，而当出现传输出错的响应数据时，片上网络可以记录下出错的目标响应数据，并根据目标响应数据生成提示信息，以对用户进行提示。
示例性的，对于写指令来说，从机会返回写响应数据，由于原AXI只有一次写指令操作，而拆分后包含8个写指令操作，则突发传输重组模块需要收齐8个写指令的响应后，组合成一个命令，再返回给外部AXI总线。在组合响应过程中，8个响应全部为成功，才会生成传输成功的提示信息。否则会将响应数据为出错的数据作为目标响应数据对用户进行告警提示，以便上层处理器进行查询和异常处理。
本发明实施例的技术方案，通过突发传输重组模块根据存储器系统配置参数中的交织粒度可以对待传输数据进行拆分，通过地址交织控制模块可以对拆分数据进行地址映射，最终实现了地址交织的数据传输，达到存储器多通道体统的并行，提高存储器系统的总体带宽的同时也提升了存储器系统的运行效率。
实施例三
图7为本发明实施例三提供的一种芯片数据传输装置的结构示意图。如图7所示，该装置包括：数据及配置参数获取模块310，用于获取外部总线输入的待传输数据和操作指令，并获取存储器系统的配置参数，其中，操作指令包括读指令和写指令；
拆分数据生成模块320，用于根据配置参数对待传输数据进行拆分以生成各拆分数据；
数据映射及传输模块330，用于对各拆分数据进行地址映射以生成各映射数据，根据各映射数据和操作指令进行数据传输。
可选的，数据及配置参数获取模块310，具体包括：配置参数获取单元，用于：获取配置项清单，基于配置项清单获取用户选择的目标丛机位宽，其中，配置项清单中包括各丛机位宽；获取用户设置的交织粒度，将目标丛机位宽和交织粒度作为配置参数。
可选的，拆分数据生成模块320，具体包括：目标突发长度确定单元，用于：根据配置参数确定目标突发长度；地址增加字节数确定单元，用于：将交织粒度进行指定格式转换以确定地址增加字节数；拆分数据生成单元，用于：根据目标突发长度和地址增加字节数对待传输数据进行拆分以生成各拆分数据，其中，各拆分数据的对应地址按照地址增加字节数依次递增。
可选的，目标突发长度确定单元，具体用于：将交织粒度进行指定单位的转换以生成转换粒度；将转换粒度和目标丛机位宽的比值作为目标突发长度。
可选的，数据映射及传输模块330，具体包括：映射数据生成单元，用于：依次将各拆分数据作为目标数据；确定目标数据对应的数据地址，将数据地址中的第一指定位置和第二指定位置进行互换以生成映射数据。
可选的，数据映射及传输模块330，还包括：目标地址确定单元，用于：依次将各映射数据作为目标传输数据，并确定目标传输数据对应的目标地址；目标通道确定单元，用于：获取存储器系统各通道的地址范围，根据地址范围确定目标地址对应的目标通道；响应数据获取单元，用于：按照操作指令和目标通道传输目标传输数据，并获取响应数据，其中，响应数据包括成功和出错；提示信息生成单元，用于：根据各响应数据生成提示信息。
可选的，提示信息生成单元，具体用于：判断各响应数据是否都为成功，若是，生成传输成功的提示信息；否则，将响应数据为出错的数据作为目标响应数据，根据目标响应数据生成提示信息。
本发明实施例的技术方案，通过突发传输重组模块根据存储器系统配置参数中的交织粒度可以对待传输数据进行拆分，通过地址交织控制模块可以对拆分数据进行地址映射，最终实现了地址交织的数据传输，达到存储器多通道体统的并行，提高存储器系统的总体带宽的同时也提升了存储器系统的运行效率。
本发明实施例所提供的一种芯片数据传输装置可执行本发明任意实施例所提供的一种芯片数据传输方法，具备执行方法相应的功能模块和有益效果。
实施例四
图8示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图8所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如一种芯片数据传输方法。
在一些实施例中，一种芯片数据传输方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的一种芯片数据传输方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行一种芯片数据传输方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种芯片数据传输方法，其特征在于，包括：
获取外部总线输入的待传输数据和操作指令，并获取存储器系统的配置参数，其中，所述操作指令包括读指令和写指令；
根据所述配置参数对所述待传输数据进行拆分以生成各拆分数据；
对各所述拆分数据进行地址映射以生成各映射数据，根据各所述映射数据和所述操作指令进行数据传输。
2.根据权利要求1所述的方法，其特征在于，所述获取存储器系统的配置参数，包括：
获取配置项清单，基于所述配置项清单获取用户选择的目标丛机位宽，其中，所述配置项清单中包括各丛机位宽；
获取用户设置的交织粒度，将所述目标丛机位宽和所述交织粒度作为所述配置参数。
3.根据权利要求2所述的方法，其特征在于，所述根据所述配置参数对所述待传输数据进行拆分以生成各拆分数据，包括：
根据所述配置参数确定目标突发长度；
将所述交织粒度进行指定格式转换以确定地址增加字节数；
根据所述目标突发长度和所述地址增加字节数对所述待传输数据进行拆分以生成各拆分数据，其中，各所述拆分数据的对应地址按照所述地址增加字节数依次递增。
4.根据权利要求3所述的方法，其特征在于，所述根据所述配置参数确定目标突发长度，包括：
将所述交织粒度进行指定单位的转换以生成转换粒度；
将所述转换粒度和所述目标丛机位宽的比值作为所述目标突发长度。
5.根据权利要求1所述的方法，其特征在于，所述对各所述拆分数据进行地址映射以生成各映射数据，包括：
依次将各所述拆分数据作为目标数据；
确定所述目标数据对应的数据地址，将所述数据地址中的第一指定位置和第二指定位置进行互换以生成所述映射数据。
6.根据权利要求1所述的方法，其特征在于，所述根据各所述映射数据和所述操作指令进行数据传输，包括：
依次将各所述映射数据作为目标传输数据，并确定所述目标传输数据对应的目标地址；
获取所述存储器系统各通道的地址范围，根据所述地址范围确定所述目标地址对应的目标通道；
按照所述操作指令和所述目标通道传输所述目标传输数据，并获取响应数据，其中，所述响应数据包括成功和出错；
根据各所述响应数据生成提示信息。
7.根据权利要求6所述的方法，其特征在于，所述根据各所述响应数据生成提示信息，包括：
判断各所述响应数据是否都为成功，若是，生成传输成功的提示信息；
否则，将所述响应数据为出错的数据作为目标响应数据，根据所述目标响应数据生成提示信息。
8.一种芯片数据传输装置，其特征在于，包括：
数据及配置参数获取模块，用于获取外部总线输入的待传输数据和操作指令，并获取存储器系统的配置参数，其中，所述操作指令包括读指令和写指令；
拆分数据生成模块，用于根据所述配置参数对所述待传输数据进行拆分以生成各拆分数据；
数据映射及传输模块，用于对各所述拆分数据进行地址映射以生成各映射数据，根据各所述映射数据和所述操作指令进行数据传输。
9.一种电子设备，其特征在于，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一项所述的方法。
10.一种计算机存储介质，其特征在于，所述计算机存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的方法。
CN202311347876.9A 2023-10-17 2023-10-17 一种芯片数据传输方法、装置、设备及存储介质 Pending CN117435527A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311347876.9A CN117435527A (zh) 2023-10-17 2023-10-17 一种芯片数据传输方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311347876.9A CN117435527A (zh) 2023-10-17 2023-10-17 一种芯片数据传输方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN117435527A true CN117435527A (zh) 2024-01-23

Family

ID=89549039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311347876.9A Pending CN117435527A (zh) 2023-10-17 2023-10-17 一种芯片数据传输方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN117435527A (zh)

Similar Documents

Publication Publication Date Title
CN113254368B (zh) 从axi总线到opb总线的数据写入方法及读取方法
CN112597153B (zh) 一种基于区块链的数据存储方法、装置及存储介质
CN111737564B (zh) 一种信息查询方法、装置、设备及介质
CN112732636A (zh) 基于多fpga的芯片原型验证系统的配置方法、装置和设备
WO2021258512A1 (zh) 数据的聚合处理装置、方法和存储介质
CN104699654A (zh) 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法
CN110825435B (zh) 用于处理数据的方法和装置
CN112988647A (zh) 一种TileLink总线到AXI4总线转换系统及方法
CN114742000A (zh) 基于FPGA集群的SoC芯片验证系统、验证方法、装置
CN113177015B (zh) 基于帧头的串口通讯方法和串口芯片
WO2022032990A1 (zh) 一种命令信息传输方法、系统、装置及可读存储介质
CN110659143B (zh) 一种容器间的通讯方法、装置及电子设备
US20090138673A1 (en) Internal memory mapped external memory interface
CN117435527A (zh) 一种芯片数据传输方法、装置、设备及存储介质
CN111125168A (zh) 一种数据处理方法、装置、电子设备及存储介质
WO2022227561A1 (zh) 用于数据读取的装置、方法、芯片、计算机设备及存储介质
CN111078605A (zh) 一种多通信接口中断的综合处理系统
US11275683B2 (en) Method, apparatus, device and computer-readable storage medium for storage management
WO2021237704A1 (zh) 数据同步方法及相关装置
CN111625368A (zh) 一种分布式计算系统、方法及电子设备
CN103605622B (zh) 一种传输数据的方法和设备
CN113434508B (zh) 用于存储信息的方法和装置
CN113986134B (zh) 存储数据的方法、读取数据的方法和装置
CN116343889B (zh) 一种存储芯片置乱测试方法、装置、设备及存储介质
CN114707478B (zh) 映射表生成方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination