CN117411580A - 一种时钟同步的方法和电子设备 - Google Patents

Abstract

本申请实施例提供了一种时钟同步的方法和电子设备，该方法包括：第一从设备中的第一芯片触发第一中断，以向该第一从设备中的第二芯片发送第一信号；该第二芯片根据该第一信号，触发第二中断；该第二芯片获取触发该第一中断的第一时刻；该第二芯片根据该第一时刻和触发该第二中断的第二时刻，进行时钟同步处理。当多个第一从设备中的第一芯片与主设备时钟同步时，通过该多个第一从设备的该第二芯片进行该时钟同步处理，可以使得该多个第一从设备的数据同步输出。

Description

一种时钟同步的方法和电子设备

技术领域

本申请涉及终端领域，并且更具体地，涉及一种时钟同步的方法和电子设备。

背景技术

在数据共享的场景中，存在多个设备同时显示同一数据的情况，例如，全屋或多房间音乐播放的场景，多个设备同时播放同一首歌时，如果每个设备的声音不能同步，就会出现多重奏。

目前，大部分的设备的数字信号的处理已经被整合到中央处理芯片中，而模拟阶段的声音处理(将数字音效数据转换为可输出的模拟信号)则大多由编解码(coder/decoder，codec)芯片负责。如果要实现多个设备输出信号的同步，则需要实现多个设备的codec芯片之间的时钟同步。

发明内容

本申请提供一种时钟同步的方法和电子设备，可以使得从设备的第一芯片和第二芯片之间实现时钟同步，从而可以实现多个从设备的输出信号的同步。

第一方面，提供了一种系统，该系统包括主设备和多个从设备，该多个从设备中的每个从设备包括第一芯片和第二芯片，该第一芯片通过第一方式与该主设备通信，该第一方式包括近距离有线连接或近距离无线连接，其中，第一从设备中的第一芯片，用于基于该第一方式与该主设备进行第一时钟同步处理，该第一从设备是该多个从设备中的任意一个从设备；该第一芯片，用于触发第一中断，以向该第一从设备中的第二芯片发送第一信号；该第二芯片，用于根据该第一信号，触发第二中断；该第二芯片，还用于获取触发该第一中断的第一时刻；该第二芯片，还用于根据该第一时刻和触发该第二中断的第二时刻，进行第二时钟同步处理。

本申请实施例中，第一从设备中的第一芯片通过第一时钟同步处理与主设备的时钟同步，该第一从设备是该多个从设备中的任意一个从设备；该第一从设备中的第二芯片根据接收第一芯片的中断信号的时刻以及该第一芯片触发该中断的时刻，进行第二时钟同步处理，实现与该第一芯片的时钟同步。通过多个第一从设备的该第二芯片进行该第二时钟同步处理，可以使得该多个从设备的数据的同步输出。

结合第一方面，在第一方面的某些实现方式中，该第二芯片，还用于获取触发该第一中断的第一时刻，包括：在第三时刻接收来自该第一芯片的该第一信息，该第一信息用于指示该第一时刻，该第三时刻早于该第二时刻。

结合第一方面，在第一方面的某些实现方式中，该第一中断为该第一芯片触发的第N次中断，该第一信息是根据该第一芯片触发第一次中断的第四时刻和第一时长确定的，该第一时长为该第一芯片触发相邻两次中断之间的时长，N≥2，N为整数，或者，该第一信息是根据该第一从设备的第一芯片触发第N₁次中断的第五时刻和该第一时长确定的，N₁＝N-1，N≥3，N为整数。

结合第一方面，在第一方面的某些实现方式中，该第一中断为该第一芯片触发的第N次中断，该第一芯片还用于：触发第N₁次中断，以向该第二芯片发送第二信号，N₁＝N-1，N≥2，N为整数；该第二芯片，还用于根据该第二信号，触发第三中断；该第二芯片，还用于接收来自第一芯片的第二信息，该第二信息用于指示触发该第N₁次中断的第六时刻；该第二芯片，还用于根据触发该第三中断的第七时刻以及该第二时刻确定第一时长，该第一时长为该第一芯片触发相邻两次中断之间的时长；该第二芯片，还用于获取触发该第一中断的第一时刻，包括：该第二芯片根据该第六时刻和该第一时长确定该第一时刻。

结合第一方面，在第一方面的某些实现方式中，该第二芯片，还用于根据该第一时刻和触发该第二中断的第二时刻，进行第二时钟同步处理，包括：根据该第一时刻和该第二时刻确定第一时间偏差值；根据该第一时间偏差值调整本地时钟。

结合第一方面，在第一方面的某些实现方式中，该第一中断为该第一芯片触发的M次中断中的一次中断，该第二芯片还用于：获取该第一芯片触发该M次中断对应的M个时刻；根据该M个时刻和该第二芯片触发M次中断对应的M个时刻确定M个时间偏差值，该M个时间偏差值中的第i个时间偏差值是根据该第一芯片触发第i次中断的时刻和该第二芯片触发第i次中断的时刻确定的；其中，该第二芯片触发的第i次中断是根据该第一芯片触发的第i次中断触发的，M≥2，M为整数，i＝1，2，…，M。

结合第一方面，在第一方面的某些实现方式中，该第二芯片，还用于根据该第一时刻和触发该第二中断的第二时刻，进行第二时钟同步处理，包括：根据该M个时间偏差值的平均值以第一时长为周期调整本地时钟；或者，根据该M个时间偏差值的平均值以第二时长为周期调整本地时钟，该第二时长大于第一时长；其中，该第一时长为所述第一芯片触发相邻两次中断之间的时长。

第二方面，提供一种时钟同步的方法，该方法应用于第一系统，该第一系统包括主设备和多个从设备，该多个从设备中的每个从设备包括第一芯片和第二芯片，该第一芯片通过第一方式与该主设备通信，该第一方式包括近距离有线连接或近距离无线连接，该方法包括：第一从设备中的第一芯片，基于该第一方式与该主设备进行第一时钟同步处理，该第一从设备是该多个从设备中的任意一个从设备；该第一芯片触发第一中断，以向该第一从设备中的第二芯片发送第一信号；该第二芯片根据该第一信号，触发第二中断；该第二芯片获取触发该第一中断的第一时刻；该第二芯片根据该第一时刻和触发该第二中断的第二时刻，进行第二时钟同步处理。

本申请实施例中，第一从设备中的第一芯片通过第一时钟同步处理与主设备的时钟同步，该第一从设备是该多个从设备中的任意一个从设备；该第一从设备中的第二芯片根据接收第一芯片的中断信号的时刻以及该第一芯片触发该中断的时刻，进行第二时钟同步处理，实现与该第一芯片的时钟同步。通过多个第一从设备的该第二芯片进行该第二时钟同步处理，可以使得该多个从设备的数据同步输出。

结合第二方面，在第二方面的某些实现方式中，该第二芯片接收来自该第一芯片的第一信息，该第一信息用于指示该第一时刻。

结合第二方面，在第二方面的某些实现方式中，该第二芯片在第三时刻接收来自该第一芯片的该第一信息，该第三时刻早于该第二时刻。

结合第二方面，在第二方面的某些实现方式中，该第一中断为该第一芯片触发的第N次中断，该第一信息是根据该第一芯片触发第一次中断的第四时刻和第一时长确定的，该第一时长为该第一芯片触发相邻两次中断之间的时长，N≥2，N为整数，或者，该第一信息是根据该第一芯片触发第N₁次中断的第五时刻和该第一时长确定的，N₁＝N-1，N≥3，N为整数。

结合第二方面，在第二方面的某些实现方式中，该第一中断为该第一芯片触发的第N次中断，该第一芯片触发第N₁次中断，以向该第二芯片发送第二信号，N₁＝N-1，N≥2，N为整数；该第二芯片根据该第二信号，触发第三中断；该第二芯片接收来自该第一芯片的第二信息，该第二信息用于指示触发该第N₁次中断的第六时刻；该第二芯片根据触发该第三中断的第七时刻以及该第二时刻确定第一时长，该第一时长为该第一从设备的第一芯片触发相邻两次中断之间的时长；该第二芯片根据该第六时刻和该第一时长确定该第一时刻。

结合第二方面，在第二方面的某些实现方式中，该第二芯片根据该第一时刻和该第二时刻确定第一时间偏差值；该第二芯片根据该第一时间偏差值调整本地时钟。

结合第二方面，在第二方面的某些实现方式中，该第一中断为该第一芯片触发的M₁次中断中的一次中断，该第二芯片获取该第一芯片触发该M次中断对应的M个时刻；该第二芯片根据该M个时刻和该第二芯片触发M次中断对应的M个时刻确定M个时间偏差值，该M个时间偏差值中的第i个时间偏差值是根据该第一芯片触发第i次中断的时刻和该第二芯片触发第i次中断的时刻确定的；其中，该第二芯片触发的第i次中断是根据该第一芯片触发的第i次中断触发的，M≥2，M为整数，i＝1，2，…，M。

结合第二方面，在第二方面的某些实现方式中，该第二芯片根据该M个时间偏差值的平均值以第一时长为周期调整本地时钟；或者，该第二芯片根据该M个时间偏差值的平均值以第二时长为周期调整本地时钟，该第二时长大于第一时长；其中，该第一时长为该第一芯片触发相邻两次中断之间的时长。

第三方面，提供一种时钟同步的方法，其特征在于，该方法应用于电子设备，该电子设备包括第一芯片和第二芯片，该第一芯片触发第一中断，以向该第二芯片发送第一信号；该第二芯片根据该第一信号，触发第二中断；该第二芯片获取触发该第一中断的第一时刻；该第二芯片根据该第一时刻和触发该第二中断的第二时刻，进行时钟同步处理。

结合第三方面，在第三方面的某些实现方式中，该第二芯片在第三时刻接收来自该第一芯片的该第一信息，该第一信息用于指示该第一时刻，该第三时刻早于该第二时刻。

结合第三方面，在第三方面的某些实现方式中，该第一中断为该第一芯片触发的第N次中断，该第一信息是根据该第一芯片触发第一次中断的第四时刻和第一时长确定的，该第一时长为该第一芯片触发相邻两次中断之间的时长，N≥2，N为整数，或者，该第一信息是根据该第一芯片触发第N₁次中断的第五时刻和该第一时长确定的，N₁＝N-1，N≥3，N为整数。

结合第三方面，在第三方面的某些实现方式中，该第一中断为该第一芯片触发的第N次中断，该第一芯片触发第N₁次中断，以向该第二芯片发送第二信号，N₁＝N-1，N≥2，N为整数；该第二芯片根据该第二信号，触发第三中断；该第二芯片接收来自该第一芯片的第二信息，该第二信息用于指示触发该第N₁次中断的第六时刻；该第二芯片根据触发该第三中断的第七时刻以及该第二时刻确定第一时长，该第一时长为该第一芯片触发相邻两次中断之间的时长；该第二芯片获取触发该第一中断的第一时刻，该第二芯片根据该第六时刻和该第一时长确定该第一时刻。

结合第三方面，在第三方面的某些实现方式中，该第二芯片根据该第一时刻和该第二时刻确定第一时间偏差值；该第二芯片根据该第一时间偏差值调整本地时钟。

结合第三方面，在第三方面的某些实现方式中，该第一中断为该第一芯片触发的M₁次中断中的一次中断，该第二芯片获取该第一芯片触发该M次中断对应的M个时刻；该第二芯片根据该M个时刻和该第二芯片触发M次中断对应的M个时刻确定M个时间偏差值，该M个时间偏差值中的第i个时间偏差值是根据该第一芯片触发第i次中断的时刻和该第二芯片触发第i次中断的时刻确定的；其中，该第二芯片触发的第i次中断是根据该第一芯片触发的第i次中断触发的，M≥2，M为整数，i＝1，2，…，M。

结合第三方面，在第三方面的某些实现方式中，该第二芯片根据该M个时间偏差值的平均值以第一时长为周期调整本地时钟；或者，该第二芯片根据该M个时间偏差值的平均值以第二时长为周期调整本地时钟，该第二时长大于第一时长；其中，该第一时长为该第一芯片触发相邻两次中断之间的时长。

第四方面，提供一种电子设备，该电子设备包括第一芯片和第二芯片，其中，该第一芯片，用于触发第一中断，以向该第二芯片发送第一信号；该第二芯片，用于根据该第一信号，触发第二中断；该第二芯片，还用于获取触发该第一中断的第一时刻；该第二芯片，还用于根据该第一时刻和触发该第二中断的第二时刻，进行时钟同步处理。

结合第四方面，在第四方面的某些实现方式中，该第二芯片，还用于获取触发该第一中断的第一时刻，包括：用于在第三时刻接收来自该第一芯片的该第一信息，该第一信息用于指示该第一时刻，该第三时刻早于该第二时刻。

结合第四方面，在第四方面的某些实现方式中，该第一中断为该第一芯片触发的第N次中断，该第一信息是根据该第一芯片触发第一次中断的第四时刻和第一时长确定的，该第一时长为该第一芯片触发相邻两次中断之间的时长，N≥2，N为整数，或者，该第一信息是根据该第一芯片触发第N₁次中断的第五时刻和该第一时长确定的，N₁＝N-1，N≥3，N为整数。

结合第四方面，在第四方面的某些实现方式中，该第一芯片还用于触发第N₁次中断，以向该第二芯片发送第二信号，N₁＝N-1，N≥2，N为整数；该第二芯片，还用于根据该第二信号，触发第三中断；该第二芯片，还用于接收来自该第一芯片的第二信息，该第二信息用于指示触发该第N₁次中断的第六时刻；该第二芯片，还用于根据触发该第三中断的第七时刻以及该第二时刻确定第一时长，该第一时长为该第一芯片触发相邻两次中断之间的时长；该第二芯片，还用于获取触发该第一中断的第一时刻，包括：根据该第六时刻和该第一时长确定该第一时刻。

结合第四方面，在第四方面的某些实现方式中，该第二芯片，还用于根据该第一时刻和触发该第二中断的第二时刻，进行时钟同步处理，包括：根据该第一时刻和该第二时刻确定第一时间偏差值；根据该第一时间偏差值调整本地时钟。

结合第四方面，在第四方面的某些实现方式中，该第一中断为该第一芯片触发的M₁次中断中的一次中断，该第二芯片还用于：获取该第一芯片触发该M次中断对应的M个时刻；根据该M个时刻和该第二芯片触发M次中断对应的M个时刻确定M个时间偏差值，该M个时间偏差值中的第i个时间偏差值是根据该第一芯片触发第i次中断的时刻和该第二芯片触发第i次中断的时刻确定的；其中，该第二芯片触发的第i次中断是根据该第一芯片触发的第i次中断触发的，M≥2，M为整数，i＝1，2，…，M。

结合第四方面，在第四方面的某些实现方式中，该第二芯片，还用于根据该第一时刻和触发该第二中断的第二时刻，进行时钟同步处理，包括：根据该M个时间偏差值的平均值以第一时长为周期调整本地时钟；或者，根据该M个时间偏差值的平均值以第二时长为周期调整本地时钟，该第二时长大于第一时长；其中，该第一时长为该第一芯片触发相邻两次中断之间的时长。

第五方面，提供一种时钟同步的方法，该方法应用于第二芯片，该第二芯片和第一芯片有线连接，该方法包括：该第二芯片根据第一信号触发第二中断，该第一信号是该第一芯片触发第一中断产生的信号；该第二芯片获取触发该第一中断的第一时刻；该第二芯片根据该第一时刻和触发该第二中断的第二时刻，进行时钟同步处理。

结合第五方面，在第五方面的某些实现方式中，该第二芯片在第三时刻接收来自该第一芯片的第一信息，该第一信息用于指示该第一时刻，该第三时刻早于该第二时刻。

结合第五方面，在第五方面的某些实现方式中，该第一中断为该第一芯片触发的第N次中断，该第一信息是根据该第一芯片触发第一次中断的第四时刻和第一时长确定的，该第一时长为该第一芯片触发相邻两次中断之间的时长，N≥2，N为整数，或者，该第一信息是根据该第一芯片触发第N₁次中断的第五时刻和该第一时长确定的，N₁＝N-1，N≥3，N为整数。

结合第五方面，在第五方面的某些实现方式中，该第一中断为该第一芯片触发的第N次中断，该第二芯片接收第二信号，该第二信号为该第一芯片触发第N₁次中断产生的信号，N₁＝N-1，N≥2，N为整数；该第二芯片根据该第二信号，触发第三中断；该第二芯片接收来自该第一芯片的第二信息，该第二信息用于指示触发该第N₁次中断的第六时刻；该第二芯片根据触发该第三中断的第七时刻以及该第二时刻确定第一时长，该第一时长为该第一芯片触发相邻两次中断之间的时长；该第二芯片根据该第六时刻和该第一时长确定该第一时刻。

结合第五方面，在第五方面的某些实现方式中，该第二芯片根据该第一时刻和该第二时刻确定第一时间偏差值；该第二芯片根据该第一时间偏差值调整本地时钟。

结合第五方面，在第五方面的某些实现方式中，该第一中断为该第一芯片触发的M₁次中断中的一次中断，该第二芯片获取该第一芯片触发该M次中断对应的M个时刻；该第二芯片根据该M个时刻和该第二芯片触发M次中断对应的M个时刻确定M个时间偏差值，该M个时间偏差值中的第i个时间偏差值是根据该第一芯片触发第i次中断的时刻和该第二芯片触发第i次中断的时刻确定的；其中，该第二芯片触发的第i次中断是根据该第一芯片触发的第i次中断触发的，M≥2，M为整数，i＝1，2，…，M。

结合第五方面，在第五方面的某些实现方式中，该第二芯片根据该M个时间偏差值的平均值以第一时长为周期调整本地时钟；或者，该第二芯片根据该M个时间偏差值的平均值以第二时长为周期调整本地时钟，该第二时长大于第一时长；其中，该第一时长为该第一芯片触发相邻两次中断之间的时长。

第六方面，提供了一种芯片，包括：一个或多个处理器；存储器；以及一个或多个计算机程序。其中，一个或多个计算机程序被存储在存储器中，一个或多个计算机程序包括指令。当指令被芯片执行时，使得芯片执行上述第五方面中任一项可能的实现中的方法。

第七方面，提供了一种包含指令的计算机程序产品，当所述计算机程序产品在芯片上运行时，使得芯片执行上述第五方面所述的方法。

第八方面，提供了一种芯片用于执行指令，当所述芯片运行时，所述芯片执行上述第五方面所述的方法。

附图说明

图1是本申请实施例提供的一种应用场景的示意图。

图2是一种时钟同步系统的示意图。

图3是本申请实施例提供的一种时钟同步的方法的示意性流程图。

图4本申请实施例提供的一种触发中断并发送触发中断的时间信息的示意图。

图5本申请实施例提供的一种时钟同步的方法的示意性流程图。

图6本申请实施例提供的一种时钟同步的方法的示意图。

图7是本申请实施例提供的一种时钟同步的装置的示意性结构图。

图8是本申请实施例提供的一种时钟同步的装置的示意性结构图。

图9是本申请实施例提供的一种芯片的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

在本申请实施例的描述中，除非另有说明，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

图1是适用于本申请实施例提供的时钟同步方法的一种场景示意图。

图1所示为全屋音乐播放的应用场景，在该场景中，每个房间中放置至少一个从设备，例如，从设备121至从设备126，该从设备可以是音乐播放设备，例如智能音箱。其次，在全屋中放置至少一个主设备，例如，主设备110，该主设备110用于控制音乐播放。当主设备110控制音乐开始播放时，需要从设备121至从设备126同步输出声音，从而实现全屋(例如，包括房间1至房间4)音乐的同步播放。

示例性地，主设备110可以包括至少一个第一芯片，该第一芯片可以是处理器，该第一芯片可以包括一个或多个处理单元，例如：处理器110可以包括应用处理器(application processor，AP)，调制解调处理器，控制器，存储器，视频编解码器，数字信号处理器(digital signal processor，DSP)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。

其中，控制器可以是主设备110的神经中枢和指挥中心。控制器可以根据指令操作码和时序信号，产生操作控制信号，完成取指令和执行指令的控制。

第一芯片中还可以设置存储器，用于存储指令和数据。在一些实施例中，第一芯片中的存储器为高速缓冲存储器。该存储器可以保存第一芯片刚用过或循环使用的指令或数据。如果第一芯片需要再次使用该指令或数据，可从所述存储器中直接调用。避免了重复存取，减少了处理器110的等待时间，因而提高了系统的效率。

在一些实施例中，第一芯片可以包括一个或多个接口。接口可以包括集成电路(inter-integrated circuit，I2C)接口，集成电路间音频(inter-integrated circuitsound，I2S)接口，脉冲编码调制(pulse code modulation，PCM)接口，通用异步收发传输器(universal asynchronous receiver/transmitter，UART)接口，通用输入输出(general-purpose input/output，GPIO)接口等。

其中，I2C接口是一种双向同步串行总线，包括一根串行数据线(serial dataline，SDA)和一根串行时钟线(derail clock line，SCL)。在一些实施例中，该第一芯片可以包含多组I2C总线。

I2S接口可以用于音频通信。在一些实施例中，该第一芯片还可以包含多组I2S总线。该第一芯片可以通过I2S总线与音频模块耦合，实现第一芯片与音频模块之间的通信。

PCM接口也可以用于音频通信，将模拟信号抽样，量化和编码。在一些实施例中，音频模块与无线通信模块可以通过PCM总线接口耦合。所述I2S接口和所述PCM接口都可以用于音频通信。

UART接口是一种通用串行数据总线，用于异步通信。该总线可以为双向通信总线。它将要传输的数据在串行通信与并行通信之间转换。在一些实施例中，UART接口通常被用于连接第一芯片与无线通信模块。例如：第一芯片通过UART接口与无线通信模块中的蓝牙模块通信，实现蓝牙功能。在一些实施例中，音频模块可以通过UART接口向无线通信模块传递音频信号，实现通过蓝牙耳机播放音乐的功能。

GPIO接口可以通过软件配置。GPIO接口可以被配置为控制信号，也可被配置为数据信号。在一些实施例中，GPIO接口可以用于连接第一芯片与显示屏，无线通信模块，音频模块等。GPIO接口还可以被配置为I2C接口，I2S接口，UART接口等。

该主设备110的无线通信功能可以通过天线1，天线2，移动通信模块，无线通信模块，调制解调处理器以及基带处理器等实现。

天线1和天线2用于发射和接收电磁波信号。主设备110中的每个天线可用于覆盖单个或多个通信频带。不同的天线还可以复用，以提高天线的利用率。例如：可以将天线1复用为无线局域网的分集天线。在另外一些实施例中，天线可以和调谐开关结合使用。

移动通信模块可以提供应用在主设备110上的包括2G/3G/4G/5G等无线通信的解决方案。移动通信模块可以包括至少一个滤波器，开关，功率放大器，低噪声放大器(lownoise amplifier，LNA)等。移动通信模块可以由天线1接收电磁波，并对接收的电磁波进行滤波，放大等处理，传送至调制解调处理器进行解调。移动通信模块还可以对经调制解调处理器调制后的信号放大，经天线1转为电磁波辐射出去。在一些实施例中，移动通信模块的至少部分功能模块可以被设置于第一芯片中。在一些实施例中，移动通信模块的至少部分功能模块可以与第一芯片的至少部分模块被设置在同一个器件中。

该主设备110还可以包括无线通信模块，无线通信模块可以提供应用在该主设备110上的包括无线局域网(wireless local area networks，WLAN)(如无线保真(wirelessfidelity，Wi-Fi)网络)，蓝牙(bluetooth，BT)，全球导航卫星系统(global navigationsatellite system，GNSS)，调频(frequency modulation，FM)，近距离无线通信技术(nearfield communication，NFC)，红外技术(infrared，IR)等无线通信的解决方案。无线通信模块可以是集成至少一个通信处理模块的一个或多个器件。无线通信模块经由天线2接收电磁波，将电磁波信号调频以及滤波处理，将处理后的信号发送到第一芯片。无线通信模块还可以从第一芯片接收待发送的信号，对其进行调频，放大，经天线2转为电磁波辐射出去。

该从设备(例如，从设备121至从设备126中的任一个)可以包括该第一芯片和第二芯片。该第二芯片可以是音频模块，具体地，该音频模块用于将数字音频信息转换成模拟音频信号输出，也用于将模拟音频输入转换为数字音频信号。音频模块还可以用于对音频信号编码和解码，该音频模块可以包括用于音频采集和播放的硬件编码译码器(encode anddecode，codec)芯片。当要播放音频时，该第一芯片将音频数字信号通过I2S总线送给codec芯片，然后由该第二芯片将数字信号转换成模拟信号(即D/A转换)再播放出来。codec还可以对音频信号做相应的处理，比如音量控制、均衡(equalize，EQ)控制等。

该第二芯片还可以连接各种外设，例如有麦克风(microphone，MIC)、听筒(earpiece)、扬声器(speaker)等。codec与外设之间设置有功率放大器(power amplifier，PA)，用于对音频信号进行功率放大，可以放大出音单元的音量。

从设备可以通过音频模块，扬声器，受话器，麦克风，耳机接口，以及应用处理器等实现音频功能。例如音乐播放，录音等。

从设备的第一芯片可以通过有线或无线通信网络与主设备110的第一芯片进行交互，通信网络的制式或标准不做限定，可以是广域网、局域网、点对点连接等方式，或它们的任意组合。

在一种实现中，如图2中所示，该主设备110和从设备121至126通过电力线通信(power line communication，PLC)网络实现交互。其中，主设备110用于将用户以太网数据进行调制，然后在电力线上进行传输。从设备经过滤波器将调制信号滤出，再经过解调，就可得到原通信信号。主设备的第一芯片之间可以通过千兆以太网(gigabit ethernet，GE)接口进行通信，主设备110的每个第一芯片可以分别连接一个PLC回路，例如，如图2中所示的回路1、回路2以及回路3。该回路1至回路3上可以分别连接从设备，例如，回路1上连接房间3的从设备124；回路2上可以连接房间4的从设备125以及从设备126；回路3上可以连接房间1和房间2的从设备(例如，从设备121至123)，从而通过PLC回路可以实现主从设备的交互。

主设备110和多个从设备的第一芯片都有各自的时钟系统。时钟系统按照预先定义的规则进行计时；时间规则可以是按照国际标准定义的时间体系，或者按照本地局域网定义的时间标准。从设备的第一芯片可以通过PLC网络对自身的时钟系统进行校准，即多个设备的第一芯片与主设备110的第一芯片之间可以实现时钟同步。如果要实现最终输出信号的同步，则需要多个从设备的第二芯片之间实现时钟同步。因此，如何以第一芯片的时钟系统作为参考将第二芯片的时钟系统进行校准，成为亟待解决的问题。

假设第一芯片的时间信息用T₁来表示，第二芯片的时间信息用T₂来表示，并假设T₂＝T₁+T_offset，即在同一时刻第一芯片和第二芯片的时钟系统显示的时间信息存在的T_offset时间偏差。则本申请实施例中时钟同步的目的是估计并消除时间偏差T_offset。

图3是本申请实施例提供的一种时钟同步的方法300的示意性流程图。图3所示的方法300例如可以应用于图2所示的系统200中。该方法可以由第一从设备执行，例如，该第一从设备为从设备121至从设备126中的任一个。该第一从设备包括第一芯片和第二芯片。

S301，第一芯片基于第一方式与主设备进行第一时钟同步处理。

其中，第一方式可以是第一芯片与主设备通信的连接方式，例如，第一方式包括近距离无线连接或近距离有线连接。第一时钟同步处理可以是基于时钟同步协议(例如，精确时钟协议(Precision Time Protoco)，或者，G.hn标准)的时钟同步处理。

可选地，S302，第一芯片接收来自主设备的第一数据，该第一数据携带第一时间时间戳T₀。

其中，该第一数据例如可以是音频数据、图片数据或视频数据。该第一时间戳T₀可以由该主设备确定，例如，为该主设备发送该第一数据时该主设备的本地时间。

S303，第一芯片触发中断，以向第二芯片发送中断信号。相应地，该第二芯片根据该中断信号，触发中断。

具体地，如图4中所示，第一芯片可以以第一时间间隔触发中断，该第一时间间隔的时长为T，即第一芯片触发定时中断，定时时长为该第一时间间隔的时长T。其中，第一芯片触发中断可以理解为该第一芯片接收或产生中断信号(例如，高电平、低电平、上升沿、下降沿或脉冲信号)，触发中断，示例性地，该第一芯片触发GPIO中断。第一时间间隔T的取值可以根据实际情况设置，例如T的取值可以为100ms，即每隔100ms，该第一芯片产生一次中断，并向该第二芯片发送一次中断信号。

以该第一芯片触发的一次中断为例，第一芯片可以触发第一中断，以向该第二芯片发送第一信号；该第二芯片根据该第一信号，触发第二中断。

S304，该第二芯片获取该第一芯片触发中断的时间信息。

该第一芯片触发中断的时间信息包括该第一芯片每次触发中断时刻的信息。例如，该第一芯片的时间信息为该第一芯片每次触发中断的时刻对应的时间值，该时间值例如为网络时钟参考(network time reference，NTR)值。该第一芯片触发N次中断的时刻可以表示为T₁，T₁＝{t_{1_1}，t_{1_2}…t_{1_n}}，其中，t_{1_n}表示第一芯片触发第N次中断的时刻，N为大于等于2的正整数。

一个示例中，第一芯片向该第二芯片发送该第一芯片触发中断的时间信息。

以该第一芯片触发的一次中断为例，第一芯片在第一时刻触发第一中断；该第二芯片在第四时刻触发第二中断，该第二中断是根据该第一中断触发的。该第一芯片向该第二芯片发送第一信息，该第一信息指示该第一时刻，该第一信息可以包括该第一时刻的NTR值。其中，该第一中断可以为该第一芯片触发的第N次中断，N≥2，N为整数。

一种可能的实现方式中，该第一芯片在该第一时刻之前发送该第一信息，以保证时钟校准的精度。

示例性地，该第一芯片在第三时刻向该第二芯片发送该第一信息，该三时刻为该第一时刻和第二时刻之间的一个时刻，或者说，该第一时刻和第三时刻之间的时长小于该第一时间间隔的时长T。该第二时刻为该第一芯片触发第N-1次中断的时刻。

该第一芯片在该第三时刻发送的该第一时刻的NTR值可以由第二时刻以及该第一时间间隔的时长T确定，或者由该第一芯片触发第一个中断的时刻以及该第一时间间隔的时长T确定。也就是说，第一芯片可以在该第一时刻之前，根据已知的时刻的信息确定该第一时刻的信息。

例如，该第一芯片可以记录第一次触发中断的时刻的NTR值(记为第一NTR值)。则该第一时刻的NTR值为该第一NTR值与(N-1)个第一时间间隔的时长T的和；当N大于等于3时，该第一时刻的NTR值还可以为第二NTR值与该第一时间间隔的时长T的和，该第二NTR值为该第一芯片触发第N-1次中断的时刻的NTR值，例如，该第一芯片可以记录第N-1次触发中断的时刻的NTR值。

应理解，该第一芯片在该第三时刻发送该第一信息，可以使得该第二芯片在该第四时刻之前接收到该第一时刻的信息。

另一个示例中，由该第二芯片确定该第一芯片触发中断的时间信息。

具体地，以第一芯片触发的第N-1次中断(第一中断)和第N次中断(第二中断)为例，第一芯片在第一时刻触发该第一中断，在第二时刻触发该第二中断；响应于该第一中断和该第二中断，该第二芯片分别在第三时刻、第四时刻触发第三中断和第四中断。该第二芯片在第五时刻接收该第一芯片发送的第二信息，该第二信息指示该一时刻，该第五时刻为该第三时刻和该第四时刻之间的一个时刻；该第二芯片根据该三时刻和该第四时刻确定第一时间间隔的时长T，该第二芯片根据第二信息和该第一时间间隔的时长T确定该第二时刻的时间信息，N≥2，N为整数。

S305，该第二芯片根据该第一芯片触发中断的时间信息，以及该第二芯片触发中断的时间信息进行第二时钟同步处理。

具体地，该第二芯片根据该第一芯片触发中断的时间信息，以及该第二芯片触发中断的时间信息的确定时间偏差T_offset，并消除T_offset。

其中，该第二芯片触发中断的时间信息包括该第二芯片每次触发中断的时刻的信息。可以理解，该第二芯片根据第一芯片触发的中断触发中断。该第一芯片触发N次中断，相应地，该第二芯片触发N次中断，该第二芯片触发中断的时刻可以表示为T₂，T₁＝{t_{2_1}，t_{2_2}…t_{2_n}}，其中，t_{2_n}表示该第二芯片触发第N次中断的时刻，N≥2，N为整数。T₂和T₁一一对应。

该第一芯片和该第二芯片的时间偏差T_offset可以由该第二芯片第N次触发中断的时刻t_{2_n}与该第一芯片第N次触发中断的时刻t_{1_n}之间的时间偏差t_{offset_n}组成。T_offset＝{t_{offset_1}，t_{offset_2}，…，t_{offset_n}}，t_{offset_n}＝t_{2_n}–t_{1_n}。

该第二芯片可以每隔第一时间间隔的时长T根据该T_offset的值校准一次本地时间。

可选地，该第二芯片可以根据多个时间偏差T_offset的值确定时间偏差的偏差规律。

示例性地，该第二芯片可以确定多个时间偏差值的平均值，该时间偏差的平均值可以表示该第二芯片的本地时间每隔第一时间间隔的时长T相较于第一芯片的本地时间偏差的第一时间偏差值。

例如，该第二芯片可以在第一时间段内根据该偏差规律校准本地时间，而无需该第一芯片发送该第一芯片触发中断的时间信息。该第一时间段的时长可以是M个第一时间间隔的时长，M为大于等于2的正整数，示例性地，M的值可以取1000。

又如，该第二芯片可以根据该多个时间偏差值确定该第二芯片的本地时间每隔第二时间间隔的时长相较于第一芯片的本地时间偏差的第二时间偏差值，其中，该第二时间间隔的时长可以大于该第一时间间隔的时长。后续，该第二芯片还可以根据该偏差规律每隔第二时间间隔的时长校准一次本地时间，示例性地，该第二芯片可以直接根据该第二时间偏差值校准本地时间，或者，该第二芯片可以每隔第二时间间隔的时长接收该第一芯片发送的该第一芯片触发中断的时间信息，并根据该第一芯片触发中断的时间信息校准本地时间。

也就是说，第二芯片在第一时间段内可以根据第一芯片触发的定时中断#1(定时时长为第一时间间隔的时长)进行时间校准，在该第一时长之后，该第二芯片可以根据时间偏差规律进行自行校准；或者，在该第一时长之后，该第二芯片根据时间偏差规律以第二时间间隔的时长接收第一芯片发送的中断信号以及第一芯片触发中断的时间信息，并根据该第一芯片触发中断的时间信息进行本地时间校准，该第二时间间隔的时长大于该第一时间间隔的时长，从而可以节省数据传输资源。

举例来说，该第一芯片从t₀时刻开始可以触发n个定时中断，定时时长为t；该第二芯片根据n个中断确定n个时间偏差值；该第二芯片根据该n个时间偏差值确定时间偏差规律；在t₀+nt时刻之后，该第二芯片可以根据该时间偏差规律每隔时间t校准一次本地时间而无需处理第一芯片发送的第一芯片触发中断的时间信息，或者，该第一芯片也可以在t₀+nt时刻之后无需触发中断；或者，该第二芯片在t₀+nt时刻之后，根据该时间偏差规律每隔时间t₁校准一次本地时间而无需处理第一芯片发送的第一芯片触发中断的时间信息，t₁可以大于t；可选地，从t₀+mt时刻开始，该第二芯片还可以继续接收第一芯片触发中断的第一时间信息，并根据该第一时间信息重新确定多个时间偏差值，并重新确定时间偏差规律，m>n，m，n为正整数。可选地，从t₀+mt时间开始，该第二芯片接收第一时间信息的周期可以大于该定时时长t，例如，该第二芯片可以每隔整数倍定时时长确定一次时间偏差。

可选地，S306，该第一芯片向该第二芯片发送该第一数据。

相应地，该第二芯片接收该第一数据。

可选地，S307，该第二芯片确定该第一数据的第二时间戳，该第二时间戳是根据T₀和时间偏差值T_offset确定的。

以下结合图5详细说明本申请实施例提供的时钟同步的方法。该方法应用于该第一从设备。

S501，第一芯片触发N次中断，该N次中断为定时中断，定时时长为t。

第一芯片触发N次中断的时刻表示为T₁，T₁＝{t_{1_1}，t_{1_2}…t_{1_n}}，t_{1_n}表示第一芯片第N次触发中断的时刻。

相应地，第二芯片触发N次中断，该第二芯片触发的N次中断可以理解为对该第一芯片触发的N次中断的中断响应。或者说，响应于该第一芯片触发的N次中断，该第二芯片触发N次中断。第二芯片触发N次中断的时刻表示为T₂＝{t_{2_1}，t_{2_2}…t_{2_n}}，t_{2_n}表示第N次触发中断的时刻，N≥2，N为整数。

S502，第二芯片获取T₁的信息。

以第一芯片在t_{1_2}时刻触发第二次中断，第二芯片在t_{2_2}时刻触发第二次中断为例。

一个示例中，第一芯片可以发送t_{1_2}的NTR值，相应地，第二芯片接收t_{1_2}的NTR值。

参考图6的(a)，第一芯片可以在t₁时刻发送t_{1_2}的NTR值，t₁时刻为t_{1_1}与t_{1_2}之间的一个时刻，即t₁与t_{1_1}之间的时长小于定时间隔t，例如，t₁与t_{1_1}之间的时长可以为50ms。其中，t_{1_2}＝t_{1_1}+t。第一芯片可以在该t₁时刻发送t_{1_2}的NTR值，可以减小第二芯片因接收该t_{1_2}的NTR值不及时而带来的计算误差。

相应地，该第二芯片在t₂时刻接收该t_{1_2}的NTR值。

另一个示例中，第二芯片确定t_{1_2}的NTR值。

参考图6的(b),该第二芯片在t₃时刻接收第一芯片在t₄时刻发送的t_{1_1}的NTR值，该t₄时刻为t_{1_1}与t_{1_2}之间的一个时刻。该第二芯片根据t_{2_1}和t_{2_2}确定定时时长t；该第二芯片根据确定的定时时长t和t_{1_1}的NTR值确定t_{1_2}的NTR值。t_{1_2}＝t_{1_1}+t。

其中，t₃和t_{2_1}之间的时间间隔小于t。

S503，该第二芯片根据T₁的信息和T₂的信息确定时间偏差T_offset。

其中，T₂包括该第二芯片触发N次中断的N个时刻。该第二芯片可以在每次触发中断时读取本地时钟，获取T₂的信息。例如，该第二芯片可以读取触发第二次中断的时刻t_{2_2}的NTR值。

该第二芯片根据接收的t_{1_2}的NTR值以及该t_{2_2}的NTR值确定一次时钟偏差t_{offset_1}。其中，t_{1_2}＝t_{1_1}+t。

t_{1_1}，t_{2_2}以及t_{offset_1}的值满足如下关系：

t_{offset_1}＝t_{2_2}-(t_{1_1}+t)+t_delay (1)

其中，t_delay为第二芯片响应第一芯片触发的中断信号与第一芯片触发中断之间的时延，t_delay通常是纳米级的，因此，t_delay相对于t_{offset_1}可以忽略不计。即：

t_{offset_1}＝t_{2_2}-(t_{1_1}+t) (2)

以上关系式(2)中，t_{offset_1}可以理解为该第二芯片触发第二次第二中断时的本地时间t_{2_2}与第一芯片触发第二次第一中断时第一芯片的本地时间t_{1_2}之间的偏差，或者说，该第二芯片以第一芯片的时钟系统为参考，相对于该第一芯片的t_{1_2}存在的时间偏差。

应理解，t_{offset_1}的取值可以为正，或者为负，或者为0，即以第一芯片的时钟系统为参考，第二芯片相对于第一芯片的时间超前或滞后，或相等。

可以理解，该第二芯片每隔时间间隔t确定一个时间偏差T_offset的值，T_offset＝{t_{offset_1}，t_{offset_2}，…，t_{offset_n}}，n为正整数。

可选地，S504，该第二芯片根据该T_offset确定时间偏差规律。

该时间偏差规律可以参考S304中的描述，不再赘述。

从而，该第二芯片可以根据该时间偏差规律以第一芯片的时钟系统为参考，校准该第二芯片的本地时间，实现该第二芯片与该第一芯片之间的时钟同步。

可选地，S505，在该第二芯片可以通过该第一芯片接收来自主设备的第一数据，该第一数据携带第一时间戳。

可选地，S506，该第二芯片可以根据时间偏差值或时间偏差规律确定该第一数据的第二时间戳。

例如，该第一数据的第一时间戳为T₀，该第二芯片确定的时间偏差值为T_offset，该第二时间戳为T₁，T₁＝T₀+T_offset。

以上为第一从设备中的第一芯片和第二芯片之间时钟同步的方法，可以理解，多个从设备的第一芯片和第二芯片之间可以基于以上方法实现第一芯片和第二芯片的时间同步。从而，当多个从设备从主设备接收该第一数据时，该多个从设备可以基于以上方法实现该第一数据的同步输出。

图7示出了本申请实施例提供的装置700的示意性框图。该装置700可以设置于上述第一从设备中，该装置700可以是第一从设备中的第一芯片，该装置700中包括：处理单元710，用于执行第一时钟同步处理，触发中断以及提取本地时钟；收发单元720，用于发送中断信号以及信息，例如，提取的本地时钟的信息。

图8示出了本申请实施例提供的装置800的示意性框图。该装置800可以设置于上述第一从设备中，该装置800可以是第一从设备中的第二芯片，该装置800中包括：处理单元810，执行第二时钟同步处理，触发中断以及提取本地时钟；收发单元820，用于接收中断信号以及信息。

对于装置的实现形式是芯片的情况，可参见图9所示的芯片的结构示意图。图9所示的芯片包括处理器901和接口902。其中，处理器901的数量可以是一个或多个，接口902的数量可以是多个。接口902用于信号的接收和发送。可选的，该芯片可以包括存储器903。存储器903中用于保存芯片必要的程序指令和数据。本申请实施例提供的芯片，可以用于支持电子设备实现上述方法实施例中第一芯片和/或第二芯片所涉及的功能，例如，确定或处理上述方法中所涉及的数据和信息中的至少一种。

本申请实施例提供了一种系统，包括主设备和多个从设备，该系统用于执行上述实施例中的技术方案。其实现原理和技术效果与上述方法相关实施例类似，此处不再赘述。

本申请实施例提供一种可读存储介质，所述可读存储介质包含指令，当所述指令在第一从设备的第一芯片上运行时，使得所述第一从设备的第一芯片执行上述实施例的技术方案。其实现原理和技术效果类似，此处不再赘述。

本申请实施例提供一种可读存储介质，所述可读存储介质包含指令，当所述指令在第一从设备的第二芯片上运行时，使得所述第一从设备的第二芯片执行上述实施例的技术方案。其实现原理和技术效果类似，此处不再赘述。

本申请实施例提供一种芯片，所述芯片用于执行指令，当所述芯片运行时，执行上述实施例中的技术方案。其实现原理和技术效果类似，此处不再赘述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请实施例的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种时钟同步的方法，其特征在于，所述方法应用于电子设备，所述电子设备包括第一芯片和第二芯片，所述方法包括：

所述第一芯片触发第一中断，以向所述第二芯片发送第一信号；

所述第二芯片根据所述第一信号，触发第二中断；

所述第二芯片获取触发所述第一中断的第一时刻；

所述第二芯片根据所述第一时刻和触发所述第二中断的第二时刻，进行时钟同步处理。

2.根据权利要求1所述的方法，其特征在于，所述第二芯片获取触发所述第一中断的第一时刻，包括：

所述第二芯片在第三时刻接收来自所述第一芯片的第一信息，所述第一信息用于指示所述第一时刻，所述第三时刻早于所述第二时刻。

3.根据权利要求2所述的方法，其特征在于，所述第一中断为所述第一芯片触发的第N次中断，所述第一信息是根据所述第一芯片触发第一次中断的第四时刻和第一时长确定的，所述第一时长为所述第一芯片触发相邻两次中断之间的时长，N≥2，N为整数，或者，所述第一信息是根据所述第一芯片触发第N₁次中断的第五时刻和所述第一时长确定的，N₁＝N-1，N≥3，N为整数。

4.根据权利要求1所述的方法，其特征在于，所述第一中断为所述第一芯片触发的第N次中断，所述方法还包括：

所述第一芯片触发第N₁次中断，以向所述第二芯片发送第二信号，N₁＝N-1，N≥2，N为整数；

所述第二芯片根据所述第二信号，触发第三中断；

所述第二芯片接收来自所述第一芯片的第二信息，所述第二信息用于指示触发所述第N₁次中断的第六时刻；

所述第二芯片根据触发所述第三中断的第七时刻以及所述第二时刻确定第一时长，所述第一时长为所述第一芯片触发相邻两次中断之间的时长；

所述第二芯片获取触发所述第一中断的第一时刻，包括：

所述第二芯片根据所述第六时刻和所述第一时长确定所述第一时刻。

5.根据权利要求1至4中任一项所述的方法，其特征在于，所述第二芯片根据所述第一时刻和触发所述第二中断的第二时刻，进行时钟同步处理，包括：

所述第二芯片根据所述第一时刻和所述第二时刻确定第一时间偏差值；

所述第二芯片根据所述第一时间偏差值调整本地时钟。

6.根据权利要求1至4中任一项所述的方法，其特征在于，所述第一中断为所述第一芯片触发的M次中断中的一次中断，所述方法还包括：

所述第二芯片获取所述第一芯片触发所述M次中断对应的M个时刻；

所述第二芯片根据所述M个时刻和所述第二芯片触发M次中断对应的M个时刻确定M个时间偏差值，所述M个时间偏差值中的第i个时间偏差值是根据所述第一芯片触发第i次中断的时刻和所述第二芯片触发第i次中断的时刻确定的；

其中，所述第二芯片触发的第i次中断是根据所述第一芯片触发的第i次中断触发的，M≥2，M为整数，i＝1，2，…，M。

7.根据权利要求6所述的方法，其特征在于，所述第二芯片根据所述第一时刻和触发所述第二中断的第二时刻，进行时钟同步处理，包括：

所述第二芯片根据所述M个时间偏差值的平均值以第一时长为周期调整本地时钟；或者，

所述第二芯片根据所述M个时间偏差值的平均值以第二时长为周期调整本地时钟，所述第二时长大于第一时长；

其中，所述第一时长为所述第一芯片触发相邻两次中断之间的时长。

8.一种电子设备，其特征在于，所述电子设备包括第一芯片和第二芯片，所述第一芯片和所述第二芯片有线连接，其中，

所述第一芯片，用于触发第一中断，以向所述第二芯片发送第一信号；

所述第二芯片，用于根据所述第一信号，触发第二中断；

所述第二芯片，还用于获取触发所述第一中断的第一时刻；

所述第二芯片，还用于根据所述第一时刻和触发所述第二中断的第二时刻，进行时钟同步处理。

9.根据权利要求8所述的电子设备，其特征在于，所述第二芯片，还用于获取触发所述第一中断的第一时刻，包括：

在第三时刻接收来自所述第一芯片的第一信息，所述第一信息用于指示所述第一时刻，所述第三时刻早于所述第二时刻。

10.根据权利要求9所述的电子设备，其特征在于，所述第一中断为所述第一芯片触发的第N次中断，所述第一信息是根据所述第一芯片触发第一次中断的第四时刻和第一时长确定的，所述第一时长为所述第一芯片触发相邻两次中断之间的时长，N≥2，N为整数，或者，所述第一信息是根据所述第一芯片触发第N₁次中断的第五时刻和所述第一时长确定的，N₁＝N-1，N≥3，N为整数。

11.根据权利要求8所述的电子设备，其特征在于，所述第一芯片还用于触发第N₁次中断，以向所述第二芯片发送第二信号，N₁＝N-1，N≥2，N为整数；

所述第二芯片，还用于根据所述第二信号，触发第三中断；

所述第二芯片，还用于接收来自所述第一芯片的第二信息，所述第二信息用于指示触发所述第N₁次中断的第六时刻；

所述第二芯片，还用于根据触发所述第三中断的第七时刻以及所述第二时刻确定第一时长，所述第一时长为所述第一芯片触发相邻两次中断之间的时长；

所述第二芯片，还用于获取触发所述第一中断的第一时刻，包括：

根据所述第六时刻和所述第一时长确定所述第一时刻。

12.根据权利要求8至11中任一项所述的电子设备，其特征在于，所述第二芯片，还用于根据所述第一时刻和触发所述第二中断的第二时刻，进行时钟同步处理，包括：

根据所述第一时刻和所述第二时刻确定第一时间偏差值；

根据所述第一时间偏差值调整本地时钟。

13.根据权利要求8至11中任一项所述的电子设备，其特征在于，所述第一中断为所述第一芯片触发的M次中断中的一次中断，所述第二芯片还用于：

获取所述第一芯片触发所述M次中断对应的M个时刻；

根据所述M个时刻和所述第二芯片触发M次中断对应的M个时刻确定M个时间偏差值，所述M个时间偏差值中的第i个时间偏差值是根据所述第一芯片触发第i次中断的时刻和所述第二芯片触发第i次中断的时刻确定的；

其中，所述第二芯片触发的第i次中断是根据所述第一芯片触发的第i次中断触发的，M≥2，M为整数，i＝1，2，…，M。

14.根据权利要求13所述的电子设备，其特征在于，所述第二芯片，还用于根据所述第一时刻和触发所述第二中断的第二时刻，进行时钟同步处理，包括：

根据所述M个时间偏差值的平均值以第一时长为周期调整本地时钟；或者，

根据所述M个时间偏差值的平均值以第二时长为周期调整本地时钟，所述第二时长大于第一时长；

其中，所述第一时长为所述第一芯片触发相邻两次中断之间的时长。