CN117410375A - Cis光电二极管及其制造方法 - Google Patents
Cis光电二极管及其制造方法 Download PDFInfo
- Publication number
- CN117410375A CN117410375A CN202311340807.5A CN202311340807A CN117410375A CN 117410375 A CN117410375 A CN 117410375A CN 202311340807 A CN202311340807 A CN 202311340807A CN 117410375 A CN117410375 A CN 117410375A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- ion implantation
- layer
- manufacturing
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 55
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000003475 lamination Methods 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 7
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910000085 borane Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000002787 reinforcement Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- -1 boron ion Chemical class 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910001449 indium ion Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
- H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请提供一种CIS光电二极管及其制造方法，其中制造方法包括：提供衬底、第一外延层和硬掩模叠层；以图案化的硬掩模叠层为掩模，刻蚀第一外延层得到深沟槽和隔离柱；对第一外延层进行等离子体掺杂离子注入；去除图案化的硬掩模叠层；形成牺牲氧化层；去除牺牲氧化层；对第一外延层进行垂直离子注入；形成本征外延层；通过掺杂外延工艺形成第二外延层。本申请通过先对第一外延层进行等离子体掺杂离子注入，后再进行垂直离子注入以实现隔离加强，从而在第一外延层中形成隔离结构，可以在保证深沟槽形貌不被损坏的同时，在高深宽比的深沟槽的底壁和侧壁上形成任意所需掺杂浓度的隔离结构，打破了传统工艺的局限。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种CIS光电二极管及其制造方法。
背景技术
图像传感器(CIS)的感光度与像素(Pixel)区的尺寸大小强相关，而光电二极管(Photo diode，PD)是像素结构的最基本单元。
在图像传感器的传统制备方法中，通常是在纵向上通过对光刻胶进行光刻以形成图案化的光刻胶(利用光刻胶定义像素区图形)，以及以图案化的光刻胶为掩模，对外延层进行离子注入，分别在外延层中形成隔离区和光电子收集区，从而形成光电二极管的基本结构。但是当像素区在深度(厚度)上的尺寸达到0.7μm甚至大于0.7μm时，再加上光刻胶作为掩模，像素区的离子注入深度和浓度将会受到极大的限制，严重制约了高阶图像传感器产品的发展。
发明内容
本申请提供了一种CIS光电二极管及其制造方法，可以解决因像素区的深度过大造成高阶图像传感器发展受到制约的问题。
一方面，本申请实施例提供了一种CIS光电二极管的制造方法，包括：
提供一衬底，所述衬底上依次形成有第一外延层和硬掩模叠层；
刻蚀所述硬掩模叠层至所述第一外延层表面，以得到图案化的硬掩模叠层；
以图案化的硬掩模叠层为掩模，刻蚀一定厚度的所述第一外延层以得到阵列式排布的深沟槽和隔离柱；
对所述第一外延层进行等离子体掺杂离子注入；
去除所述图案化的硬掩模叠层；
形成牺牲氧化层，所述牺牲氧化层覆盖所述隔离柱和所述深沟槽的侧壁、底壁；
去除所述牺牲氧化层；
对所述第一外延层进行垂直离子注入；
形成本征外延层，所述本征外延层覆盖所述隔离柱和所述深沟槽的侧壁、底壁；
通过掺杂外延工艺，形成第二外延层，所述第二外延层覆盖所述本征外延层以及填充所述深沟槽；以及
研磨去除所述隔离柱顶端、所述深沟槽顶端的所述第二外延层和所述本征外延层。
可选的，在所述CIS光电二极管的制造方法中，进行等离子体掺杂离子注入和垂直离子注入之后的所述第一外延层的导电类型为P型；通过掺杂外延工艺形成的第二外延层的导电类型为N型。
可选的，在所述CIS光电二极管的制造方法中，对所述第一外延层进行等离子体掺杂离子注入的过程中，检测扩散到工艺腔室的等离子体密度，当所述等离子体密度达到预设的密度值时，等离子体中的离子在电极脉冲偏压作用下注入到所述第一外延层中。
可选的，在所述CIS光电二极管的制造方法中，所述等离子体掺杂离子注入的工艺中使用的气体为硼烷。
可选的，在所述CIS光电二极管的制造方法中，所述硬掩模叠层从下往上依次包括：第一氧化层、氮化硅层和第二氧化硅层。
可选的，在所述CIS光电二极管的制造方法中，通过湿法刻蚀工艺，去除所述硬掩模叠层。
可选的，在所述CIS光电二极管的制造方法中，通过低温炉管氧化工艺，形成所述牺牲氧化层。
可选的，在所述CIS光电二极管的制造方法中，通过湿法清洗工艺，去除所述牺牲氧化层。
可选的，在所述CIS光电二极管的制造方法中，通过选择性外延工艺，形成所述本征外延层。
另一方面，本申请实施例还提供了一种CIS光电二极管，包括：
衬底；
第一外延层，所述第一外延层位于所述衬底上，所述第一外延层中形成有阵列式排布的深沟槽和隔离柱，其中，通过等离子体掺杂离子注入工艺以及垂直离子注入工艺对所述第一外延层进行掺杂；
本征外延层，所述本征外延层覆盖所述隔离柱和所述深沟槽的侧壁、底壁；以及
第二外延层，所述第二外延层覆盖所述本征外延层以及填充所述深沟槽，其中，通过掺杂外延工艺形成所述第二外延层。
本申请技术方案，至少包括如下优点：
本申请通过以图案化的硬掩模叠层为掩模，刻蚀第一外延层，以在第一外延层中形成阵列排布的深沟槽和隔离柱，然后通过等离子体掺杂离子注入形成隔离结构，以及通过垂直离子注入对隔离结构的离子浓度加强，再在深沟槽中分别形成本征外延层，最后通过掺杂外延工艺，在深沟槽中形成第二外延层，这样可以在保证深沟槽形貌不被损坏的同时，在高深宽比的深沟槽的底壁和侧壁上形成任意所需掺杂浓度的隔离结构，像素区的离子注入深度和浓度不会受到限制，提高了光电二极管的电性能，打破了传统的图案化光刻胶掩模+离子注入形成光电二极管的局限。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例的CIS光电二极管的制造方法的流程图；
图2-图13是本申请实施例的制造CIS光电二极管的各工艺步骤中的半导体结构示意图；
其中，附图标记说明如下：
10-衬底，20-第一外延层，21-深沟槽，22-隔离柱，30-硬掩模叠层，31-第一氧化层，32-氮化硅层，33-第二氧化硅层，40-光刻胶层，41-图案化的光刻胶层，50-牺牲氧化层，60-本征外延层，70-第二外延层。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种CIS光电二极管的制造方法，参考图1，图1是本申请实施例的CIS光电二极管的制造方法的流程图，所述CIS光电二极管的制造方法包括：
步骤S1：提供一衬底，所述衬底上依次形成有第一外延层和硬掩模叠层；
步骤S2：刻蚀所述硬掩模叠层至所述第一外延层表面，以得到图案化的硬掩模叠层；
步骤S3：以图案化的硬掩模叠层为掩模，刻蚀一定厚度的所述第一外延层以得到阵列式排布的深沟槽和隔离柱；
步骤S4：对所述第一外延层进行等离子体掺杂离子注入；
步骤S5：去除所述图案化的硬掩模叠层；
步骤S6：形成牺牲氧化层，所述牺牲氧化层覆盖所述隔离柱和所述深沟槽的侧壁、底壁；
步骤S7：去除所述牺牲氧化层；
步骤S8：对所述第一外延层进行垂直离子注入；
步骤S9：形成本征外延层，所述本征外延层覆盖所述隔离柱和所述深沟槽的侧壁、底壁；
步骤S10：通过掺杂外延工艺，形成第二外延层，所述第二外延层覆盖所述本征外延层以及填充所述深沟槽；以及
步骤S11：研磨去除所述隔离柱顶端、所述深沟槽顶端的所述第二外延层和所述本征外延层。
具体的，参考图2-图13，图2-图13是本申请实施例的制造CIS光电二极管的各工艺步骤中的半导体结构示意图，接下来详细介绍本申请实施例提供的所述CIS光电二极管的制造方法。本申请实施例主要介绍的是器件像素区的结构的制造方法，对器件逻辑区的结构不做介绍。
首先，如图2所示，图2是本申请实施例的形成第一外延层和硬掩模叠层之后的半导体结构示意图，执行步骤S1：提供一衬底10，所述衬底10上依次形成有第一外延层20和硬掩模叠层30。
在本实施例中，所述衬底10为硅衬底，所述第一外延层20为硅外延。
优选的，所述硬掩模叠层30从下往上依次包括：第一氧化层31、氮化硅层32和第二氧化硅层33。
在本实施例中，在执行步骤S1之后，以及在执行步骤S2之前，所述CIS光电二极管的制造方法还可以包括：通过光刻工艺，光刻定义像素区所需图案，形成图案化的光刻胶层。
具体的，如图3所示，图3是本申请实施例的涂覆光刻胶层之后的半导体结构示意图，在所述硬掩模叠层30上涂覆一层光刻胶层40；接着，如图4(a)和图4(b)所示，图4(a)是本申请实施例的形成图案化的光刻胶层之后的半导体结构剖视示意图，图4(b)是图4(a)所示的半导体结构的俯视示意图，通过光刻工艺，光刻定义像素区所需图案，将光刻胶层40转变为图案化的光刻胶层41。
然后，如图5(a)和图5(b)所示，图5(a)是本申请实施例的形成图案化的硬掩模叠层之后的半导体结构剖视示意图，图5(b)是图5(a)所示的半导体结构的俯视示意图，执行步骤S2：以图案化的光刻胶层41为掩模，刻蚀所述第二氧化硅层33、所述氮化硅层32和所述第一氧化层31至所述第一外延层20表面，以得到图案化的硬掩模叠层30。
在本实施例中，如图6所示，图6是本申请实施例的去除图案化的光刻胶层之后的半导体结构示意图，在执行步骤S2之后，以及在执行步骤S3之前，所述CIS光电二极管的制造方法还可以包括：采用灰化工艺去除图案化的光刻胶层41。
在另一实施例中，在执行步骤S2之后，以及在执行步骤S3之前，可以通过湿法清洗，去除半导体结构表面残留的聚合物等杂质颗粒。
接着，如图7所示，图7是本申请实施例的形成阵列式排布的深沟槽和隔离柱之后的半导体结构示意图，执行步骤S3：以图案化的硬掩模叠层为掩模，刻蚀一定厚度的所述第一外延层20以得到阵列式排布的深沟槽21和隔离柱22。也可参考图5(b)，所述深沟槽21呈阵列式排布，各个深沟槽之间的外延层为隔离柱22。其中，所述深沟槽21所在区域为光电子收集区，所述隔离柱22为隔离区。
优选的，所述深沟槽21的深度为0.5μm～5μm。
在本实施例中，所述深沟槽21的深度为2μm，所述深沟槽21的深宽比为10:1。
在另一实施例中，在执行步骤S3之后，以及在执行步骤S4之前，可以通过湿法清洗，去除半导体结构表面残留的聚合物等杂质颗粒。
进一步的，执行步骤S4：对所述第一外延层20进行等离子体掺杂(PlasmaDoping，简称PLAD)离子注入。
在本实施例中，对所述第一外延层20进行等离子体掺杂离子注入的掺杂源的导电类型为P型，即，掺杂源为P型，例如硼离子、铟离子等。
在本实施例中，所述等离子体掺杂离子注入的工艺中使用的气体可以为硼烷。在对所述第一外延层进行等离子体掺杂离子注入的过程中，需要检测气体扩散到工艺腔室的等离子体密度，当所述等离子体密度达到预设的密度值时，等离子体中的离子在电极脉冲偏压作用下注入到所述第一外延层20中，使得硼离子从各个角度扩散到所述深沟槽21的底壁和侧壁中。其中，等离子体掺杂离子注入的注入能量可以为5Kev～20Kev；工艺腔室的气压为1mTorr～5mTorr。
值得注意的是，等离子体掺杂离子注入的预设的密度值可以根据实际情况(例如气体类型、沟槽深度等情况)设置。
本申请通过对第一外延层20进行等离子体掺杂离子注入，在高深宽比的深沟槽的底壁和侧壁上形成任意所需掺杂浓度的隔离结构，增加隔离区侧壁和底壁的离子掺杂浓度，像素区的离子注入深度和浓度不会受到限制，提高了光电二极管的电性能，打破了传统的图案化光刻胶掩模+离子注入形成光电二极管的局限。
接着，如图8所示，图8是本申请实施例的去除图案化的硬掩模叠层之后的半导体结构示意图，执行步骤S5：通过湿法刻蚀工艺，去除所述硬掩模叠层30。
进一步的，如图9所示，图9是本申请实施例的形成牺牲氧化层之后的半导体结构示意图，执行步骤S6：形成牺牲氧化层50，所述牺牲氧化层50覆盖所述隔离柱22和所述深沟槽21的侧壁、底壁。
优选的，采用低温炉管氧化工艺，形成所述牺牲氧化层50。
较佳的，所述牺牲氧化层50的厚度不超过在本实施例中，所述牺牲氧化层50的厚度为/>
在本申请中，通过低温炉管氧化工艺形成所述牺牲氧化层50，可以减小因等离子体离子注入导致的深沟槽侧壁、底壁表面损伤，修复硅外延(深沟槽侧壁、底壁)表面等离子体轰击损伤。
接着，执行步骤S7：通过湿法清洗工艺，去除所述牺牲氧化层50。
在本实施例中，去除所述牺牲氧化层50的湿法清洗工艺所使用的清洗溶液为DHF溶液。
进一步的，如图10所示，图10是本申请实施例的对所述第一外延层进行垂直离子注入之后的半导体结构示意图，执行步骤S8：对所述第一外延层20进行垂直离子注入。其中，离子注入能量为60KeV～200KeV；深沟槽21底壁下的离子注入深度为0.2μm～0.5μm。
在本实施例中，对所述第一外延层20进行垂直离子注入的掺杂源的导电类型为P型，即，掺杂源为P型，例如硼离子、铟离子等。
在本申请的步骤S8中，不需要进行额外的光刻工艺，不需要离子注入的掩模，直接对所述第一外延层20进行垂直离子注入，可以进一步增加深沟槽21底壁的掺杂离子浓度和隔离区的掺杂离子浓度，由于是垂直离子注入，没有对深沟槽侧壁进行倾斜角度的离子注入工艺，所以深沟槽21侧壁的掺杂浓度不会增加太多。
接着，如图11所示，图11是本申请实施例的形成本征外延层之后的半导体结构示意图，执行步骤S9：通过选择性外延工艺，形成本征外延层60，所述本征外延层60覆盖所述隔离柱和所述深沟槽的侧壁、底壁。在本申请中，本征外延层60作为第一外延层(P型隔离区)和第二外延层(N型光电子收集区)的缓冲区，本征外延层60可以避免P-N结电场过大而影响图像信号输出的情况。
进一步的，如图12所示，图12是本申请实施例的形成第二外延层之后的半导体结构示意图，执行步骤S10：通过掺杂外延工艺，形成第二外延层70，所述第二外延层70覆盖所述本征外延层60以及填充所述深沟槽21。
在本实施例中，掺杂外延工艺中的掺杂源的导电类型为N型，即，掺杂源为N型，例如磷离子、砷离子等。所以，通过掺杂外延工艺形成的第二外延层70的导电类型为N型，N型第二外延层作为N型光电子收集区。
最后，如图13所示，图13是本申请实施例的对隔离柱顶端以及深沟槽顶端的第二外延层和本征外延层进行平坦化之后的半导体结构示意图，执行步骤S11：采用化学机械研磨(CMP)工艺，研磨去除所述隔离柱22顶端、所述深沟槽21顶端的所述第二外延层70和所述本征外延层。
在本申请中，采用PLAD P型离子注入和高剂量P型离子垂直注入共同形成P型隔离区(P型第一外延层)，在采用掺杂外延工艺形成N型光电子收集区(N型第二外延层)，P型隔离区和N型光电子收集区共同构成本申请实施例的光电二极管结构。
本申请通过以图案化的硬掩模叠层为掩模，刻蚀第一外延层，以在第一外延层中形成阵列排布的深沟槽和隔离柱，然后通过等离子体掺杂离子注入形成隔离结构，以及通过垂直离子注入对隔离结构的离子浓度加强，再在深沟槽中分别形成本征外延层，最后通过掺杂外延工艺，在深沟槽中形成第二外延层，这样可以在保证深沟槽形貌完整以及无损伤的同时，在高深宽比的深沟槽的底壁和侧壁上形成任意所需掺杂浓度的隔离结构，像素区的离子注入深度和浓度不会受到限制，提高了光电二极管的电性能，打破了传统的图案化光刻胶掩模+离子注入形成光电二极管的局限。
基于同一发明构思，本申请实施例还提供了一种CIS光电二极管，参考图13，所述CIS光电二极管包括：
衬底10；
第一外延层20，所述第一外延层20位于所述衬底10上，所述第一外延层20中形成有阵列式排布的深沟槽21和隔离柱22，其中，通过等离子体掺杂离子注入工艺以及垂直离子注入工艺对所述第一外延层20进行掺杂；
本征外延层60，所述本征外延层60覆盖所述隔离柱22和所述深沟槽21的侧壁、底壁；以及
第二外延层70，所述第二外延层70覆盖所述本征外延层60以及填充所述深沟槽21，其中，通过掺杂外延工艺形成所述第二外延层70。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种CIS光电二极管的制造方法，其特征在于，包括：
提供一衬底，所述衬底上依次形成有第一外延层和硬掩模叠层；
刻蚀所述硬掩模叠层至所述第一外延层表面，以得到图案化的硬掩模叠层；
以图案化的硬掩模叠层为掩模，刻蚀一定厚度的所述第一外延层以得到阵列式排布的深沟槽和隔离柱；
对所述第一外延层进行等离子体掺杂离子注入；
去除所述图案化的硬掩模叠层；
形成牺牲氧化层，所述牺牲氧化层覆盖所述隔离柱和所述深沟槽的侧壁、底壁；
去除所述牺牲氧化层；
对所述第一外延层进行垂直离子注入；
形成本征外延层，所述本征外延层覆盖所述隔离柱和所述深沟槽的侧壁、底壁；
通过掺杂外延工艺，形成第二外延层，所述第二外延层覆盖所述本征外延层以及填充所述深沟槽；以及
研磨去除所述隔离柱顶端、所述深沟槽顶端的所述第二外延层和所述本征外延层。
2.根据权利要求1所述的CIS光电二极管的制造方法，其特征在于，进行等离子体掺杂离子注入和垂直离子注入之后的所述第一外延层的导电类型为P型；通过掺杂外延工艺形成的第二外延层的导电类型为N型。
3.根据权利要求1所述的CIS光电二极管的制造方法，其特征在于，对所述第一外延层进行等离子体掺杂离子注入的过程中，检测扩散到工艺腔室的等离子体密度，当所述等离子体密度达到预设的密度值时，等离子体中的离子在电极脉冲偏压作用下注入到所述第一外延层中。
4.根据权利要求1或3所述的CIS光电二极管的制造方法，其特征在于，所述等离子体掺杂离子注入的工艺中使用的气体为硼烷。
5.根据权利要求1所述的CIS光电二极管的制造方法，其特征在于，所述硬掩模叠层从下往上依次包括：第一氧化层、氮化硅层和第二氧化硅层。
6.根据权利要求1所述的CIS光电二极管的制造方法，其特征在于，通过湿法刻蚀工艺，去除所述硬掩模叠层。
7.根据权利要求1所述的CIS光电二极管的制造方法，其特征在于，通过低温炉管氧化工艺，形成所述牺牲氧化层。
8.根据权利要求1所述的CIS光电二极管的制造方法，其特征在于，通过湿法清洗工艺，去除所述牺牲氧化层。
9.根据权利要求1所述的CIS光电二极管的制造方法，其特征在于，通过选择性外延工艺，形成所述本征外延层。
10.一种CIS光电二极管，其特征在于，包括：
衬底；
第一外延层，所述第一外延层位于所述衬底上，所述第一外延层中形成有阵列式排布的深沟槽和隔离柱，其中，通过等离子体掺杂离子注入工艺以及垂直离子注入工艺对所述第一外延层进行掺杂；
本征外延层，所述本征外延层覆盖所述隔离柱和所述深沟槽的侧壁、底壁；以及
第二外延层，所述第二外延层覆盖所述本征外延层以及填充所述深沟槽，其中，通过掺杂外延工艺形成所述第二外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311340807.5A CN117410375A (zh) | 2023-10-17 | 2023-10-17 | Cis光电二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311340807.5A CN117410375A (zh) | 2023-10-17 | 2023-10-17 | Cis光电二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117410375A true CN117410375A (zh) | 2024-01-16 |
Family
ID=89488305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311340807.5A Pending CN117410375A (zh) | 2023-10-17 | 2023-10-17 | Cis光电二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117410375A (zh) |
-
2023
- 2023-10-17 CN CN202311340807.5A patent/CN117410375A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3193370B1 (en) | Method of manufacturing a cmos image sensor | |
| EP1691418B1 (en) | Image sensor using deep trench isolation | |
| TWI613816B (zh) | 半導體裝置及其製造方法 | |
| KR101696254B1 (ko) | 식각 방법 및 이를 이용한 씨모스 이미지 센서의 제조 방법 | |
| CN107425018B (zh) | 一种半导体器件的制造方法 | |
| CN113035893A (zh) | Cis光电二极管及其制作方法 | |
| CN117410375A (zh) | Cis光电二极管及其制造方法 | |
| CN107046044B (zh) | 一种图像传感器像素单元及其制造方法 | |
| CN113540140B (zh) | 背照式互补金属氧化物半导体图像传感器及其制备方法 | |
| CN112885858A (zh) | Cmos图像传感器及其制造方法 | |
| US6927168B2 (en) | Method for manufacturing semiconductor device | |
| KR101145390B1 (ko) | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 | |
| US11862509B2 (en) | Shallow trench isolation (STI) structure for CMOS image sensor | |
| KR100850859B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| CN116207120B (zh) | 一种图像传感器及其制作方法 | |
| CN113363274B (zh) | 图像传感器及其制造方法 | |
| JP5836581B2 (ja) | 固体撮像素子の製造方法 | |
| US20230065063A1 (en) | Single-photon avalanche diodes with deep trench isolation | |
| CN112993083A (zh) | 超深光电二极管的制作方法 | |
| CN112992947A (zh) | 图像传感器及其制作方法 | |
| CN117976684A (zh) | Cis的制作方法 | |
| CN115394795A (zh) | Cmos图像传感器的制备方法 | |
| CN117832238A (zh) | 光电二极管的形成方法 | |
| CN113345805A (zh) | 半导体器件的制作方法及半导体器件 | |
| JP5137382B2 (ja) | 半導体構造および半導体製造方法（半導体光センサ） |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |