CN117408207A - 印制电路板挖空方法、印制电路板挖空装置及电子设备 - Google Patents

Abstract

本申请提供一种印制电路板挖空方法、印制电路板挖空装置及电子设备，涉及电子设备技术领域。该印制电路板挖空方法包括：首先确定印制电路板的多边形挖空区域，再分别确定印制电路板中至少一个导电层与多边形挖空区域的重叠区域。根据每个导电层的初始导电区域，和每个导电层与多边形挖空区域的重叠区域，生成每个导电层的目标导电区域。解决了现有技术人工挖空铜箔所存在效率低、易遗漏层、图形投影不一致的问题。本申请的方法能够自动执行多层铜箔挖空，且保证每层挖空投影图形和坐标完全一致；挖空整个过程不需要人为干预，效率高，一致性好。

Description

印制电路板挖空方法、印制电路板挖空装置及电子设备

技术领域

本发明涉及电子设备技术领域，具体而言，涉及一种印制电路板挖空方法、印制电路板挖空装置及电子设备。

背景技术

电子设备的PCB(Printed Circuit Board,印制电路板)一般是由多层铜箔和介质材料压合而成。在PCB设计阶段，为了保证可靠性，需要挖空PCB特定区域下方全部层的导电介质。

PCB设计工程师需要打开每一层导电层视图，一层一层的画多边形进行挖空。由于是每一层手动画图，很难保证每一层挖空图形的一致性，既影响阻抗控制或电磁场避让效果，而且工作量较大，设计效率较低。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种印制电路板挖空方法、印制电路板挖空装置及电子设备，以便解决目前存在的效率低、易遗漏层、图形投影不一致等问题。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种印制电路板挖空方法，包括：

确定印制电路板的多边形挖空区域；

分别确定所述印制电路板中至少一个导电层与所述多边形挖空区域的重叠区域；

根据每个导电层的初始导电区域，和所述每个导电层与所述多边形挖空区域的重叠区域，生成所述每个导电层的目标导电区域。

可选的，所述确定所述印制电路板的多边形挖空区域，包括:

根据通过印制电路板图样输入的多边形绘制操作，生成所述多边形挖空区域，所述印制电路板图样的形状尺寸和所述印制电路板的形状尺寸相同。

可选的，所述印制电路板图样为空白图样，或者，所述印制电路板中预设层的图样。

可选的，所述多边形绘制操作包括：依次输入的多个坐标点的选择操作；所述根据通过印制电路板图样输入的多边形绘制操作，生成所述多边形挖空区域，包括：

依次对所述多个坐标点进行校验，并将校验通过的所述多个坐标点确定为多个顶点；

根据所述多个顶点，生成封闭形状的所述多边形挖空区域。

可选的，所述依次对所述多个坐标点进行校验，并将校验通过的所述多个坐标点确定为多个顶点，包括：

依次确定前2个坐标点为前2个顶点；

若第3个坐标点在所述前2个坐标点的第一预设范围内，则确定所述第3个坐标点校验通过，并将所述第3个坐标点记录为第3个顶点；

若第N个坐标点与第N-1个坐标点的第二预设范围内，则确定所述第N个顶点校验通过，并将所述第N个坐标点记录为第N个顶点，其中，N为大于或等于4的任一整数；

若第N+1个坐标点在第1个坐标点的第三预设范围内，则确定所述N+1个坐标点记录为第N+1个顶点。

可选的，所述第一预设范围为：所述第3个坐标点在所述前2个坐标点的线段的预设外扩矩形范围外，或者，所述第3个坐标点在以第1个坐标点为起点的预设圆形范围外；

所述第二预设范围为：所述第N个坐标点与第N-1个坐标点构成的线段与已生成边不能交叉，其中，所述已生成边为所述第N-1个坐标点之前的坐标点形成的多边形边；

所述第三预设范围为：所述第N+1个坐标点在以所述第1个坐标点为起点的预设圆形范围内。

可选的，所述分别确定所述印制电路板中至少一个导电层与所述多边形挖空区域的重叠区域，包括：

将所述多边形挖空区域的坐标分别投影至所述至少一个导电层，确定所述至少一个导电层和所述多边形挖空区域的重叠区域。

可选的，所述根据每个导电层的初始导电区域，和所述每个导电层与所述多边形挖空区域的重叠区域，生成所述每个导电层的目标导电区域，包括：

根据所述每个导电层与所述多边形挖空区域的重叠区域，生成所述每个导电层上覆盖所述重叠区域的多边形区域；

对所述多边形区域和所述多边形挖空区域进行与非操作，生成所述每个导电层在对应多边形区域内的第一部分导电区域；

从所述每个导电层中删除对应多边形区域，生成所述每个导电层的第二部分导电区域；

将所述第一部分导电区域和所述第二部分导电区域，生成所述每个导电层的目标导电区域。

第二方面，本申请实施例还提供了一种印制电路板挖空装置，包括：挖空区域确认模块、重叠区域确定模块、导电区域生成模块；

所述挖空区域确认模块，用于确定所述印制电路板的多边形挖空区域；

所述重叠区域确定模块，用于分别确定所述印制电路板中至少一个导电层与所述多边形挖空区域的重叠区域；

所述导电区域生成模块，用于根据每个导电层的初始导电区域，和所述每个导电层与所述多边形挖空区域的重叠区域，生成所述每个导电层的目标导电区域。

第三方面，本申请实施例还提供了一种电子设备，包括：处理器、存储介质和总线，所述存储介质存储有所述处理器可执行的程序指令，当电子设备运行时，所述处理器与所述存储介质之间通过总线通信，所述处理器执行所述程序指令，以执行时执行如第一方面任一所述的印制电路板挖空方法的步骤。

本申请的有益效果是：本申请实施例提供一种印制电路板挖空方法，首先确定印制电路板的多边形挖空区域，再分别确定印制电路板中至少一个导电层与多边形挖空区域的重叠区域。根据每个导电层的初始导电区域，和每个导电层与多边形挖空区域的重叠区域，生成每个导电层的目标导电区域。解决了现有技术人工挖空铜箔所存在效率低、易遗漏层、图形投影不一致的问题。本申请的方法能够自动执行多层铜箔挖空，且保证每层挖空投影图形和坐标完全一致；挖空整个过程不需要人为干预，效率高，一致性好。例如，一个2万PIN的14层PCB，专业工程师用于挖空的工作时间为3小时；使用本申请提供的印制电路板挖空方法，时间降低到半小时内完成。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请一实施例提供的一种印制电路板挖空方法的流程图；

图2为本申请又一实施例提供的一种印制电路板挖空方法的流程图；

图3为本申请另一实施例提供的一种印制电路板挖空方法的流程图；

图4为本申请再一实施例提供的一种印制电路板挖空方法的流程图；

图5为本申请一实施例提供的一种印制电路板图样中绘制多边形挖空区域的示意图；

图6为本申请再一实施例提供的印制电路板的一个导电层在挖空后的目标导电区域示意图；

图7为本申请一实施例提供的一种印制电路板挖空装置的示意图；

图8为本申请实施例提供的一种电子设备的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

在本申请中，除非另有明确的规定和限定，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包含至少一个特征。在本发明中的描述中，“多个”的含义是至少两个，例如两个、三个，除非另有明确具体的限定。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

目前电子设备中使用的PCB一般是由多层导电层(例如铜箔层)和介质材料压合而成(大型通信设备的数据中心的核心交换机，其主要板卡的PCB导体层数可达12层以上)。在PCB设计阶段，为了保证可靠性，需要挖空PCB特定区域下方全部层的导体(例如铜箔)：例如，为保证高速信号通过压接高速连接器的阻抗一致，在设计中需要挖空压接连接器通孔周围全部层的导体；再例如，为了避让变压器、电感等器件的强电磁场区域，也需要在PCB对应下方全部层导体需要挖空。

现有的技术方案是：PCB设计工程师需要打开每一层导电层视图，一层一层的画多边形进行挖空。由于是每一层手动画图，很难保证每一层挖空图形的一致性，一方面影响阻抗控制或电磁场避让效果，另一方面工作量较大，设计效率较低。

针对目前在印制电路板挖空中存在的问题，本申请实施例提供了多种可能的实现方式，以实现自动的多层挖空，且保证每层挖空投影图形和坐标完全一致。如下结合附图通过多个示例进行解释说明。图1为本申请一实施例提供的一种印制电路板挖空方法的流程图，该方法可由运行有上述印制电路板挖空方法的电子设备实现，该电子设备例如可以为终端设备，也可以为服务器等。如图1所示，该方法包括：

步骤101：确定印制电路板的多边形挖空区域。

需要说明的是，电子设备的PCB在PCB设计阶段，由于设计需要，挖空的图形一般是多边形。但是在本申请中，对具体的多边形形状不做限定，要能够组成多边形挖空区域即可。

还需要说明的是，印制电路板的多边形挖空区域可以是认为绘制的多边形图形，也可以是通过对电路板计算划定的区域轮廓，本申请对多边形挖空区域的由来不做限定。此外，印制电路板的多边形挖空区域不仅包含了形状相关的信息(例如包括的边数、角度、边长等)，还包括该挖空区域相对于印制电路板的位置信息等，本申请对此不做限定。

步骤102：分别确定印制电路板中至少一个导电层与多边形挖空区域的重叠区域。

确定印制电路板中每个导电层(该导电层例如可以为铜箔等，本申请对此不做限定)与多边形挖空区域的重叠区域。该重叠区域表示了该每个导电层需要挖空的区域。

步骤103：根据每个导电层的初始导电区域，和每个导电层与多边形挖空区域的重叠区域，生成每个导电层的目标导电区域。

确定至少一个导电层与多边形挖空区域的重叠区域后，根据每个导电层的初始导电区域(即挖空之前的导电层区域)，和每个导电层与多边形挖空区域的重叠区域，生成每个导电层的目标导电区域。

在一种可能的实现方式中，可以在每个导电层的初始导电区域中减去该导电层与多边形挖空区域的重叠区域，得到的即为每个导电层的目标导电区域。上述方式仅为实例说明，在实际实现中，还可以有其他的实现方式，本申请对此不做限定。

在另一种可能的实现方式中，在步骤102中确定印制电路板中至少一个导电层与多边形挖空区域的重叠区域，针对步骤102中重叠区域不为空(或者存在重叠区域)的导电层，根据每个导电层的初始导电区域，和每个导电层与多边形挖空区域的重叠区域，生成每个导电层的目标导电区域，从而可以减少运算量，加快程序的运行速度。

综上，本申请实施例提供一种印制电路板挖空方法，首先确定印制电路板的多边形挖空区域，再分别确定印制电路板中至少一个导电层与多边形挖空区域的重叠区域。根据每个导电层的初始导电区域，和每个导电层与多边形挖空区域的重叠区域，生成每个导电层的目标导电区域。解决了现有技术人工挖空铜箔所存在效率低、易遗漏层、图形投影不一致的问题。本申请的方法能够自动执行多层铜箔挖空，且保证每层挖空投影图形和坐标完全一致；挖空整个过程不需要人为干预，效率高，一致性好。例如，一个2万PIN的14层PCB，专业工程师用于挖空的工作时间为3小时；使用本申请提供的印制电路板挖空方法，时间降低到半小时内完成。

可选的，在上述图1的基础上，本申请还提供一种印制电路板挖空方法的可能实现方式，确定印制电路板的多边形挖空区域，包括:

根据通过印制电路板图样输入的多边形绘制操作，生成多边形挖空区域，印制电路板图样的形状尺寸和印制电路板的形状尺寸相同。

在一种可能的实现方式中，可以通过获取在印制电路板图样输入的多边形绘制操作，生成多边形挖空区域。其中，印制电路板图样的形状尺寸和印制电路板的形状尺寸相同，由此，在印制电路板图样上绘制的多边形挖空区域无需进行尺寸调整即可观察到该多边形在印制电路板上的位置和大小等。

可选的，在上述实施例的基础上，本申请还提供一种印制电路板挖空方法的可能实现方式，印制电路板图样为空白图样，或者，印制电路板中预设层的图样。

在一种可能的实现方式中，绘制多边形挖空区域的印制电路板图样可以是空白图样(与印制电路板的形状尺寸相同，但没有包括具体导电层区域的空白图)，也可以是印制电路板中预设层的图样(即目标音质电路板中任一预设层(预设导电层)的图样)，例如，特定层的矩形框等。

上述仅为实例说明，在实际实现中，还可以有其他的印制电路板图样的形式，本申请对此不做限定。

可选的，在上述实施例的基础上，本申请还提供一种印制电路板挖空方法的可能实现方式，图2为本申请又一实施例提供的一种印制电路板挖空方法的流程图；如图2所示，多边形绘制操作包括：依次输入的多个坐标点的选择操作；根据通过印制电路板图样输入的多边形绘制操作，生成多边形挖空区域，包括：

步骤201：依次对多个坐标点进行校验，并将校验通过的多个坐标点确定为多个顶点。

由于在输入中，需要用户依次输入多个坐标点的选择操作，在选择当中可能会输入位置超出印制电路板区域、或者，手动制图时未封闭多边形形成封闭的多边形挖空区域等。为了提高多边形绘制的准确性，可以依次对多个坐标点进行校验；若校验通过，则将其确定未多边形顶点；若校验未通过，则不响应该输入，或者，向用户反馈绘制错误的信息等。

上述仅为实例说明，在实际实现中还可以有其他方式，本申请对此不做限定。

步骤202：根据多个顶点，生成封闭形状的多边形挖空区域。

根据校验通过的多个坐标点确定的多个顶点，生成封闭形状的多边形挖空区域。

需要说明的时，在一个印制电路板图样上可以包括多个多边形挖空区域，本申请每个印制电路板图样上的多边形挖空区域的数量不做限定。

本申请在生成多边形挖空区域时，依次对每个输入的坐标点进行校验，也就是在画图过程增加了纠错功能，免除误点击形成的画图错误等，提升画图的效率和应用体验。

可选的，在上述图2的基础上，本申请还提供一种印制电路板挖空方法的可能实现方式，图3为本申请另一实施例提供的一种印制电路板挖空方法的流程图；如图3所示，依次对多个坐标点进行校验，并将校验通过的多个坐标点确定为多个顶点，包括：

步骤301：依次确定前2个坐标点为前2个顶点。

需要说明的时，开始进行多边形绘制时，首先确定前两个坐标点为前两个顶点。

在一种可能的实现方式中，启动绘制多边形，获取第一次输入的坐标点(可以通过触控输入、鼠标点击输入、坐标点坐标输入等)。按预设方法判断该坐标点是否在允许范围内。如果在允许范围内，则确定该坐标点为起点，记录起点坐标。其中，预设方法例如可以为：判断坐标点是否在印制电路板图样范围内(一般地，印制电路板为矩形时，该预设方法可以为判断坐标点是否在印制电路板图样地矩形范围内)。

如果不在允许范围内，则记录该坐标点，并继续对下一次输入的坐标点进行校验，直到坐标点在允许的范围内。需要说明的时，若不在允许范围内，可以通过高亮标记印制电路板图样范围、展示错误提示信息等方式辅助绘制。

确定第一个坐标点为起点后，确定第二个顶点。

获取第二次鼠标点击(即确定第一个顶点之后，紧接着的一次点击)输入的坐标，记录该坐标点，该坐标点即为多边形的一个顶点且为第二个顶点(该坐标点与起点可以构成线段，可以在印制电路板图样上显示该线段，此线段即为多边形的一条边)。

上述仅为实例说明，在实际实现中，还可以有其他的第一个顶点与第二个顶点的生成或者输入方式，本申请对此不做限定。

步骤302：若第3个坐标点在前2个坐标点的第一预设范围内，则确定第3个坐标点校验通过，并将第3个坐标点记录为第3个顶点；

确定前2个坐标点后，若第3个坐标点在前2个坐标点的第一预设范围内，则确定第3个坐标点校验通过，并将第3个坐标点记录为第3个顶点。

需要说明的时，第一预设范围可以由用户根据实际使用情况进行设定，本申请对此不做限定。

步骤303：若第N个坐标点与第N-1个坐标点的第二预设范围内，则确定第N个顶点校验通过，并将第N个坐标点记录为第N个顶点，其中，N为大于或等于4的任一整数。

判断第N个坐标点与第N-1个坐标点是否在第二预设范围内，若在，则确定第N个顶点校验通过，并将第N个坐标点记录为第N个顶点，其中，N为大于或等于4的任一整数。若不在，则不响应第N个坐标点(也可以进行错误提示等)。

需要说明的时，第二预设范围可以由用户根据实际使用情况进行设定，本申请对此不做限定。

步骤304：若第N+1个坐标点在第1个坐标点的第三预设范围内，则确定N+1个坐标点记录为第N+1个顶点。

在一种可能的实现方式中，若第N+1个坐标点在第1个坐标点的第三预设范围内，则确定N+1个坐标点记录为第N+1个顶点，并将第N+1个顶点自动跳转到起点，实现起点和终点对齐，使图形闭合，即多边形绘制完成。也就是说，若第N+1个坐标点在第1个坐标点的第三预设范围内，则将第N+1个顶点的坐标设置为起点(第1个坐标点)的坐标，从而得到一个由N个顶点组成的多边形。

画图收尾时，通过设置第三预设范围实现了模糊匹配，协助收尾收口，提升画图的效率和应用体验。

可选的，在上述图3的基础上，本申请还提供一种印制电路板挖空方法的可能实现方式，第一预设范围为：第3个坐标点在前2个坐标点的线段的预设外扩矩形范围外，或者，第3个坐标点在以第1个坐标点为起点的预设圆形范围外；

在一种可能的实现方式中，第一预设范围可以为第3个坐标点在前2个顶点的线段的预设外扩矩形范围外。需要说明的是，外扩矩形可以是前2个顶点的线段向线段两侧外扩形成的，其中，两侧的外扩幅度(即外扩后的得到的与该线段平行的线段与原线段之间的距离)可以相同，也可以不同，本申请对此不做限定。此外，还需要说明的是，本申请对预设外扩矩形范围的具体大小不做限定，在一种具体的实现方式中，前述预设外扩矩形为前述线段两边外扩的平行线段构成。平行线段间距根据工程经验确定，例如可以为千分之五英寸。

在一种可能的实现方式中，第一预设范围还可以为：坐标点在以步骤301中的起点(即第1个坐标点)为圆心，以R为直径的预设圆形区域外。前述直径R长度可以根据工程经验确定，例如可以为千分之八英寸。

在又一种可能的实现方式中，第一预设范围为：第3个坐标点在前2个坐标点的线段的预设外扩矩形范围外，且，第3个坐标点在以第1个坐标点为起点的预设圆形范围外。

上述仅为实例说明，在实际实现中，第一预设范围还可以有其他的设置方式，本申请对此不作限定。

第二预设范围为：第N个坐标点与第N-1个坐标点构成的线段与已生成边不能交叉，其中，已生成边为第N-1个坐标点之前的坐标点形成的多边形边。

在一种可能的实现方式中，第二预设范围可以为：第N个坐标点与第N-1个坐标点构成的线段与第N-1个坐标点之前的坐标点形成的多边形边不交叉。(在具体实现时，例如可以几何算法计算线段之间是否存在交叉，本申请对判断交叉的具体判断方式不做限定)。

上述仅为实例说明，在实际实现中，第二预设范围还可以有其他的设置方式，本申请对此不作限定。

第三预设范围为：第N+1个坐标点在以第1个坐标点为起点的预设圆形范围内。

在一种可能的实现方式中，第三预设范围例如可以为以第1个坐标点为起点(圆心)，以R为直径的预设圆形范围内。前述直径R长度可以根据工程经验进行取值，例如R可以为千分之八英寸。上述仅为实例说明，在实际实现中，第三预设范围还可以有其他的设置方式，本申请对此不作限定。

可选的，在上述图1的基础上，本申请还提供一种印制电路板挖空方法的可能实现方式，分别确定印制电路板中至少一个导电层与多边形挖空区域的重叠区域，包括：

将多边形挖空区域的坐标分别投影至至少一个导电层，确定至少一个导电层和多边形挖空区域的重叠区域。

在一种可能的实现方式中，可以通过将多边形挖空区域的坐标分别投影到每一个导电层中，从而至少一个导电层和多边形挖空区域的重叠区域。当印制电路板图样中存在多个多边形挖空区域时，可以将多个多边形挖空区域分别投影至至少一个导电层，确定至少一个导电层和至少一个多边形挖空区域的重叠区域。

上述仅为实例说明，在实际实现中，还可以有其他的投影方式，本申请对此不作限定。

可选的，在上述图1的基础上，本申请还提供一种印制电路板挖空方法的可能实现方式，图4为本申请再一实施例提供的一种印制电路板挖空方法的流程图；如图4所示，根据每个导电层的初始导电区域，和每个导电层与多边形挖空区域的重叠区域，生成每个导电层的目标导电区域，包括：

步骤401：根据每个导电层与多边形挖空区域的重叠区域，生成每个导电层上覆盖重叠区域的多边形区域；

步骤402：对多边形区域和多边形挖空区域进行与非操作，生成每个导电层在对应多边形区域内的第一部分导电区域；

步骤403：从每个导电层中删除对应多边形区域，生成每个导电层的第二部分导电区域；

步骤404：将第一部分导电区域和第二部分导电区域，生成每个导电层的目标导电区域。

在一种具体的实现方式中，图5为本申请一实施例提供的一种印制电路板图样中绘制多边形挖空区域的示意图；图6为本申请再一实施例提供的印制电路板的一个导电层在挖空后的目标导电区域示意图；如图5、图6所示。首先，参照图5，图5中虚线为多边形挖空区域，空白区域为导电层区域，由此，图5中虚线区域与空白区域相交位置即为该导电层上覆盖重叠区域的多边形区域。对上述多边形区域和之前实施例中获取的多边形挖空区域进行与非操作，从而生成每个导电层在对应多边形区域内的第一部分导电区域。从每个导电层中删除对应多边形区域，生成每个导电层的第二部分导电区域；再将第一部分导电区域和第二部分导电区域，生成每个导电层的目标导电区域(如图6所示)。

对每一层导电层执行上述操作，即可实现对每一层导电层的挖空。

需要说明的是，上述对多边形区域和多边形挖空区域进行与非操作的目的在于得到挖空后的多边形区域的导电区域，因此，除了进行与非操作之外，还可以有其他的实现方式，本申请对此不做限定。

下述对用以执行本申请所提供的印制电路板挖空装置、电子设备及存储介质等进行说明，其具体的实现过程以及技术效果参见上述，下述不再赘述。

本申请实施例提供一种印制电路板挖空装置的可能实现示例，能够执行上述实施例提供的印制电路板挖空方法。图7为本申请一实施例提供的一种印制电路板挖空装置的示意图。如图7所示，上述印制电路板挖空装置100，包括：挖空区域确认模块71、重叠区域确定模块73、导电区域生成模块75；

挖空区域确认模块71，用于确定印制电路板的多边形挖空区域；

重叠区域确定模块73，用于分别确定印制电路板中至少一个导电层与多边形挖空区域的重叠区域；

导电区域生成模块75，用于根据每个导电层的初始导电区域，和每个导电层与多边形挖空区域的重叠区域，生成每个导电层的目标导电区域。

可选的，挖空区域确认模块71，用于根据通过印制电路板图样输入的多边形绘制操作，生成多边形挖空区域，印制电路板图样的形状尺寸和印制电路板的形状尺寸相同。

可选的，多边形绘制操作包括：依次输入的多个坐标点的选择操作；挖空区域确认模块71，用于依次对多个坐标点进行校验，并将校验通过的多个坐标点确定为多个顶点；根据多个顶点，生成封闭形状的多边形挖空区域。

可选的，挖空区域确认模块71，用于依次确定前2个坐标点为前2个顶点；若第3个坐标点在前2个坐标点的第一预设范围内，则确定第3个坐标点校验通过，并将第3个坐标点记录为第3个顶点；若第N个坐标点与第N-1个坐标点的第二预设范围内，则确定第N个顶点校验通过，并将第N个坐标点记录为第N个顶点，其中，N为大于或等于4的任一整数；若第N+1个坐标点在第1个坐标点的第三预设范围内，则确定N+1个坐标点记录为第N+1个顶点。

可选的，重叠区域确定模块73，用于将多边形挖空区域的坐标分别投影至至少一个导电层，确定至少一个导电层和多边形挖空区域的重叠区域。

可选的，导电区域生成模块75，用于根据每个导电层与多边形挖空区域的重叠区域，生成每个导电层上覆盖重叠区域的多边形区域；对多边形区域和多边形挖空区域进行与非操作，生成每个导电层在对应多边形区域内的第一部分导电区域；从每个导电层中删除对应多边形区域，生成每个导电层的第二部分导电区域；将第一部分导电区域和第二部分导电区域，生成每个导电层的目标导电区域。

上述装置用于执行前述实施例提供的方法，其实现原理和技术效果类似，在此不再赘述。

以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，或，一个或多个微处理器(digital singnal processor，简称DSP)，或，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(CentralProcessing Unit，简称CPU)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，简称SOC)的形式实现。

本申请实施例提供一种电子设备的可能实现示例，能够执行上述实施例提供的印制电路板挖空方法。图8为本申请实施例提供的一种电子设备的示意图，该设备可以集成于终端设备或者终端设备的芯片，该终端可以是具备数据处理功能的计算设备。

该电子设备包括：处理器801、存储介质802和总线，存储介质存储有处理器可执行的程序指令，当电子设备运行时，处理器与存储介质之间通过总线通信，处理器执行程序指令，以执行时执行上述印制电路板挖空方法的步骤。具体实现方式和技术效果类似，这里不再赘述。

本申请实施例提供一种计算机可读存储介质的可能实现示例，能够执行上述实施例提供的印制电路板挖空方法，存储介质上存储有计算机程序，计算机程序被处理器运行时执行上述印制电路板挖空方法的步骤。

存储在一个存储介质中的计算机程序，可以包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本发明各个实施例方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取存储器(英文：Random Access Memory，简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本发明各个实施例方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取存储器(英文：Random Access Memory，简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种印制电路板挖空方法，其特征在于，包括：

确定所述印制电路板的多边形挖空区域；

分别确定所述印制电路板中至少一个导电层与所述多边形挖空区域的重叠区域；

根据每个导电层的初始导电区域，和所述每个导电层与所述多边形挖空区域的重叠区域，生成所述每个导电层的目标导电区域。

2.如权利要求1所述的方法，其特征在于，所述确定所述印制电路板的多边形挖空区域，包括:

根据通过印制电路板图样输入的多边形绘制操作，生成所述多边形挖空区域，所述印制电路板图样的形状尺寸和所述印制电路板的形状尺寸相同。

3.如权利要求2所述的方法，其特征在于，所述印制电路板图样为空白图样，或者，所述印制电路板中预设层的图样。

4.如权利要求2所述的方法，其特征在于，所述多边形绘制操作包括：依次输入的多个坐标点的选择操作；所述根据通过印制电路板图样输入的多边形绘制操作，生成所述多边形挖空区域，包括：

依次对所述多个坐标点进行校验，并将校验通过的所述多个坐标点确定为多个顶点；

根据所述多个顶点，生成封闭形状的所述多边形挖空区域。

5.如权利要求4所述的方法，其特征在于，所述依次对所述多个坐标点进行校验，并将校验通过的所述多个坐标点确定为多个顶点，包括：

依次确定前2个坐标点为前2个顶点；

若第3个坐标点在所述前2个坐标点的第一预设范围内，则确定所述第3个坐标点校验通过，并将所述第3个坐标点记录为第3个顶点；

若第N个坐标点与第N-1个坐标点的第二预设范围内，则确定所述第N个顶点校验通过，并将所述第N个坐标点记录为第N个顶点，其中，N为大于或等于4的任一整数；

若第N+1个坐标点在第1个坐标点的第三预设范围内，则确定所述N+1个坐标点记录为第N+1个顶点。

6.如权利要求5所述的方法，其特征在于，所述第一预设范围为：所述第3个坐标点在所述前2个坐标点的线段的预设外扩矩形范围外，或者，所述第3个坐标点在以第1个坐标点为起点的预设圆形范围外；

所述第二预设范围为：所述第N个坐标点与第N-1个坐标点构成的线段与已生成边不能交叉，其中，所述已生成边为所述第N-1个坐标点之前的坐标点形成的多边形边；

所述第三预设范围为：所述第N+1个坐标点在以所述第1个坐标点为起点的预设圆形范围内。

7.如权利要求1所述的方法，其特征在于，所述分别确定所述印制电路板中至少一个导电层与所述多边形挖空区域的重叠区域，包括：

将所述多边形挖空区域的坐标分别投影至所述至少一个导电层，确定所述至少一个导电层和所述多边形挖空区域的重叠区域。

8.如权利要求1所述的方法，其特征在于，所述根据每个导电层的初始导电区域，和所述每个导电层与所述多边形挖空区域的重叠区域，生成所述每个导电层的目标导电区域，包括：

根据所述每个导电层与所述多边形挖空区域的重叠区域，生成所述每个导电层上覆盖所述重叠区域的多边形区域；

对所述多边形区域和所述多边形挖空区域进行与非操作，生成所述每个导电层在对应多边形区域内的第一部分导电区域；

从所述每个导电层中删除对应多边形区域，生成所述每个导电层的第二部分导电区域；

将所述第一部分导电区域和所述第二部分导电区域，生成所述每个导电层的目标导电区域。

9.一种印制电路板挖空装置，其特征在于，包括：挖空区域确认模块、重叠区域确定模块、导电区域生成模块；

所述挖空区域确认模块，用于确定所述印制电路板的多边形挖空区域；

所述重叠区域确定模块，用于分别确定所述印制电路板中至少一个导电层与所述多边形挖空区域的重叠区域；

所述导电区域生成模块，用于根据每个导电层的初始导电区域，和所述每个导电层与所述多边形挖空区域的重叠区域，生成所述每个导电层的目标导电区域。

10.一种电子设备，其特征在于，包括：处理器、存储介质和总线，所述存储介质存储有所述处理器可执行的程序指令，当电子设备运行时，所述处理器与所述存储介质之间通过总线通信，所述处理器执行所述程序指令，以执行时执行如权利要求1至8任一项所述的印制电路板挖空方法的步骤。