CN117397385A - 具有横向形成的存储器单元的存储器装置 - Google Patents

具有横向形成的存储器单元的存储器装置 Download PDF

Info

Publication number
CN117397385A
CN117397385A CN202280037225.7A CN202280037225A CN117397385A CN 117397385 A CN117397385 A CN 117397385A CN 202280037225 A CN202280037225 A CN 202280037225A CN 117397385 A CN117397385 A CN 117397385A
Authority
CN
China
Prior art keywords
electrode
opening
conductive
forming
examples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280037225.7A
Other languages
English (en)
Inventor
托马斯·M·格雷廷格
L·弗拉汀
P·M·弗兰
E·瓦雷西
P·凡蒂尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117397385A publication Critical patent/CN117397385A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

描述用于具有横向形成的存储器单元的存储器装置的方法、系统及装置。可形成包含多个电介质层之间的导电层的材料堆叠，其中所述导电层及电介质层可在所述材料堆叠的侧壁中形成通道。可用一或多种材料填充所述通道，其中可暴露所述一或多种材料中的最外材料的第一侧。可在所述材料堆叠中形成暴露所述一或多种材料中的至少一种材料的第二侧的开口。可使用所述开口以用硫属化物材料替换所述至少一种材料的部分，其中可在用所述硫属化物材料替换所述至少一种材料的所述部分之前形成电极材料。

Description

具有横向形成的存储器单元的存储器装置
交叉参考
本专利申请案主张格雷廷杰(Graettinger)等人在2021年5月27日申请的标题为“具有横向形成的存储器单元的存储器装置(MEMORY DEVICE WITH LATERALLY FORMEDMEMORY CELLS)”的第17/332,628号美国专利申请案的优先权，所述美国专利申请案让渡给其受让人且其全文以引用的方式明确地并入本文中。
背景技术
存储器装置广泛用于在各种电子装置(例如计算机、用户装置、无线通信装置、相机、数字显示器及类似者)中存储信息。通过将存储器装置内的存储器单元编程到各种状态而存储信息。举例来说，二进制存储器单元可编程到两种支持状态中的一者，所述状态通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持多于两种状态，可存储所述状态中的任一者。为存取经存储信息，组件可读取或感测存储器装置中的至少一个经存储状态。为存储信息，组件可将状态写入或编程于存储器装置中。
存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选择存储器、硫属化物存储器技术等等。存储器单元可为易失性的或非易失性的。
附图说明
图1说明根据如本文中所公开的实例的支持具有横向形成的存储器单元的存储器装置的系统的实例。
图2说明根据如本文中所公开的实例的支持具有横向形成的存储器单元的存储器装置的存储器裸片的实例。
图3A及3B说明根据如本文中所公开的实例的具有水平安置的存储器单元的竖直存储器阵列的多个视图。
图4A及4B说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。
图5说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。
图6说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。
图7说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。
图8说明根据如本文中所公开的实例的用于横向地形成材料结构的存储元件的过程的不同阶段。
图9说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。
图10说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。
图11说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。
图12说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。
图13说明根据如本文中所公开的实例的用于横向地形成材料结构的存储元件的过程的不同阶段。
图14A说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。
图14B说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。
图15说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。
图16说明根据如本文中所公开的实例的用于横向地形成材料结构的存储元件的过程的不同阶段。
图17到20展示说明根据如本文中所公开的实例的支持具有横向形成的存储器单元的存储器装置的一或若干方法的流程图。
具体实施方式
竖直存储器阵列可包含竖直地堆叠的水平安置存储器单元(例如，具有中介层，例如将竖直堆叠的水平安置存储器单元分离的电介质层)。用于在竖直存储器阵列中形成水平安置存储器单元的过程可包含产生水平安置腔且从内向外填充所述腔。例如，所述过程可涉及通过在所述腔的后壁上沉积第一材料而填充所述腔的后部分，通过在所述第一材料上沉积第二材料而填充所述腔的第二部分，及通过在所述第二材料上沉积第三材料而填充所述腔的第三部分。
较大单元可与较大编程及泄漏电流相关联(例如，四倍的编程电流及泄漏电流可与比另一单元大三倍的单元相关联)。因此，可期望用于形成具有较小尺寸的水平安置存储器单元的过程。然而，从内向外填充腔以形成水平安置存储器单元可能在形成具有较小尺寸(例如，具有在20纳米范围内的直径或宽度)的存储器单元时带来挑战。在一些实例中，用于产生与腔对准、用于接入腔的竖直开口的过程可经受光刻过程及严格容限。此外，随着所述存储器单元(及因此所述腔)的大小减小，竖直开口及腔的恰当对准可更难以获得。因此，涉及从内向外填充腔以形成存储器单元的用于形成竖直存储器阵列的过程可限于较大存储器单元大小。另外，从内向外填充腔可涉及在形成存储元件之后形成电极。为了避免损坏存储元件，可期望低温来形成所述电极，此可为不可行的或可能阻碍所述电极的形成。
为了简化用于在竖直阵列中形成存储器单元的过程且为了实现较小存储器单元的形成，可建立涉及从横向侧(而非从内向外)暴露及填充腔的形成过程。在一些实例中，所述形成过程可包含例如经由沟槽将用于存储器单元的组件的一或多种占位符材料沉积到由材料层形成的通道中。所述形成过程也可包含形成暴露一或多种占位符材料的横向侧的竖直开口。所述竖直开口可用于用存储器单元的对应组件(例如，电极或存储元件)的材料替换一或多种占位符材料的部分。在一些实例中，所述形成过程可在用与存储元件相关联的材料替换一或多种占位符材料的占位符材料之前用与电极相关联的材料替换一或多种占位符材料的子集(其可被称为“电极优先”填充过程，其中在存储器单元结构之前形成电极结构)，此可最小化原本在电极结构之前形成存储器单元结构时可能发生的不利影响，以及其它优点。
通过产生暴露所述占位符材料的横向侧的竖直开口，可使用较大开口且可避免用于将所述竖直开口与腔对准的操作。此外，通过暴露所述占位符材料的横向侧，可在与存储元件相关联的占位符材料之前替换与所述电极相关联的占位符材料(例如，从而使电极能够使用较高温度来形成而不会损坏存储元件)。另外，从横向方向形成存储元件可防止将存储元件的与通过存储元件的导电路径相交的侧暴露于可能改变所述存储元件的侧的特性的形成过程。
首先在存储器系统、裸片及阵列的上下文中描述本公开的特征。也在材料结构的不同视角及一或多个形成过程的阶段的上下文中描述本公开的特征。本公开的这些及其它特征是通过参考与具有横向形成的存储器单元的存储器装置相关的流程图进行进一步说明且参考所述流程图进行描述。
图1说明根据如本文中公开的实例的支持具有横向形成的存储器单元的存储器装置的系统100的实例。系统100可包含主机装置105、存储器装置110，及将主机装置105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置，但可在单个存储器装置(例如，存储器装置110)的上下文中描述一或多个存储器装置110的方面。
系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接的装置、车辆控制器或类似者的方面。存储器装置110可为可操作以存储用于系统100的一或多个其它组件的数据的系统的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器来执行过程的装置内(例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接的装置、车辆控制器、系统单芯片(SoC)或某一其它固定或便携式电子装置以及其它实例内)的处理器或其它电路系统的实例。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其任何组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。
存储器装置110可为可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置以与一或多种不同类型的主机装置105一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下一或多者：用以调制信号的调制方案；用于传递信号的各种引脚配置；主机装置105及存储器装置110的物理封装的各种外观尺寸；主机装置105与存储器装置110之间的时钟信令及同步；时序惯例；或其它因素。
存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的辅助型或依赖型装置(例如，对由主机装置105通过外部存储器控制器120提供的命令作出响应且执行所述命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或其它组件(例如一或多个外围组件或一或多个输入/输出控制器)中的一或多者。主机装置105的组件可使用总线135彼此耦合。
处理器125可操作以为系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC以及其它实例的实例。在一些实例中，外部存储器控制器120可由处理器125实施或为处理器125的部分。
BIOS组件130可为包含操作为固件的BIOS的软件组件，其可初始化及运行系统100或主机装置105的各种硬件组件。BIOS组件130也可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
存储器装置110可包含用以支持用于数据存储的所要容量或指定容量的装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)。每一存储器裸片160(例如，存储器裸片160a、存储器裸片160b、存储器裸片160N)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个片块、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片160的存储器装置110可被称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
存储器裸片160可为一个二维(2D)存储器单元阵列的实例或可为一个三维(3D)存储器单元阵列的实例。2D存储器裸片160可包含单个存储器阵列170。3D存储器裸片160可包含可彼此上下堆叠或定位成彼此相邻(例如，相对于衬底)的两个或更多个存储器阵列170。在一些实例中，3D存储器裸片160中的存储器阵列170可被称为群组、层阶、层或裸片。3D存储器裸片160可包含任何数量的堆叠存储器阵列170(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。在一些3D存储器裸片160中，不同群组可共享至少一条共同存取线使得一些群组可共享行线或列线中的一或多者。
装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令且可操作以接收、传输或执行与存储器装置110的组件有关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160、或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可控制本文中结合存储器裸片160的本地存储器控制器165描述的存储器装置110的操作。
本地存储器控制器165(例如，在存储器裸片160本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155及本地存储器控制器165，或外部存储器控制器120可执行本文中描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或与外部存储器控制器120或处理器125直接通信，或其任何组合。可包含于装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调制所接收信号的解码器、用于编码或调制待传输信号的编码器、或可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
外部存储器控制器120可操作以实现系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间的信息、数据或命令中的一或多者的传递。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，可由处理器125实施外部存储器控制器120或系统100或主机装置105的其它组件或其在本文中描述的功能。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件、或软件、或其某一组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但在一些实例中，可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施外部存储器控制器120或其在本文中描述的功能，或反之亦然。
主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一通道115可包含在与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可操作以载送信号的导电路径的实例。举例来说，通道115可包含第一端子，其包含主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可操作以充当通道的部分。
通道115(及相关联信号路径及端子)可专用于传递一或多个类型的信息。举例来说，通道115可包含一或多个命令及地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192、或其任何组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令经由通道115传递信令。在SDR信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降边缘上)寄存信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对每一时钟循环(例如，在时钟信号的上升边缘及下降边缘两者上)寄存信号的两个调制符号(例如，信号电平)。
存储器裸片160可包含由材料堆叠(其也可被称为材料结构)形成的存储器阵列。在一些实例中，所述材料堆叠包含多个电介质层之间的导电层，其中导电层及电介质层可在材料堆叠的侧壁中形成通道。可用一或多种材料(例如，导电材料、一或多种占位符材料或其任何组合)填充所述通道，其中可暴露一或多种材料中的最外材料的第一侧。可在材料堆叠中形成暴露一或多种材料中的至少一种材料(例如，用于存储元件的占位符材料)的第二(例如，横向)侧的开口。可使用所述开口以用硫属化物材料替换至少一种材料的部分(例如，以形成存储元件)。
图2说明根据如本文中公开的实例的支持具有横向形成的存储器单元的存储器装置的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置、或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自经编程以存储不同逻辑状态(例如，一组两个或更多个可能状态的编程状态)。举例来说，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多电平存储器单元205)可操作以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可经布置成一阵列，例如参考图1描述的存储器阵列170。
存储器单元205可使用可配置材料(其可被称为存储器元件、存储器存储元件、材料元件、材料存储器元件、材料部分、或极性写入材料部分等等)来存储逻辑状态。存储器单元205的可配置材料可指基于硫属化物的存储组件，如参考图3A及3B更详细地描述。举例来说，硫属化物存储元件可用于相变存储器(PCM)单元、定限存储器单元或自选择存储器单元中。
存储器裸片200可包含布置成一图案(例如网格状图案)的存取线(例如，行线210及列线215)。存取线可由一或多个导电材料形成。在一些实例中，行线210可被称为字线。在一些实例中，列线215可被称为数字线或位线。在不失理解或操作的情况下，对存取线、行线、列线、字线、数字线或位线或其类似物的引用可互换。可将存储器单元205定位于行线210及列线215的相交点处。
可通过激活或选择存取线(例如行线210或列线215中的一或多者)对存储器单元205执行例如读取及写入的操作。通过加偏压于行线210及列线215(例如，将电压施加于行线210或列线215)，可在其相交点处存取单个存储器单元205。呈二维或三维配置的行线210及列线215的相交点可被称为存储器单元205的地址。存取线可为与存储器单元205耦合的导电线且可用于对存储器单元205执行存取操作。
可通过行解码器220或列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收的行地址激活行线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收的列地址激活列线215。
感测组件230可操作以检测存储器单元205的状态(例如，材料状态、电阻、阈值状态)且基于所存储状态确定存储器单元205的逻辑状态。感测组件230可包含用以放大或以其它方式转换由存取存储器单元205所致的信号的一或多个感测放大器。感测组件230可比较从存储器单元205检测的信号与参考235(例如，参考电压)。存储器单元205的所检测逻辑状态可提供为感测组件230的输出(例如，到输入/输出240)，且可向包含存储器裸片200的存储器装置的另一组件指示所检测逻辑状态。
本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件230)控制存储器单元205的存取。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225及感测组件230中的一或多者可与本地存储器控制器260共置。本地存储器控制器260可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或两者)转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行一或多个操作将数据从存储器裸片200传递到主机装置105。本地存储器控制器260可产生行信号及列地址信号以激活目标行线210及目标列线215。本地存储器控制器260也可产生及控制在存储器裸片200的操作期间所使用的各种电压或电流。一般来说，本文中论述的施加电压或电流的振幅、形状、或持续时间可变化且可针对在操作存储器裸片200中论述的各种操作而不同。
本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作、或激活操作等等。在一些实例中，可由本地存储器控制器260响应于(例如，来自主机装置105的)各种存取命令而执行或以其它方式协调存取操作。本地存储器控制器260可操作以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的与存取存储器单元205不直接有关的其它操作。
存储器裸片200可由材料堆叠(其也可被称为材料结构)形成。在一些实例中，所述材料堆叠包含多个电介质层之间的导电层，其中导电层及电介质层可在材料堆叠的侧壁中形成通道。可用一或多种材料(例如，导电材料、一或多种占位符材料或其任何组合)填充所述通道，其中可暴露一或多种材料中的最外材料的第一侧。可在材料堆叠中形成暴露一或多种材料中的至少一种材料(例如，用于存储元件的占位符材料)的第二(例如，横向)侧的开口。作为用于形成一或多个存储器单元205的过程的部分，可使用所述开口以用硫属化物材料替换至少一种材料的部分(例如，以形成存储元件)。
图3A及3B说明根据如本文中所公开的实例的具有水平安置存储器单元的竖直存储器阵列的多个视图。存储器阵列300可为参考图1及2所描述的存储器阵列或存储器裸片的部分的实例。
第一透视图301-a展示存储器阵列300的三维视图。存储器阵列300可包含定位于衬底335上方的存储器单元的第一群组305及第二群组310。第一群组305可定位于第二群组310上方。虽然存储器阵列300的实例包含三个群组(包含第一群组305及第二群组310)，但存储器阵列300可包含任何数量的群组(例如，一个群组、两个群组或多于三个群组)。
存储器阵列300也可包含行线210-a、行线210-b、列线215-a及列线215-b，其可为如参考图2所描述的行线210及列线215的实例。在一些实例中，行线210可被称为字线，且列线215可被称为位线或数字线。列线215可形成为是竖直支柱且正交(或垂直)于由衬底335界定的平面延伸。行线210可平行于由衬底335界定的平面延伸。
第一群组305的第一组存储器单元可包含在一组存取线之间(例如，在行线210-a与列线215-a之间或在行线210-a与列线215-b之间)的横向安置支柱中的一或多种硫属化物材料，且第一群组305的第二组存储器单元可包含在另一组存取线之间(例如，在列线215-a与行线210-b之间或在列线215-b与行线210-b之间)的横向定向支柱中的一或多种硫属化物材料。例如，在存取线之间延伸的单个横向定向支柱(其也可被称为网桥或轨条)可包含第一电极、第一硫属化物材料(例如，选择器组件)、第二电极、第二硫属化物材料(例如，存储元件)、第三电极或其任何组合。为了增加所描绘特征的可见性及清晰度，尽管图3A及3B中所包含的一些元件是用数字指示符标记，但其它对应元件未被标记，虽然其是相同的或将被理解为类似。
第一群组305的第一存储器单元可包含第一电极325-a、存储元件320-a、第二电极330-a或其任何组合。第一群组305的第二存储器单元可包含第一电极325-b、存储元件320-b、第二电极330-b或其任何组合。存储元件320可为硫属化物材料的实例，例如相变存储元件、定限存储元件或自选择存储元件。在一些实例中，第一群组305的存储器单元可具有共同导电线使得第一群组305的对应存储器单元(例如，第一存储器单元及第二存储器单元)可共享列线215。例如，第二存储器单元的第一电极325-b及第一存储器单元的第一电极325-a可与列线215-a组合。在一些实例中，接触列线215的电极可被称为顶部电极(例如，第一电极325)且接触行线210的电极可被称为底部电极(例如，第二电极330)。在一些实例中，从第一电极325通过存储元件320到第二电极330的电流路径的方向平行于由衬底335界定的平面。
在一些实例中，第一群组305中的存储器单元可共享共同行线，同时连接到不同列线。此外，在一些实例中，第一群组305的存储器单元可与第二群组310的存储器单元共享列线。例如，第一群组305中的存储器单元可与第二群组310中的存储器单元共享列线215。
在一些实例中，存储元件320的材料可包含硫属化物材料或其它合金，包含硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)、硅(Si)、或铟(In)、或其各种组合。在一些实例中，主要具有硒(Se)、砷(As)及锗(Ge)的硫属化物材料可被称为SAG合金。在一些实例中，SAG合金也可包含硅(Si)且此硫属化物材料可被称为SiSAG合金。在一些实例中，SAG合金可包含硅(Si)或铟(In)或其任何组合，且此等硫属化物材料可分别被称为SiSAG合金或InSAG合金或其任何组合。在一些实例中，硫属化物玻璃可包含各自呈原子或分子形式的额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。
在一些实例中，存储元件320可为相变存储器单元的实例。在此类实例中，存储元件320中使用的材料可基于合金(例如上文列出的合金)且可经操作以便在存储器单元的正常操作期间经历相变(例如，所述材料的至少部分可改变相位)或变为不同物理状态。举例来说，相变存储器单元可具有非晶状态(例如，相对无序原子配置)及结晶状态(例如，相对有序原子配置)。
相变存储器单元可展现相变材料(其可为硫属化物材料)的结晶状态与非晶状态的电阻之间的显著差异。处于结晶状态的材料可具有布置成周期性结构的原子，此可导致相对较低电阻。相比之下，处于非晶状态的材料可不具有周期性原子结构或具有相对较小周期性原子结构，此可具有相对较高电阻。
材料的非晶状态与结晶状态之间的电阻值的差异可为实质的。举例来说，处于非晶状态的材料可具有比处于其结晶状态的材料的电阻大一或多个数量级的电阻。在一些实例中，材料可为部分非晶及部分结晶，且电阻可具有处于完全结晶或完全非晶状态的材料的电阻之间的某一值。在此类实例中，可使用材料来存储多于两个逻辑状态(例如，三个或更多个逻辑状态)。
在相变存储器单元(例如，第一电极325-a、存储元件320-a、第二电极330-a)的编程(写入)操作期间，编程脉冲的各种参数可影响(例如，确定、设置、编程)存储元件320的材料的特定行为或特性，例如材料的阈值电压或材料的电阻。为在相变存储器单元中编程低电阻状态(例如，相对结晶状态)，可施加加热或熔化存储元件320的材料的编程脉冲，其可与至少暂时形成相对无序(例如，非晶)原子布置相关联。可在一持续时间内减小(例如，相对缓慢地)编程脉冲的振幅以允许材料在其冷却时形成结晶结构，借此形成稳定结晶材料状态。
为在相变存储器单元中编程高电阻状态(例如，相对非晶状态)，可施加加热及/或熔化存储元件320的材料的编程脉冲。可比用于低电阻状态的编程脉冲更迅速地减小编程脉冲的振幅。在此类案例中，材料可在原子呈更无序原子布置的情况下冷却，这是因为原子在材料达到稳定状态之前无法形成结晶结构，借此形成稳定非晶材料状态。取决于由存储元件320的材料存储的逻辑状态的存储元件320的材料的阈值电压或电阻的差异可对应于存储元件320的读取窗。在一些情况中，存储元件的部分可经历与逻辑状态相关联的材料变化。在一些实例中，例如对于对存储器单元或自选择存储器单元定限，由存储器单元支持的一些或全部逻辑状态组可与硫属化物材料的非晶状态相关联(例如，处于单个状态的材料可操作以存储不同逻辑状态)。
在一些实例中，水平安置存储器单元可为自选择存储器单元的实例。在此类实例中，存储元件320中使用的材料可基于合金(例如上文列出的合金)。可操作存储元件320以便在存储器单元的正常操作期间经历到不同物理状态的改变。举例来说，自选择存储器单元可经编程以具有高阈值电压状态或低阈值电压状态。高阈值电压状态可对应于第一逻辑状态(例如，复位状态)且低阈值电压状态可对应于第二逻辑状态(例如，设置状态)。取决于由存储元件320的材料存储的逻辑状态的存储元件320的材料的阈值电压的差异(例如，在材料存储逻辑状态“0”时阈值电压与存储逻辑状态“1”时阈值电压之间的差异)可对应于存储元件320的读取窗。
由于具有可编程阈值电压，当跨存储元件320施加的电压超过编程阈值电压时，电流可流动通过存储元件320。因此，用于存取一个自选择存储器单元的操作可能不会干扰与共同存取线耦合的另一自选择存储器单元(例如，其具有较高阈值电压)的状态。因此，自选择存储器单元可不与用于将自选择存储器单元与施加于电耦合存储器单元的电压隔离的选择元件(例如，晶体管或二极管)耦合。
存储器阵列300的架构可被称为交叉点架构，其中存储器单元形成于行线210与列线215之间的拓扑交叉点处。相较于其它存储器架构，此交叉点架构可以较低生产成本提供相对较高密度数据存储。举例来说，交叉点架构相较于其它架构可具有减小的面积及因此增加的存储器单元密度的存储器单元。举例来说，相较于具有6F2存储器单元面积的其它架构(例如具有三端子选择器元件的架构)，架构可具有4F2存储器单元面积，其中F是最小特征大小。举例来说，DRAM可使用晶体管(其是三端子装置)作为用于每一存储器单元的选择器元件且相较于交叉点架构可具有更大存储器单元面积。
尽管图3A的实例展示具有两个横向邻近层存储器单元的存储器群组，但其它配置也是可能的。在一些实例中，存储器群组包含横向安置的单个层，其可被称为二维存储器。此外，在一些情况下，图3A中所展示或参考图3A所描述的元件可如所展示或所描述般彼此电耦合但物理上重新配置(例如，存储元件320及可能选择元件或电极可电串联于行线210与列线215之间，但不需要在支柱或堆叠中)。
第二透视图301-b展示从存储器阵列300的前部查看的存储器阵列300的截面视图。第二透视图301-b展示第一透视图301-a中未描绘的包含于存储器阵列300中的额外材料层(以增加所描绘特征的可见性及清晰度)。第二透视图301-b展示行线210之间的电介质层345。第二透视图301-b也展示在存储器阵列300的相对于衬底335的相对侧上的第二衬底340。
存储器阵列300的架构可被称为交叉点架构、竖直存储器架构或两者，且存储器阵列300可被称为竖直存储器阵列。竖直存储器阵列可通过以下步骤形成：彼此上下堆叠地交错沉积导电及绝缘材料层；形成穿过交错材料层的沟槽(例如，通过蚀刻以蛇行方式)；及使用所述沟槽以通过一或多个沉积操作相对于衬底(例如，衬底335或第二衬底340)形成水平安置存储器单元。在一些实例中，导电触点350嵌入衬底335内且可用于接入存取线(例如，列线215)。在一些实例中，第一材料层(例如，包含电介质层345的绝缘材料层)可形成于衬底335的顶部上，第二材料层(例如，包含行线210的导电材料层)可形成于第一材料层的顶部上，第三材料层(例如，包含另一电介质层的绝缘材料层)可形成于第二材料层的顶部上等等。在形成交错材料层之后，可(例如，使用蚀刻过程)移除所述材料层的部分以形成沟槽。
在一些实例中，在形成列线215之前，所述沟槽可延伸穿过由列线215占据的空间。在一些实例中，可使用所述沟槽来将导电及绝缘层分成两个部分且水平地(例如，各向同性地)蚀除剩余导电材料层的部分，从而在所述沟槽的一或多个侧壁中形成多个行线210及通道。在形成存储元件320之前，所述通道可延伸穿过由存储元件320占据的空间。接着可用填充材料(例如，用绝缘材料、电介质材料)填充所述沟槽及通道。所述填充材料可使用与电介质层345不同的绝缘材料。
可在经填充沟槽的部分中(例如，在导电触点350上方)产生竖直开口(其也可被称为通孔)。在形成列线215之前，所述竖直开口的竖直开口可形成于由列线215占据的空间中。可使用竖直开口来移除填充材料的部分，从而形成在水平、竖直及向内/向外方向上彼此分离(例如，通过绝缘材料)的多个腔。在形成存储元件320之前，所述腔可形成于由存储元件320占据的空间中。
接着可经由竖直开口填充所述腔(例如，从内向外)。在一些实例中，可使用硫属化物材料来填充多个腔(形成存储元件320)，且可使用导电材料来填充在填充所述腔之后保留的竖直开口(形成列线215)。在一些实例中，代替用硫属化物材料填充多个腔，可将导电材料沉积到多个腔中(形成第二电极330)，接着可将硫属化物材料沉积到多个腔中(形成存储元件320)，且接下来可使用另一导电材料来填充所述腔的剩余部分(形成第一电极325)。在一些实例中，第二电极330可与行线210接触，且第一电极325可与列线215接触。
因此，用于形成竖直存储器阵列的过程可导致通过绝缘材料(例如，电介质材料)彼此分离(例如，隔离)的水平安置存储器单元的群组的竖直堆叠。如本文中所描述，水平安置存储器单元可包含第二电极330、存储元件320及第一电极325。在一些实例中，水平安置存储器单元可为自选择存储器单元的实例。自选择存储器单元可被编程为具有高阈值电压状态或低阈值电压状态，且可不采取措施来将自选择存储器单元与施加于其它电耦合存储器单元的电压隔离。
较大单元可与较大编程及泄漏电流相关联(例如，四倍的编程电流及泄漏电流可与比另一单元大三倍的单元相关联)。因此，可期望用于形成具有较小尺寸的水平安置存储器单元的过程。然而，从内向外填充腔以形成水平安置存储器单元可能在形成具有较小尺寸(例如，具有在20纳米范围内的直径)的存储器单元时带来挑战。在一些实例中，用于产生与腔对准、用于接入腔的竖直开口的过程可经受光刻过程及严格容限。此外，随着所述存储器单元(及因此所述腔)的大小减小，竖直开口及腔的恰当对准可更难以获得。因此，涉及从内向外填充腔以形成存储器单元的用于形成竖直存储器阵列的过程可限于较大存储器单元大小。另外，从内向外填充腔可涉及在形成存储元件之后形成电极。为了避免损坏存储元件，可期望低温来形成所述电极，此可为不可行的或可能阻碍电极的形成。
为了简化用于在竖直阵列中形成存储器单元的过程且为了实现形成较小存储器单元，可建立涉及从横向侧(而非从内向外)暴露及填充腔的形成过程。在一些实例中，所建立的形成过程可包含用于经由沟槽将用于存储器单元的组件的一或多种占位符材料沉积到由材料层形成的通道中的操作。所述形成过程也可包含用于形成暴露一或多种占位符材料的横向侧的竖直开口的操作。竖直开口可用于用存储器单元的对应组件(例如，电极或存储元件)的材料替换一或多种占位符材料的部分。在一些实例中，所述形成过程可在用与存储元件相关联的材料替换一或多种占位符材料的占位符材料之前用与电极相关联的材料替换一或多种占位符材料的子集(其可被称为“电极优先”填充过程)。
通过产生暴露所述占位符材料的横向侧的竖直开口，可使用较大开口且可避免用于将竖直开口与腔对准的操作。此外，通过暴露所述占位符材料的横向侧，可在与存储元件相关联的占位符材料之前替换与所述电极相关联的占位符材料(例如，从而使电极能够使用较高温度来形成而不会损坏存储元件)。
图4A及4B说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。第一透视图401描绘用于形成存储器阵列(例如，图3A及3B的存储器阵列300)的材料结构400的俯视图。第二透视图402描绘通过沿着线B从材料结构400的顶部到材料结构400的底部省略(例如，切割)材料结构400、在线A的方向上查看经暴露区段而获得的材料结构400的截面视图。沿着电介质材料407及开口409以蛇行方式伸展的虚线411可表示先前形成的沟槽。
材料结构400可包含导电材料405、电介质材料407及开口409。在一些实例中，导电材料405可为用于形成字线的导电材料(例如，钨)。此外，电介质材料407可为绝缘材料(例如，氧化硅)且可用作可用于形成存储器单元的后续开口的占位符。开口409可为从材料结构400的顶部延伸到材料结构400的底部处的衬底435的竖直开口。材料结构400也可包含材料结构400的顶部处的第二衬底445。在一些实例中，开口409可用于贯穿材料结构400形成导电层(例如，导电层410)。在一些实例中，导电层可对应于字线。也可在形成导电层时形成电介质层(例如，电介质层440)。在一些实例中，导电触点450可在第二透视图402中所展示的截面的底部处嵌入衬底435中。
图4B说明在移除电介质材料407的部分及导电层的部分之后材料结构400的与第二透视图402相同的截面视图。在一些实例中，可使用一或多个操作(例如，湿式蚀刻、干式蚀刻、光刻)来移除电介质材料407的支柱，从而暴露电介质及导电层。在暴露电介质及导电层之后，可使用开口460以从电介质层(例如，第一电介质层440-1)拉回导电层(例如，导电层410)使得导电层的边缘从电介质层偏移(例如，达20纳米到40纳米之间)。在一些实例中，导电层连同多个电介质层一起形成在从材料结构400的前部延伸到材料结构400的后部(例如，到页面中)的方向上延伸穿过材料结构400的通道。例如，导电层410、第一电介质层440-1及第二电介质层440-2可形成通道455。
图5说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。第一透视图501描绘通过从材料结构500的顶部到材料结构500的底部及从材料结构500的前部到材料结构500的后部省略(例如，切割)材料结构500而获得的具有经暴露截面的材料结构500的三维视图。第二透视图502描绘通过从材料结构500的顶部到材料结构500的底部省略(例如，切割)材料结构500且从材料结构500的前部查看经暴露截面而获得的材料结构500的截面视图。第三透视图503描绘通过从材料结构500的前部到材料结构500的后部省略(例如，切割)材料结构500且从材料结构500的顶部查看经暴露截面而获得的材料结构500的另一截面视图。
第三透视图503的截面可对应于穿过第二透视图502的截面的虚线，且第二透视图502的截面可对应于穿过第三透视图503的截面的虚线。在一些实例中，材料结构500可用于形成存储器阵列且可为材料结构的实例，如参考图4A或4B所描述。
在一些实例中，可经由开口(例如，图4B的开口460)用一或多种材料填充材料结构500中的一或多个通道(例如，图4B的通道455)，所述开口也可为沟槽。在一些实例中，第一材料530可形成于一或多个通道中(例如，在其后壁上)。第一材料530可填充所述通道的内部部分，从而覆盖一或多个字线510的经暴露表面。在一些实例中，第一材料530是导电材料(例如，碳)且与形成第一电极(例如，底部电极)相关联(或形成所述第一电极)。在一些实例中，在所述通道中形成第一材料530包含将大量第一材料沉积到所述开口中使得所述通道被第一材料完全填充且所述开口的侧被第一材料覆盖。
接下来，可移除第一材料的部分使得第一材料的剩余部分对应于所述通道内的第一材料530。在一些实例中，第一材料530可从材料结构500的前部延伸到材料结构500的后部，如第一透视图501及第三透视图503中所展示。此外，第一材料530的第一侧可在形成第一材料530之后暴露于所述开口。在一些实例中，与形成第一材料530相关联的温度是约400摄氏度。在一些实例中，第一材料530(远离字线510延伸)的厚度可在2纳米到5纳米之间。
在所述通道中形成第一材料530之后，可在所述通道中(例如，在第一材料530上)形成第二材料540。第二材料540可填充所述通道的内部部分，从而覆盖第一材料530的经暴露表面。在一些实例中，第二材料540是牺牲(或占位符)材料(例如，氮化硅)且与形成存储元件相关联。在一些实例中，第二材料540是绝缘材料。在一些实例中，在所述通道中形成第二材料540包含将大量第二材料沉积到所述开口中使得所述通道的剩余部分被第二材料完全填充且所述开口的侧被第二材料覆盖。
接下来，可移除第二材料的部分使得第二材料的剩余部分对应于所述通道内的第二材料540。在一些实例中，第二材料540可从材料结构500的前部延伸到材料结构500的后部，如第一透视图501及第三透视图503中所展示。此外，第一材料530的第一侧可被覆盖且第二材料540的第一侧可在形成第二材料540之后暴露于所述开口。在一些实例中，第二材料540(远离字线510延伸)的厚度可在15纳米到25纳米之间。
在所述通道中形成第二材料540之后，可在所述通道中(例如，在第二材料540上)形成第三材料545。第三材料545可填充所述通道的内部部分，从而覆盖第二材料540的经暴露表面。在一些实例中，第三材料545是牺牲(或占位符)材料(例如，氧化铝)且与形成第二电极(例如，一顶部电极)相关联。在一些实例中，第三材料545是绝缘材料。在一些实例中，在所述通道中形成第三材料545包含将大量第三材料沉积到所述开口中使得所述通道的剩余部分被第三材料完全填充且所述开口的侧被第三材料覆盖。
接下来，可移除第三材料的部分使得第三材料的剩余部分对应于所述通道内的第三材料545。在一些实例中，第三材料545可从材料结构500的前部延伸到材料结构500的后部，如第一透视图501及第三透视图503中所展示。此外，第二材料540的第一侧可被覆盖且第三材料545的第一侧可在形成第三材料545之后暴露于所述开口。在一些实例中，第三材料545(远离字线510延伸)的厚度可在5纳米到10纳米之间。
在所述通道中形成第三材料545之后，可用电介质材料547填充用于接入所述通道的开口(或沟槽)。因此，可由电介质材料547覆盖第三材料545的第一侧。在一些实例中，电介质材料547是或包含氧化物材料。
图6说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。第一透视图601描绘通过从材料结构600的前部到材料结构600的后部省略(例如，切割)材料结构600且从材料结构600的顶部查看经暴露截面而获得的材料结构600的截面视图。第二透视图602描绘通过从材料结构600的顶部到材料结构600的底部省略(例如，切割)材料结构600且从材料结构600的前部查看经暴露截面而获得的材料结构600的另一截面视图。
第一透视图601的截面可对应于穿过第二透视图602的截面的虚线(标记为B)，且第二透视图602的截面可对应于穿过第一透视图601的截面的虚线(标记为B)。此外，图5的第二透视图502的截面可对应于穿过第一透视图601的截面的虚线(标记为A)。
在一些实例中，材料结构600可用于形成存储器阵列且可为材料结构的实例，如参考图4及5所描述。材料结构600可包含字线610、第一材料630、第二材料640、第三材料645及电介质材料647。在形成图5中所描绘的结构之后，可在材料结构600中形成一或多个开口650。开口650可从材料结构600的顶部延伸到材料结构600的底部(例如，到衬底)。此外，所述开口可暴露第一材料630、第二材料640及第三材料645中的一或多者的第二侧。在一些实例中，第二侧可被称为横向侧。
在一些实例中，第一材料630是导电材料且形成底部电极。在一些实例中，形成暴露第一材料630的第二侧、第二材料640的第二侧及第三材料645的第二侧的开口(例如，第一开口650-1)。在此类实例中，第一材料630可跨材料结构600断裂，从而形成各自接触相应组的一或多个存储元件的多个电极(例如，底部电极)。在其它实例中，形成暴露第二材料640的第二侧及第三材料645的第二侧的开口(例如，第二开口650-2)。在此类实例中，第一材料630可跨材料结构600延伸，从而形成接触多个存储元件的单个电极。
在一些实例中，形成开口650可包含执行移除电介质材料647的第一蚀刻操作(例如，干式蚀刻)以及移除第三材料645及第二材料640的第二蚀刻操作(例如，湿式蚀刻)。在一些实例中，第二蚀刻操作被分成两个操作，例如，移除第三材料645的第一蚀刻操作(例如，湿式蚀刻)及移除第二材料640的第二蚀刻操作。在一些实例中，形成开口650包含移除第一材料630(例如，以形成第一开口650-1)的第三蚀刻操作(例如，湿式蚀刻)。在此类情况下，初始开口可具有小于随后开口650的尺寸(例如，初始开口的长度可小25纳米)。
通过暴露第一材料630、第二材料640、第三材料645的横向侧或其任何组合，用于形成材料结构600的过程可能够形成用于不同存储器组件的特定腔(代替用于多个存储器组件的一个腔)。此外，用于形成材料结构600的过程可能够以所要顺序(而非由从内到外填充腔所规定的顺序)形成存储器组件。例如，用于形成材料结构600的过程可经配置以在形成硫属化物组件之前形成电极。
图7说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。第一阶段701展示与形成用于形成电极(例如，顶部电极725)的腔(例如，腔755)相关联的形成过程的阶段。第二阶段702展示与用导电材料填充腔相关联的形成过程的阶段。第三阶段703展示与移除导电材料的过量部分以获得一组电极(例如，顶部电极725)相关联的形成过程的阶段。
在一些实例中，材料结构700可用于形成存储器阵列且可为材料结构的实例，如参考图4到6所描述。材料结构700可包含字线710、底部电极730、第二材料740、第三材料745及电介质材料747。材料结构700也可包含在形成过程的先前阶段期间形成的开口750。
在一些实例中，开口750-1可用于在第三材料745中形成腔(例如，腔755)。在一些实例中，开口750-1可用于执行移除第三材料745的部分的蚀刻过程，使得第三材料745的边缘从第二材料740的边缘及电介质材料747偏移。在一些实例中，除第一阶段701中所展示的腔之外，多个腔也形成于竖直方向上且通过电介质材料747分离。在一些实例中，形成腔包含执行湿式蚀刻操作以移除第三材料745的部分(例如，移除约20纳米的第三材料745)。
在形成腔之后，可在开口750及腔755内沉积导电材料760。导电材料760可包含碳。在一些实例中，导电材料760填充腔且过量导电材料760沉积于开口750的侧壁上。在一些实例中，与沉积导电材料760相关联的温度是约400摄氏度(例如，因为尚未形成存储元件)。在沉积导电材料760之后，可(例如，使用湿式或干式蚀刻技术)移除开口750的侧壁上的导电材料760的部分使得可形成导电材料760的单独部分。导电材料760的单独部分可对应于顶部电极725。在一些实例中，可留下导电材料760的接触字线710的部分使得底部电极730跨材料结构700延伸。
在一些实例中，与沉积导电材料760以形成顶部电极725相关联的温度可高于涉及在形成存储元件之后沉积导电材料760的其它形成过程(例如，因为温度的影响可能主要影响牺牲第二材料740)。
图8说明根据如本文中所公开的实例的用于横向地形成材料结构的存储元件的过程的不同阶段。第一阶段801展示与形成腔(例如，腔855)相关联、与形成存储元件(例如，存储元件820)相关联的形成过程的阶段。第二阶段802展示与用硫属化物材料填充腔相关联的形成过程的阶段。第三阶段803展示与移除导电材料的过量部分以获得一组存储元件(例如，存储元件820)相关联的形成过程的阶段。
在一些实例中，材料结构800可用于形成存储器阵列且可为材料结构的实例，如参考图4到7所描述。材料结构800可包含字线810、底部电极830、第二材料840、第三材料845、电介质材料847及顶部电极825。材料结构800也可包含在形成过程的先前阶段期间形成的开口850。
在一些实例中，开口850-1可用于在第二材料840中形成腔(例如，腔855)。在一些实例中，开口850-1可用于执行移除第二材料840的部分的蚀刻过程，使得第二材料840的边缘从底部电极830的边缘及顶部电极825偏移。在一些实例中，除在第一阶段801中产生的腔之外，多个腔也形成于竖直方向上且通过电介质材料847分离。在一些实例中，形成腔包含执行湿式蚀刻操作以移除第二材料840的部分(例如，移除约20纳米的第二材料840)。
在形成腔之后，可在开口850及腔855内沉积硫属化物材料860。在一些实例中，硫属化物材料860填充腔且过量硫属化物材料860沉积于开口850的侧壁上。在一些实例中，硫属化物材料860的过量部分的宽度可为约10纳米到15纳米，例如，以确保腔被填充。
在一些实例中，在沉积硫属化物材料860之前，可在腔855的内部沉积保护材料(例如，氧化铝材料)或可形成氮化过程以硬化第二材料840的经暴露表面、顶部电极825、底部电极830或其任何组合。在此类情况下，在形成存储元件820之后，保护衬层可至少部分(如果不完全)围绕存储元件820而存在。
可移除开口850的侧壁上的硫属化物材料860的部分(例如，使用湿式蚀刻技术)使得可形成硫属化物材料860的单独部分。在一些实例中，硫属化物材料860的非有源侧壁部分暴露于湿式蚀刻。硫属化物材料860的单独部分可对应于存储元件820。在一些实例中，导电路径865从底部电极830延伸通过存储元件820而到顶部电极825。在一些实例中，通过存储元件820的导电路径865可沿着不与开口850相交的轴延伸。在一些实例中，存储元件的边缘从底部及顶部电极的边缘偏移。例如，存储元件820的最右边缘可在向左方向上从底部电极830及顶部电极825的最右边缘偏移。
通过使用横向填充过程来形成存储元件820，与涉及将硫属化物材料直接沉积到腔中的其它形成过程相比，可更精确地控制单元大小。即，针对横向填充过程，可通过底部电极层及顶部电极层精确地控制腔855的前部及后部，且可通过蚀刻过程精确地控制腔855的深度。此外，与其它形成过程不同，用于形成腔855的开口不需要与现存腔精确地对准。
图9说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。第一阶段901展示与填充用于形成存储元件(例如，存储元件920)及顶部电极(例如，顶部电极925)的开口相关联的形成过程的阶段。第二阶段902展示与形成用于形成位线(例如，位线915)的第二开口相关联的形成过程的阶段。第三阶段903展示与在第二开口中形成位线(例如，位线915)相关联的形成过程的阶段。
在一些实例中，材料结构900可用于形成存储器阵列且可为材料结构的实例，如参考图4到8所描述。材料结构900可包含字线910、底部电极930、第二材料940、第三材料945、电介质材料947及顶部电极925。
在一些实例中，可(例如，用电介质材料947)填充用于形成存储元件920及顶部电极925的开口(例如，图7及8的开口750或开口850)。在一些实例中，可用与电介质材料947不同的电介质材料填充开口。在一些实例中，在填充开口之前，可在开口的内部侧壁上沉积保护材料(例如，氧化铝材料、氮化硅材料等)以形成保护衬层950。保护衬层950可将底部电极、存储元件、顶部电极或其任何组合与用于填充开口的电介质材料隔离。
在填充开口之后，可与底部电极930、存储元件920及顶部电极925成一直线地形成第二开口。在一些实例中，通过存储元件920的导电路径965可沿着穿过第二开口955的轴延伸。在一些实例中，可使用用以形成第二开口的第一部分的第一蚀刻操作(例如，干式蚀刻操作)及用以形成第二开口的暴露顶部电极925(例如，以减少顶部电极的偶然蚀刻/侵蚀)的第二部分的第二蚀刻操作(例如，湿式蚀刻操作)形成第二开口(例如，第二开口955-2)。在此类情况下，存储元件可不暴露于湿式蚀刻操作(代替地，顶部电极可暴露于湿式蚀刻操作)。
可用导电材料(例如，钨)填充第二开口955以形成位线(例如，位线915)。在一些实例中，位线是中空的且用电介质材料(例如，电介质材料947)填充第二开口955的内部部分。因此，可形成存储器单元及用于存取存储器单元的导体。在一些实例中，材料结构900可为存储器阵列(例如，图3A及3B的存储器阵列300)的截面的实例。
图10说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。第一透视图1001描绘通过在对应于虚线(标记为B且参考图9)的位置处从材料结构1000的顶部到材料结构1000的底部省略(例如，切割)材料结构1000而获得的材料结构1000(其可对应于图9的第三阶段903处的材料结构900)的截面视图。第二透视图1002描绘通过在对应于虚线(标记为A且参考图9)的位置处从材料结构1000的顶部到材料结构1000的底部省略(例如，切割)材料结构1000而获得的材料结构1000的另一截面视图。
在第一透视图1001中，电介质材料1047及字线1010的交错层从材料结构1000的底部延伸到顶部。此外，保护材料1050可将电介质材料1047及字线1010与用于填充相对字线之间的开口的电介质材料(其可与电介质材料1047相同)分离。
在第二透视图1002中，电介质材料1047及水平安置存储器单元的交错层可从材料结构1000的底部延伸到顶部。每一存储器单元可包含底部电极(例如，底部电极1030)、存储元件(例如，存储元件1020)及顶部电极(例如，顶部电极1025)。所述存储器单元的底部电极可与字线(例如，字线1010)接触且所述存储器单元的顶部电极可与位线(例如，位线1015)接触。在一些实例中，存储元件可由保护材料囊封，例如，以防止存储元件的硫属化物材料与电介质材料1047之间的反应。
在用于形成存储器阵列的另一实例中，可通过仅用一种材料(例如，用于存储元件的占位符材料)填充通道而形成材料结构。在此类实例中，仍可执行与暴露所述材料的横向侧以形成存储元件相关联的操作，而可省略与形成底部电极、顶部电极或两者相关联的操作。例如，可不使用图5的第一材料530及第三材料545来填充通道，且可不执行与图7的第一阶段701、第二阶段702及第三阶段703相关联的操作。在本文中且参考图11到16描述用于形成存储器阵列的额外选项以及其它区段。
图11说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。第一阶段1101展示与在材料结构中形成开口相关联的形成过程的阶段，所述材料结构包含作为电极的占位符的第一材料1128。即，凭借与图6的第一透视图601的比较，第一材料630是用第一材料1128替换，其中第一材料1128可为牺牲材料(例如，氧化铝材料)。
第二阶段1102展示与形成用于形成电极(例如，底部电极1130及顶部电极1125)的腔(例如，腔1155)相关联的形成过程的阶段。第三阶段1103展示与用导电材料填充腔且移除导电材料的过量部分以获得一组电极(例如，底部电极1130及顶部电极1125)相关联的形成过程的阶段。在一些实例中，第一阶段1101、第二阶段1102及第三阶段1103替换本文中所描述的形成过程中的阶段。例如，第一阶段1101可替换图7的第一阶段701，第二阶段1102可替换图7的第二阶段702，且第三阶段可替换图7的第三阶段703。
在一些实例中，材料结构1100可用于形成存储器阵列且可为材料结构的实例，如参考图4A或4B所描述。材料结构1100可包含字线1110、第一材料1128、第二材料1140、第三材料1145及电介质材料1147。材料结构1100也可包含在形成过程的先前阶段期间形成的开口1150。
在一些实例中，开口1150可用于在第一材料1128及第三材料1145中形成腔(例如，腔1155)，如参考图7类似地描述。在一些实例中，开口1150可用于执行移除第一材料1128的部分及第三材料1145的部分的蚀刻过程(例如，各向同性蚀刻过程)，使得第一材料1128的边缘及第三材料1145的边缘从第二材料1140的边缘及电介质材料1147偏移。在一些实例中，除第一阶段1101中所展示的腔之外，多个腔也形成于竖直方向上且通过电介质材料1147分离。
在形成腔之后，可在开口1150及腔1155内沉积导电材料(例如，碳材料)，如参考图7的第二阶段702类似地所描述。在一些实例中，导电材料填充腔且过量导电材料沉积于开口1150的侧壁上。可(例如，使用湿式或干式蚀刻技术)移除开口1150的侧壁上的导电材料的部分使得可形成导电材料的单独部分。导电材料的单独部分可对应于底部电极1130及顶部电极1125。在一些实例中，可留下导电材料的接触字线1110的部分使得底部电极1130在多个存储器单元之间延伸。在一些实例中，在完成第三阶段1103之后，形成过程前进到图8的第一阶段801以形成存储元件。
图12说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。第一阶段1201展示与在材料结构中形成开口相关联的形成过程的阶段，所述材料结构包含作为第一电极(例如，底部电极)的占位符的第一材料1228且不包含用于第二电极(例如，顶部电极)的占位符材料。即，凭借与图6的第一透视图601的比较，第一材料630是用第一材料1228替换，其中第一材料1228可为牺牲材料(例如，氧化铝材料)。且不沉积第三材料645。
第二阶段1202展示与形成用于形成电极(例如，底部电极1230)的腔(例如，腔1255)相关联的形成过程的阶段。第三阶段1203展示与用导电材料填充腔且移除导电材料的过量部分以获得一组电极(例如，底部电极1230)相关联的形成过程的阶段。在一些实例中，第一阶段1201、第二阶段1202及第三阶段1203替换本文中所描述的形成过程中的阶段。例如，第一阶段1201可替换图7的第一阶段701，第二阶段1202可替换图7的第二阶段702，且第三阶段可替换图7的第三阶段703。
在一些实例中，材料结构1200可用于形成存储器阵列且可为材料结构的实例，如参考图4A或4B所描述。材料结构1200可包含字线1210、第一材料1228、第二材料1240及电介质材料1247。材料结构1200也可包含在形成过程的先前阶段期间形成的开口1250。
在一些实例中，开口1250可用于在第一材料1228中形成腔(例如，腔1255)，如参考图7类似地描述。在一些实例中，开口1250可用于执行移除第一材料1228的部分的蚀刻过程(例如，各向同性蚀刻过程)，使得第一材料1228的边缘从第二材料1240的边缘及电介质材料1247偏移。在一些实例中，除第一阶段1201中所展示的腔之外，多个腔也形成于竖直方向上且通过电介质材料1247分离。
在形成腔之后，可在开口1250及腔1255内沉积导电材料(例如，碳材料)，如参考图7的第二阶段702类似地描述。在一些实例中，导电材料填充腔且过量导电材料沉积于开口1250的侧壁上。可(例如，使用湿式或干式蚀刻技术)移除开口1250的侧壁上的导电材料的部分使得可形成导电材料的单独部分。导电材料的单独部分可对应于底部电极1230。在一些实例中，可留下导电材料的接触字线1210的部分使得底部电极1230在多个存储器单元之间延伸。
图13说明根据如本文中所公开的实例的用于横向地形成材料结构的存储元件的过程的不同阶段。第一阶段1301展示与形成腔(例如，腔1355)相关联、与形成存储元件(例如，存储元件1320)相关联的形成过程的阶段。第二阶段1302展示与用硫属化物材料填充腔且移除导电材料的过量部分以获得一组存储元件(例如，存储元件1320)相关联的形成过程的阶段。第三阶段1303展示与形成与底部电极及存储元件成一直线的第二开口相关联且用于形成顶部电极及位线的形成过程的阶段。
在一些实例中，材料结构1300可用于形成存储器阵列且可为材料结构的实例，如参考图4及12所描述。材料结构1300可包含字线1310、第一材料1328、底部电极1330、第二材料1340及电介质材料1347。材料结构1300也可包含在形成过程的先前阶段期间形成的开口1350。
在一些实例中，开口1350可用于在第二材料1340中形成腔(例如，腔1355)，如参考图8类似地描述。在一些实例中，开口1350可用于执行移除第二材料1340的部分的蚀刻过程，使得第二材料1340的边缘从底部电极1330的边缘偏移。在一些实例中，除在第一阶段1301中产生的腔之外，多个腔也形成于竖直方向上且通过电介质材料1347分离。
在形成腔之后，可在开口1350及腔1355内沉积硫属化物材料，如参考图8类似地描述。在一些实例中，硫属化物材料填充腔且过量硫属化物材料沉积于开口1350的侧壁上。在一些实例中，在沉积硫属化物材料之前，可在腔1355的内部沉积保护材料(例如，氧化铝材料)或可形成氮化过程以硬化第二材料1340的经暴露表面、底部电极1330或两者。在此类情况下，在形成存储元件1320之后，保护衬层可至少部分(如果不完全)围绕存储元件1320而存在。
可(例如，使用湿式或干式蚀刻技术)移除开口1350的侧壁上的硫属化物材料的部分使得可形成硫属化物材料的单独部分。硫属化物材料的单独部分可对应于存储元件1320。在一些实例中，存储元件的边缘从底部电极的边缘偏移。例如，存储元件1320的最右边缘可在向左方向上从底部电极1330的最右边缘偏移。
在形成存储元件之后，可用电介质材料(例如，与电介质材料1347相同的电介质材料)填充开口1350。在一些实例中，在填充开口1350之前，可在开口1350的侧壁上沉积氧化铝衬层。
在形成存储元件及填充开口1350之后，可与底部电极(例如，底部电极1330)及存储元件(例如，存储元件1320)成一直线地形成第二开口(例如，第二开口1360)。在一些实例中，第二开口1360可暴露存储元件1320的表面。在一些实例中，形成第二开口包含使用第一蚀刻过程(例如，干式蚀刻)形成第二开口1360的较小部分且使用第二蚀刻过程(例如，湿式蚀刻)形成完整的第二开口1360以软暴露存储元件1320的表面。
图14A说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。阶段1401展示与形成顶部电极(例如，顶部电极1425)及位线(例如，位线1415)相关联的形成过程的阶段。
在一些实例中，材料结构1400可用于形成存储器阵列且可为材料结构的实例，如参考图4、12及13所描述。材料结构1400可包含字线1410、第一材料1428、底部电极1430、第二材料1440及电介质材料1447。材料结构1400也可包含在形成过程的先前阶段期间形成的开口(例如，图13的第二开口1360)。
在一些实例中，第二开口可用导电材料(例如，碳)填充以形成顶部电极(例如，顶部电极1425)且用另一导电材料(例如，钨)填充以形成位线(例如，位线1415)。在一些实例中，顶部电极可至少部分(如果不完全)围绕第二开口的第一部分延伸且可环绕位线。在一些实例中，位线可为中空的且填充有电介质材料(例如，与电介质材料1447相同的材料)。在一些实例中，可在约200摄氏度的温度下沉积用于形成顶部电极的导电材料。在一些实例中，材料结构1400可为存储器阵列(例如，图3A及3B的存储器阵列300)的截面的实例。
图14B说明根据如本文中所公开的实例的与横向形成的存储器单元相关联的材料结构的多个视图。透视图1402描绘通过在对应于虚线(标记为A)的位置处从材料结构1400的顶部到材料结构1400的底部省略(例如，切割)材料结构1400而获得的如图14A的阶段1401中所展示的材料结构1400的截面视图。
在透视图1402中，电介质材料1447及水平安置存储器单元的交错层可从材料结构1400的底部延伸到顶部。每一存储器单元可包含底部电极(例如，底部电极1430)、存储元件(例如，存储元件1420)及顶部电极(例如，顶部电极1425)。所述存储器单元的底部电极可与字线(例如，字线1410)接触且所述存储器单元的顶部电极可与位线(例如，位线1415)接触。在一些实例中，存储元件可由保护材料囊封，例如，以防止存储元件的硫属化物材料与电介质材料1047之间的反应。如透视图1402中所展示且凭借与第二透视图1002的比较，材料结构1400中的顶部电极可从材料结构1400的顶部延伸到材料结构1400的底部。
图15说明根据如本文中所公开的实例的用于横向地形成材料结构的电极的过程的不同阶段。第一阶段1501展示与用一或多种占位符材料填充通道相关联的形成过程的阶段。第二阶段1502展示与在电介质材料中形成开口(例如，开口1550)相关联的形成过程的阶段。第三阶段1503展示与用导电材料填充开口以形成顶部电极(例如，顶部电极1525)且用另一导电材料填充开口以形成位线(例如，位线1515)相关联的形成过程的阶段。
在一些实例中，材料结构1500可用于形成存储器阵列且可为材料结构的实例，如参考图4A或4B所描述。材料结构1500可包含字线1510、底部电极1530、第二材料1540及电介质材料1547。
在一些实例中，可在电介质材料1547中形成开口1550。在一些实例中，使用蚀刻过程、光刻过程或两者形成开口1550。接着可用导电材料(例如，碳及钨)填充开口1550以形成顶部电极(例如，顶部电极1525)及位线(例如，位线1515)。在一些实例中，第一导电材料(例如，碳)可沉积于开口1550的侧壁上以形成顶部电极1525，且开口1550的较小部分可保持为空。在一些实例中，在约400摄氏度的温度下形成第一导电材料。接着可在开口1550的剩余部分的侧壁上沉积第二导电材料(例如，钨)以形成位线1515。在一些实例中，开口1550的甚至更小部分可在形成位线之后保持为空且用电介质材料(例如，使用与电介质材料1547相同的材料)填充。
图16说明根据如本文中所公开的实例的用于横向地形成材料结构的存储元件的过程的不同阶段。第一阶段1601展示与形成用于横向地形成存储元件的第二开口(例如，第二开口1660)相关联的形成过程的阶段。第二阶段1602展示与用硫属化物材料填充腔以形成存储元件(例如，存储元件1620)相关联的形成过程的阶段。第三阶段1603展示与填充第二开口相关联的形成过程的阶段。
在一些实例中，材料结构1600可用于形成存储器阵列且可为材料结构的实例，如参考图4及15所描述。材料结构1600可包含字线1610、底部电极1630、第二材料1640、电介质材料1647、顶部电极1625及位线1615。
在一些实例中，可沿着顶部电极的侧且至少穿过第二材料1640(及在一些实例中穿过底部电极1630)形成第二开口1660。因此，第二开口1660可暴露第二材料1640的横向侧。
第二开口1660可用于用硫属化物材料替换第二材料1640的部分以形成存储元件(例如，存储元件1620)，如参考图8类似地所描述。在一些实例中，形成存储元件1620可包含蚀除第二材料1640的部分使得第二材料1640的剩余部分的最右边缘在向左方向上从顶部电极的最右边缘偏移，从而形成腔。形成存储元件1620也可包含将硫属化物材料沉积到所述腔中，其中硫属化物材料的过量部分可沉积于第二开口1660的侧壁上。形成存储元件1620可另外包含从第二开口1660的侧壁移除硫属化物材料的过量部分。在一些实例中，在形成存储元件1620之前，可在存储元件1620与第二材料1640的经暴露表面、底部电极1630及顶部电极1625之间形成保护材料衬层，如本文中类似地描述。在一些实例中，导电路径可在平行于暴露存储元件1620的横向侧的第二开口1660的侧伸展的方向上从底部电极1630延伸到顶部电极1625且穿过存储元件1620。
在形成存储元件1620之后，可填充第二开口。在一些实例中，填充第二开口包含用电介质材料填充第二开口(例如，使用与电介质材料1657相同或不同的材料)。在一些实例中，填充第二开口包含在用电介质材料填充第二开口之前在第二开口的侧壁上沉积保护材料衬层(例如，保护衬层1670)，例如以避免存储元件1620的硫属化物材料与电介质材料之间的反应。
通过从顶部到底部省略(例如，切割)材料结构1600而获得的材料结构1600的截面可类似于由图14B的透视图1402所展示的截面。在一些实例中，材料结构1600可为存储器阵列(例如，图3A及3B的存储器阵列300)的截面的实例。
图17展示说明根据如本文中所公开的实例的支持具有横向形成的存储器单元的存储器装置的方法1700的流程图。方法1700的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件来执行所描述功能。另外或替代地，一或多个控制器可使用专用硬件执行所描述功能的方面。
在1705处，所述方法可包含形成材料堆叠，其包含定位于第一电介质层与第二电介质层之间的导电层，其中所述第一电介质层、所述第二电介质层及所述导电层在所述材料堆叠的侧壁中形成通道。1705的操作可根据如本文中所公开的实例来执行。
在1710处，所述方法可包含用至少一种材料及与第一电极相关联的导电材料填充所述通道，其中至少部分基于用所述至少一种材料填充所述通道而覆盖所述第一电极的第一侧且暴露所述至少一种材料的第一侧。1710的操作可根据如本文中所公开的实例来执行。
在1715处，所述方法可包含穿过所述至少一种材料形成暴露所述导电材料及所述至少一种材料的第二侧的开口。1715的操作可根据如本文中所公开的实例来执行。
在1720处，所述方法可包含至少部分基于暴露所述至少一种材料的所述第二侧而经由所述开口用硫属化物材料替换所述至少一种材料。1720的操作可根据如本文中所公开的实例来执行。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1700。所述设备可包含用于以下动作的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：形成材料堆叠，其包含定位于第一电介质层与第二电介质层之间的导电层，其中所述第一电介质层、所述第二电介质层及所述导电层在所述材料堆叠的侧壁中形成通道；用至少一种材料及与第一电极相关联的导电材料填充所述通道，其中至少部分基于用所述至少一种材料填充所述通道而覆盖所述第一电极的第一侧且暴露所述至少一种材料的第一侧；穿过所述至少一种材料形成暴露所述导电材料及所述至少一种材料的第二侧的开口；及至少部分基于暴露所述至少一种材料的所述第二侧而经由所述开口用硫属化物材料替换所述至少一种材料。
在本文中所描述的方法1700及设备的一些实例中，用所述至少一种材料填充所述通道可包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：将与存储元件相关联的第一材料沉积到所述通道中及所述导电材料上方；及将与第二电极相关联的第二材料沉积到所述通道中及所述第一材料的第一侧上方，且其中可至少部分地用所述第二材料填充所述通道而覆盖所述第一材料的第一侧且暴露所述第二材料的第一侧。
在本文中所描述的方法1700及设备的一些实例中，形成所述开口可包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：穿过所述第一材料及所述第二材料形成所述开口，其中可至少部分基于形成所述开口而暴露所述第一材料的第二侧及所述第二材料的第二侧。
在本文中所描述的方法1700及设备的一些实例中，所述第一材料包含氮化硅，且所述第二材料包含氧化铝。
在本文中所描述的方法1700及设备的一些实例中，所述第一材料、所述第二材料、所述第一电介质材料与所述第二电介质材料之间的相互蚀刻选择性超过阈值。所述相互蚀刻选择性可指示一种材料对用于蚀除另一材料的化学品的抵抗程度。
在本文中所描述的方法1700及设备的一些实例中，可经由沟槽填充所述通道且所述方法、设备及非暂时性计算机可读媒体可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：用电介质材料填充所述沟槽，其中可至少部分基于填充所述沟槽而覆盖所述至少一种材料的所述第一侧，且其中可穿过所述电介质材料形成所述开口。
在本文中所描述的方法1700及设备的一些实例中，替换所述至少一种材料可包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：经由所述开口蚀刻所述至少一种材料的且与第二电极相关联的第一材料以形成腔；及经由所述开口，将第二导电材料沉积到所述腔中以形成所述第二电极。
在本文中所描述的方法1700及设备的一些实例中，用所述硫属化物材料替换所述至少一种材料可包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：经由所述开口且在形成所述第二电极之后，蚀刻所述至少一种材料的且与存储元件相关联的第二材料以形成第二腔；及经由所述开口将所述硫属化物材料沉积到所述第二腔中以形成所述存储元件。
本文中所描述的方法1700及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：在用所述硫属化物材料替换所述至少一种材料之前，在所述第二腔的内部上形成将所述硫属化物材料与所述至少一种材料的所述第二材料、所述第一电极、所述第二电极或其任何组合分离的衬层。
本文中所描述的方法1700及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：至少部分基于替换所述至少一种材料而用氧化铝材料及电介质材料填充所述开口，其中所述氧化铝材料将所述至少一种材料与所述电介质材料分离。
在本文中所描述的方法1700及设备的一些实例中，在穿过所述至少一种材料形成所述开口之前填充用于接入所述通道的沟槽，其中可至少部分基于填充所述沟槽而覆盖所述至少一种材料的所述第一侧；至少部分基于用第二导电材料替换所述至少一种材料而用电介质材料填充所述开口以形成第二电极及所述硫属化物材料以形成存储元件，其中可在填充所述开口之前由所述开口暴露所述第二电极的第一侧；及在用所述电介质材料填充所述开口之后，形成暴露所述第二电极的第二侧的第二开口。
本文中所描述的方法1700及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：用至少一第三导电材料填充所述第二开口以形成位线。
在本文中所描述的方法1700及设备的一些实例中，所述至少一种材料可为用于形成存储元件的所述硫属化物材料的占位符、用于形成第二电极的第二导电材料的占位符或两者。
在本文中所描述的方法1700及设备的一些实例中，所述至少一种材料的所述第二侧在可平行于通过所述硫属化物材料的电流路径的第二方向的第一方向上延伸。
本文中所描述的方法1700及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：至少部分基于用所述至少一种材料填充所述通道而用电介质材料填充用于填充所述通道的沟槽，其中可至少部分基于填充所述沟槽而覆盖所述至少一种材料的所述第一侧；在形成暴露所述至少一种材料的所述第二侧的所述开口之前且至少部分基于填充所述沟槽，形成暴露所述至少一种材料的所述第一侧的部分的第二开口；及在形成所述开口之前，用与第二电极相关联的第一导电材料、与位线相关联的第二导电材料或两者填充所述第二开口。
图18展示说明根据如本文中所公开的实例的支持具有横向形成的存储器单元的存储器装置的方法1800的流程图。方法1800的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件来执行所描述功能。另外或替代地，一或多个控制器可使用专用硬件执行所描述功能的方面。
在1805处，所述方法可包含在材料堆叠的侧壁中形成通道，所述通道是由所述材料堆叠的第一电介质层、第二电介质层及导电层定界。1805的操作可根据如本文中所公开的实例来执行。
在1810处，所述方法可包含由所述材料堆叠的所述侧壁在所述导电层上方且经由沟槽将与第一电极相关联的第一材料沉积到所述通道中。1810的操作可根据如本文中所公开的实例来执行。
在1815处，所述方法可包含在所述第一材料上方且经由所述沟槽将与存储元件相关联的第二材料沉积到所述通道中，其中至少部分基于沉积所述第二材料而由所述第二材料覆盖所述第一材料的第一侧且将所述第二材料的第一侧暴露于所述沟槽。1815的操作可根据如本文中所公开的实例来执行。
在1820处，所述方法可包含在所述第二材料上方且经由所述沟槽将与第二电极相关联的第三材料沉积到所述通道中，其中至少部分基于沉积所述第三材料而覆盖所述第二材料的所述第一侧且将所述第三材料的第一侧暴露于所述沟槽。1820的操作可根据如本文中所公开的实例来执行。
在1825处，所述方法可包含穿过所述第一、第二及第三材料形成暴露所述第二材料的第二侧的开口。1825的操作可根据如本文中所公开的实例来执行。
在1830处，所述方法可包含至少部分基于暴露所述第二材料的所述第二侧而经由所述开口用硫属化物材料替换所述第二材料。1830的操作可根据如本文中所公开的实例来执行。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1800。所述设备可包含用于以下动作的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在材料堆叠的侧壁中形成通道，所述通道是由所述材料堆叠的第一电介质层、第二电介质层及导电层定界；由所述材料堆叠的所述侧壁在所述导电层上方且经由沟槽将与第一电极相关联的第一材料沉积到所述通道中；在所述第一材料上方且经由所述沟槽将与存储元件相关联的第二材料沉积到所述通道中，其中至少部分基于沉积所述第二材料而由所述第二材料覆盖所述第一材料的第一侧且将所述第二材料的第一侧暴露于所述沟槽；在所述第二材料上方且经由所述沟槽将与第二电极相关联的第三材料沉积到所述通道中，其中至少部分基于沉积所述第三材料而覆盖所述第二材料的所述第一侧且将所述第三材料的第一侧暴露于所述沟槽；穿过所述第一、第二及第三材料形成暴露所述第二材料的第二侧的开口；及至少部分基于暴露所述第二材料的所述第二侧而经由所述开口用硫属化物材料替换所述第二材料。
本文中所描述的方法1800及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：经由所述开口且在替换所述第二材料之前，用导电材料替换所述第一材料及所述第三材料以形成所述第一电极及所述第二电极。
在本文中所描述的方法1800及设备的一些实例中，用所述导电材料替换所述第一材料及所述第三材料可包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：经由所述开口蚀刻所述第一材料及所述第三材料的部分以形成与所述第一电极相关联的第一腔及与所述第二电极相关联的第二腔；及经由所述开口将所述导电材料沉积到所述第一腔及所述第二腔中以形成所述第一电极及所述第二电极。
在本文中所描述的方法1800及设备的一些实例中，用所述硫属化物材料替换所述第二材料可包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：经由所述开口且在形成所述第一电极及所述第二电极之后，蚀刻所述第二材料的部分以形成腔；及经由所述开口将所述硫属化物材料沉积到所述腔中以形成所述存储元件。
本文中所描述的方法1800及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：至少部分基于将所述第三材料沉积到所述通道中而用电介质材料填充所述沟槽，其中可至少部分基于填充所述沟槽而覆盖所述第三材料的所述第一侧，且其中可穿过所述电介质材料形成所述开口。
在本文中所描述的方法1800及设备的一些实例中，所述开口暴露所述第一材料的第二侧及所述第三材料的第二侧。
在本文中所描述的方法1800及设备的一些实例中，所述第一材料及所述第三材料包含氧化铝，且所述第二材料包含氮化硅。
在本文中所描述的方法1800及设备的一些实例中，所述第一材料可为用于形成所述第一电极的导电材料的占位符，所述第二材料可为用于形成所述存储元件的所述硫属化物材料的占位符，且所述第三材料可为用于形成所述第二电极的第二导电材料的占位符。
图19展示说明根据如本文中所公开的实例的支持具有横向形成的存储器单元的存储器装置的方法1900的流程图。方法1900的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件来执行所描述功能。另外或替代地，一或多个控制器可使用专用硬件执行所描述功能的方面。
在1905处，所述方法可包含在材料堆叠的侧壁中形成通道，所述通道是由所述材料堆叠的第一电介质层、第二电介质层及导电层定界。1905的操作可根据如本文中所公开的实例来执行。
在1910处，所述方法可包含由所述材料堆叠的所述侧壁在所述导电层上方且经由沟槽将与第一电极相关联的第一材料沉积到所述通道中。1910的操作可根据如本文中所公开的实例来执行。
在1915处，所述方法可包含在所述第一材料上方且经由所述沟槽将与存储元件相关联的第二材料沉积到所述通道中，其中至少部分基于沉积所述第二材料而由所述第二材料覆盖所述第一材料的第一侧且将所述第二材料的第一侧暴露于所述沟槽。1915的操作可根据如本文中所公开的实例来执行。
在1920处，所述方法可包含穿过所述第一材料及所述第二材料形成暴露所述第二材料的第二侧的第一开口。1920的操作可根据如本文中所公开的实例来执行。
在1925处，所述方法可包含经由所述第一开口且至少部分基于暴露所述第二材料的所述第二侧，用硫属化物材料替换所述第二材料以形成所述存储元件，其中由电介质材料覆盖所述存储元件的第一侧且由所述第一开口暴露所述存储元件的第二侧。1925的操作可根据如本文中所公开的实例来执行。
在1930处，所述方法可包含在所述电介质材料中形成第二开口，其中由所述第二开口暴露所述存储元件的所述第一侧。1930的操作可根据如本文中所公开的实例来执行。
在1935处，所述方法可包含至少部分基于形成所述第二开口，在所述第二开口的内部及所述存储元件的第一侧上方沉积导电材料以形成第二电极。1935的操作可根据如本文中所公开的实例来执行。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1900。所述设备可包含用于以下动作的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在材料堆叠的侧壁中形成通道，所述通道是由所述材料堆叠的第一电介质层、第二电介质层及导电层定界；由所述材料堆叠的所述侧壁在所述导电层上方且经由沟槽将与第一电极相关联的第一材料沉积到所述通道中；在所述第一材料上方且经由所述沟槽将与存储元件相关联的第二材料沉积到所述通道中，其中至少部分基于沉积所述第二材料而由所述第二材料覆盖所述第一材料的第一侧且将所述第二材料的第一侧暴露于所述沟槽；穿过所述第一材料及所述第二材料形成暴露所述第二材料的第二侧的第一开口；经由所述第一开口且至少部分基于暴露所述第二材料的所述第二侧，用硫属化物材料替换所述第二材料以形成所述存储元件，其中由电介质材料覆盖所述存储元件的第一侧且由所述第一开口暴露所述存储元件的第二侧；在所述电介质材料中形成第二开口，其中由所述第二开口暴露所述存储元件的所述第一侧；及至少部分基于形成所述第二开口，在所述第二开口的内部及所述存储元件的第一侧上方沉积导电材料以形成第二电极。
本文中所描述的方法1900及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：经由所述第一开口且在替换所述第二材料之前，用第二导电材料替换所述第一材料以形成所述第一电极。
本文中所描述的方法1900及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：至少部分基于将所述第二材料沉积到所述通道中而用所述电介质材料填充所述沟槽；及至少部分基于用所述硫属化物材料替换所述第二材料而用第二电介质材料填充所述第一开口，其中可穿过所述电介质材料及所述第二电介质材料形成所述第二开口。
在本文中所描述的方法1900及设备的一些实例中，在所述导电材料上方将第二导电材料沉积到所述第二开口中以形成位线。
在本文中所描述的方法1900及设备的一些实例中，沉积所述导电材料可包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：沉积所述导电材料，同时维持所述导电材料的温度低于与所述硫属化物材料相关联的阈值。
图20展示说明根据如本文中所公开的实例的支持具有横向形成的存储器单元的存储器装置的方法2000的流程图。方法2000的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件来执行所描述功能。另外或替代地，一或多个控制器可使用专用硬件执行所描述功能的方面。
在2005处，所述方法可包含移除定位于材料堆叠的第一电介质层与第二电介质层之间的导电层的第一部分，其中在所述材料堆叠中形成通道且至少部分基于移除所述导电层的所述第二部分而暴露所述导电层的第二部分。2005的操作可根据如本文中所公开的实例来执行。
在2010处，所述方法可包含形成所述导电层的所述第二部分上的第一电极及与所述第一电极相对的第二电极，所述第一电极及所述第二电极形成腔的至少一部分。2010的操作可根据如本文中所公开的实例来执行。
在2015处，所述方法可包含在形成所述第一电极及所述第二电极之后，用硫属化物材料填充所述腔以形成存储元件。2015年的操作可根据如本文中所公开的实例来执行。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法2000。所述设备可包含用于以下动作的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：移除定位于材料堆叠的第一电介质层与第二电介质层之间的导电层的第一部分，其中在所述材料堆叠中形成通道且至少部分基于移除所述导电层的所述第一部分而暴露所述导电层的第二部分；形成所述导电层的所述第二部分上的第一电极及与所述第一电极相对的第二电极，所述第一电极及所述第二电极形成腔的至少一部分；及在形成所述第一电极及所述第二电极之后，用硫属化物材料填充所述腔以形成存储元件。
本文中所描述的方法2000及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：由所述导电层的所述第二部分沉积第一材料，由所述第一材料沉积第二材料且由所述第二材料沉积第三材料；及穿过所述第二材料及所述第三材料形成暴露所述第二材料的第一侧及所述第三材料的第一侧的开口。
在本文中所描述的方法2000及设备的一些实例中，形成所述第二电极可包含用于以下动作的操作、特征、构件或指令：经由所述开口用导电材料替换所述第三材料的部分以形成所述第二电极，其中可由所述开口暴露所述第二电极的第一侧，且形成所述腔包含在形成所述第二电极之后蚀刻所述第二材料的所述第一侧以形成所述腔。
本文中所描述的方法2000及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：形成暴露所述第二电极的第二侧的第二开口；及用第二导电材料填充所述第二开口以形成接触所述第二电极的所述第二侧的位线。
在本文中所描述的方法2000及设备的一些实例中，可经由所述开口从可垂直于通过所述存储元件的电流路径的第二方向的第一方向填充所述腔。
应注意，本文中所描述的方法描述可能实施方案，且可重新布置或以其它方式修改操作及步骤且其它实施方案是可能的。此外，可组合来自两种或更多种方法的部分。
描述另一设备。所述设备可包含：字线，其包含第一导电材料；第一电极，其包含第二导电材料，所述第一电极是由所述字线的第一侧定位；存储元件，其包含硫属化物材料，所述存储元件是由所述第一电极的第一侧及第一材料层定位；第二电极，其包含第三导电材料，所述第二电极是由所述存储元件的第一侧及由所述第一材料层定位的第二材料层定位；及位线，其包含第四导电材料，所述位线是由所述第二电极的第一侧定位。
在所述设备的一些实例中，所述存储元件的所述第一侧的边缘可从所述第一电极的所述第一侧的边缘及所述第二电极的所述第一侧的边缘偏移。
在所述设备的一些实例中，所述第一电极的所述第一侧的所述边缘可与所述第二电极的所述第一侧的所述边缘对准。
在所述设备的一些实例中，可通过填充所述第一电极与所述第二电极之间的腔而形成所述存储元件。
在所述设备的一些实例中，所述第一材料层包含氮化硅且可由所述第一电极定位，且所述第二材料层包含氧化铝且可由所述第一材料层定位。
在所述设备的一些实例中，所述存储元件的第二侧及所述第二电极的第二侧可涂覆有将所述存储元件及所述第二电极与电介质材料分离的氧化铝层。
本文中描述的信息及信号可使用各种不同技术及科技中的任一者表示。举例来说，在整个以上描述中可引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子通信”、“导电触点”、“连接”及“耦合”可指组件之间支持组件之间的信号流动的关系。如果在组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路径可基于包含经连接组件的装置的操作为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，在一段时间内可例如使用一或多个中间组件(例如开关或晶体管)中断经连接组件之间的信号流动。
术语“耦合”指从组件之间的开路关系(其中信号目前不能通过导电路径在组件之间传递)移动到组件之间的闭路关系(其中信号能够通过导电路径在组件之间传递)的状态。当例如控制器的组件将其它组件耦合在一起时，组件引发允许信号通过先前不允许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”指组件之间的一种关系，其中信号目前不能在组件之间流动。如果在其之间存在开路，那么组件彼此隔离。举例来说，当开关断开时，通过定位在组件之间的开关分离的两个组件彼此隔离。当控制器隔离两个组件时，控制器带来防止信号使用先前准许信号流动的导电路径在组件之间流动的变化。
本文中所使用的术语“层”或“层阶”指代几何结构(例如，相对于衬底)的层或薄片。每一层或层阶可具有三个维度(例如，高度、宽度及深度)且可覆盖表面的至少一部分。例如，层或层阶可为其中两个维度大于第三维度的三维结构，例如薄膜。层或层阶可包含不同元件、组件及/或材料。在一些实例中，一个层或层阶可由两个或更多个子层或子层阶构成。
如本文中所使用，术语“约”意味着经修饰特性(例如，由术语基本上修饰的动词或形容词)或相关方面(例如，相关动作或功能)不需要是绝对的但足够接近以实现所述特性或相关方面(例如，相关动作或功能)的优点。
如本文中所使用，术语“电极”可指代电导体，且在一些实例中，可用作到存储器胞元或存储器阵列的其它组件的电触点。电极可包含在存储器阵列的元件或组件之间提供导电路径的迹线、导线、导电线、导电层或类似者。
本文论述的装置，包含存储器阵列，可经形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中，衬底是半导体晶片。在一些其它实例中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上的半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。
本文中论述的开关组件或晶体管可表示场效晶体管(FET)，且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如简并)半导体区域。源极及漏极可通过轻掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么FET可称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“取消激活”。
本文中陈述的描述连同附图描述实例配置且并不代表可实施或在权利要求书的范围内的所有实例。本文中使用的术语“示范性”意味着“用作实例、例子或说明，而非“优选的”或“优于其它实例”。具体实施方式包含用于提供对所描述技术的理解的特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置，以避免模糊所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。此外，可通过在参考标记之后加上连字符及区分类似组件的第二标记而区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么所述描述适用于具有相同第一参考标记的类似组件中的任一者，而与第二参考标记无关。
本文中描述的功能可经实施于由处理器、固件或其任何组合执行的硬件、软件中。如果实施于由处理器执行的软件中，那么功能可作为一或多个指令或代码被存储在计算机可读媒体上或作为一或多个指令或代码经由计算机可读媒体传输。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，本文中描述的功能可使用由处理器、硬件、固件、硬接线或这些内容中的任一者的组合执行的软件实施。实施功能的特征也可物理地定位在各个位置处，包含经分布使得功能的部分在不同物理位置处实施。
举例来说，结合本文中的公开内容描述的各种说明性框及模块可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代例中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。
如本文中(包含在权利要求书中)使用，项目列表(例如，以例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中所使用的“或”指示包含列表，使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，短语“基于”不应被解释为对一组封闭条件的引用。举例来说，被描述为“基于条件A”的示范性步骤可为基于条件A及条件B两者而不脱离本公开的范围。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”相同的方式来解释。
计算机可读媒体包括非暂时性计算机存储媒体及通信媒体两者，通信媒体包含促进将计算机过程从一个地方传送到另一个地方的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于载送或存储呈指令或数据结构形式的所期望程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接都适当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或无线技术(例如红外、无线电及微波)从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或无线技术(例如红外、无线电及微波)被包含于媒体定义中。如本文中使用，磁盘及光盘包含CD、激光盘、光学光盘、数字多功能盘(DVD)、软盘及蓝光盘，其中磁盘通常磁性地再现数据，而光盘用激光光学地再现数据。这些的组合也包含在计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制作或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且在不脱离本公开的范围的情况下，本文中定义的一般原理可应用到其它变动。因此，本公开不限于本文中描述的实例及设计，而是应符合与本文中公开的原理及新型特征一致的最广范围。

Claims (40)

1.一种方法，其包括：
形成材料堆叠，其包括定位于第一电介质层与第二电介质层之间的导电层，其中所述第一电介质层、所述第二电介质层及所述导电层在所述材料堆叠的侧壁中形成通道；
用至少一种材料及与第一电极相关联的导电材料填充所述通道，其中至少部分基于用所述至少一种材料填充所述通道而覆盖所述第一电极的第一侧且暴露所述至少一种材料的第一侧；
穿过所述至少一种材料形成暴露所述导电材料及所述至少一种材料的第二侧的开口；及
至少部分基于暴露所述至少一种材料的所述第二侧而经由所述开口用硫属化物材料替换所述至少一种材料。
2.根据权利要求1所述的方法，其中用所述至少一种材料填充所述通道包括：
将与存储元件相关联的第一材料沉积到所述通道中及所述导电材料上方，及
将与第二电极相关联的第二材料沉积到所述通道中及所述第一材料的第一侧上方，且其中至少部分基于用所述第二材料填充所述通道而覆盖所述第一材料的第一侧且暴露所述第二材料的第一侧。
3.根据权利要求2所述的方法，其中形成所述开口包括：
穿过所述第一材料及所述第二材料形成所述开口，其中至少部分基于形成所述开口而暴露所述第一材料的第二侧及所述第二材料的第二侧。
4.根据权利要求2所述的方法，其中所述第一材料包括氮化硅，且所述第二材料包括氧化铝。
5.根据权利要求2所述的方法，其中所述第一材料、所述第二材料、第一电介质材料与第二电介质材料之间的相互蚀刻选择性超过阈值。
6.根据权利要求1所述的方法，其中经由沟槽填充所述通道，所述方法进一步包括：
用电介质材料填充所述沟槽，其中至少部分基于填充所述沟槽而覆盖所述至少一种材料的所述第一侧，且其中穿过所述电介质材料形成所述开口。
7.根据权利要求1所述的方法，其中替换所述至少一种材料包括：
经由所述开口蚀刻所述至少一种材料的且与第二电极相关联的第一材料以形成腔；及
经由所述开口，将第二导电材料沉积到所述腔中以形成所述第二电极。
8.根据权利要求7所述的方法，其中用所述硫属化物材料替换所述至少一种材料包括：
经由所述开口且在形成所述第二电极之后，蚀刻所述至少一种材料的且与存储元件相关联的第二材料以形成第二腔；及
经由所述开口将所述硫属化物材料沉积到所述第二腔中以形成所述存储元件。
9.根据权利要求8所述的方法，其进一步包括：
在用所述硫属化物材料替换所述至少一种材料之前，在所述第二腔的内部上形成将所述硫属化物材料与所述至少一种材料的所述第二材料、所述第一电极、所述第二电极或其任何组合分离的衬层。
10.根据权利要求1所述的方法，其进一步包括：
至少部分基于替换所述至少一种材料而用氧化铝材料及电介质材料填充所述开口，其中所述氧化铝材料将所述至少一种材料与所述电介质材料分离。
11.根据权利要求1所述的方法，其进一步包括：
在穿过所述至少一种材料形成所述开口之前填充用来接入所述通道的沟槽，其中至少部分基于填充所述沟槽而覆盖所述至少一种材料的所述第一侧；
至少部分基于用第二导电材料替换所述至少一种材料而用电介质材料填充所述开口以形成第二电极及所述硫属化物材料以形成存储元件，其中在填充所述开口之前由所述开口暴露所述第二电极的第一侧；及
在用所述电介质材料填充所述开口之后，形成暴露所述第二电极的第二侧的第二开口。
12.根据权利要求11所述的方法，其进一步包括：
用至少一第三导电材料填充所述第二开口以形成位线。
13.根据权利要求1所述的方法，其中所述至少一种材料是用来形成存储元件的所述硫属化物材料的占位符、用来形成第二电极的第二导电材料的占位符或两者。
14.根据权利要求1所述的方法，其中所述至少一种材料的所述第二侧在平行于通过所述硫属化物材料的电流路径的第二方向的第一方向上延伸。
15.根据权利要求1所述的方法，其进一步包括：
至少部分基于用所述至少一种材料填充所述通道而用电介质材料填充用来填充所述通道的沟槽，其中至少部分基于填充所述沟槽而覆盖所述至少一种材料的所述第一侧；
在形成暴露所述至少一种材料的所述第二侧的所述开口之前且至少部分基于填充所述沟槽，形成暴露所述至少一种材料的所述第一侧的部分的第二开口；及
在形成所述开口之前，用与第二电极相关联的第一导电材料、与位线相关联的第二导电材料或两者填充所述第二开口。
16.一种方法，其包括：
在材料堆叠的侧壁中形成通道，所述通道是由所述材料堆叠的第一电介质层、第二电介质层及导电层定界；
由所述材料堆叠的所述侧壁在所述导电层上方且经由沟槽将与第一电极相关联的第一材料沉积到所述通道中；
在所述第一材料上方且经由所述沟槽将与存储元件相关联的第二材料沉积到所述通道中，其中至少部分基于沉积所述第二材料而由所述第二材料覆盖所述第一材料的第一侧且将所述第二材料的第一侧暴露于所述沟槽；
在所述第二材料上方且经由所述沟槽将与第二电极相关联的第三材料沉积到所述通道中，其中至少部分基于沉积所述第三材料而覆盖所述第二材料的所述第一侧且将所述第三材料的第一侧暴露于所述沟槽；
穿过所述第一、第二及第三材料形成暴露所述第二材料的第二侧的开口；及
至少部分基于暴露所述第二材料的所述第二侧而经由所述开口用硫属化物材料替换所述第二材料。
17.根据权利要求16所述的方法，其进一步包括：
经由所述开口且在替换所述第二材料之前，用导电材料替换所述第一材料及所述第三材料以形成所述第一电极及所述第二电极。
18.根据权利要求17所述的方法，其中用所述导电材料替换所述第一材料及所述第三材料包括：
经由所述开口蚀刻所述第一材料及所述第三材料的部分以形成与所述第一电极相关联的第一腔及与所述第二电极相关联的第二腔；及
经由所述开口将所述导电材料沉积到所述第一腔及所述第二腔中以形成所述第一电极及所述第二电极。
19.根据权利要求17所述的方法，其中用所述硫属化物材料替换所述第二材料包括：
经由所述开口且在形成所述第一电极及所述第二电极之后，蚀刻所述第二材料的部分以形成腔；及
经由所述开口将所述硫属化物材料沉积到所述腔中以形成所述存储元件。
20.根据权利要求16所述的方法，其进一步包括：
至少部分基于将所述第三材料沉积到所述通道中而用电介质材料填充所述沟槽，其中至少部分基于填充所述沟槽而覆盖所述第三材料的所述第一侧，且其中穿过所述电介质材料形成所述开口。
21.根据权利要求16所述的方法，其中所述开口暴露所述第一材料的第二侧及所述第三材料的第二侧。
22.根据权利要求16所述的方法，其中所述第一材料及所述第三材料包括氧化铝，且其中所述第二材料包括氮化硅。
23.根据权利要求16所述的方法，其中所述第一材料、所述第二材料、第一电介质材料与第二电介质材料之间的相互蚀刻选择性超过阈值。
24.根据权利要求16所述的方法，其中：
所述第一材料是用来形成所述第一电极的导电材料的占位符；
所述第二材料是用来形成所述存储元件的所述硫属化物材料的占位符；且
所述第三材料是用来形成所述第二电极的第二导电材料的占位符。
25.一种方法，其包括：
在材料堆叠的侧壁中形成通道，所述通道是由所述材料堆叠的第一电介质层、第二电介质层及导电层定界；
由所述材料堆叠的所述侧壁在所述导电层上方且经由沟槽将与第一电极相关联的第一材料沉积到所述通道中；
在所述第一材料上方且经由所述沟槽将与存储元件相关联的第二材料沉积到所述通道中，其中至少部分基于沉积所述第二材料而由所述第二材料覆盖所述第一材料的第一侧且将所述第二材料的第一侧暴露于所述沟槽；
穿过所述第一材料及所述第二材料形成暴露所述第二材料的第二侧的第一开口；
经由所述第一开口且至少部分基于暴露所述第二材料的所述第二侧，用硫属化物材料替换所述第二材料以形成所述存储元件，其中由电介质材料覆盖所述存储元件的第一侧且由所述第一开口暴露所述存储元件的第二侧；
在所述电介质材料中形成第二开口，其中由所述第二开口暴露所述存储元件的所述第一侧；及
至少部分基于形成所述第二开口，在所述第二开口的内部及所述存储元件的第一侧上方沉积导电材料以形成第二电极。
26.根据权利要求25所述的方法，其进一步包括：
经由所述第一开口且在替换所述第二材料之前，用第二导电材料替换所述第一材料以形成所述第一电极。
27.根据权利要求25所述的方法，其进一步包括：
至少部分基于将所述第二材料沉积到所述通道中而用所述电介质材料填充所述沟槽；及
至少部分基于用所述硫属化物材料替换所述第二材料而用第二电介质材料填充所述第一开口，其中穿过所述电介质材料及所述第二电介质材料形成所述第二开口。
28.根据权利要求25所述的方法，其进一步包括：
在所述导电材料上方将所述第二导电材料沉积到所述第二开口中以形成位线。
29.根据权利要求25所述的方法，其中沉积所述导电材料包括：
沉积所述导电材料，同时维持所述导电材料的温度低于与所述硫属化物材料相关联的阈值。
30.一种方法，其包括：
移除定位于材料堆叠的第一电介质层与第二电介质层之间的导电层的第一部分，其中在所述材料堆叠中形成通道且至少部分基于移除所述导电层的所述第一部分而暴露所述导电层的第二部分；
形成所述导电层的所述第二部分上的第一电极及与所述第一电极相对的第二电极，所述第一电极及所述第二电极形成腔的至少一部分；及
在形成所述第一电极及所述第二电极之后，用硫属化物材料填充所述腔以形成存储元件。
31.根据权利要求30所述的方法，其进一步包括：
由所述导电层的所述第二部分沉积第一材料，由所述第一材料沉积第二材料且由所述第二材料沉积第三材料；及
至少穿过所述第二材料及所述第三材料形成暴露所述第二材料的第一侧及所述第三材料的第一侧的开口。
32.根据权利要求31所述的方法，其中：
形成所述第二电极包括经由所述开口用导电材料替换所述第三材料的部分以形成所述第二电极，其中由所述开口暴露所述第二电极的第一侧；及
形成所述腔包括在形成所述第二电极之后蚀刻所述第二材料的所述第一侧以形成所述腔。
33.根据权利要求32所述的方法，其进一步包括：
形成暴露所述第二电极的第二侧的第二开口；及
用第二导电材料填充所述第二开口以形成接触所述第二电极的所述第二侧的位线。
34.根据权利要求31所述的方法，其中经由所述开口从垂直于通过所述存储元件的电流路径的第二方向的第一方向填充所述腔。
35.一种设备，其包括：
字线，其包括第一导电材料；
第一电极，其包括第二导电材料，所述第一电极是由所述字线的第一侧定位；
存储元件，其包括硫属化物材料，所述存储元件是由所述第一电极的第一侧及第一材料层定位；
第二电极，其包括第三导电材料，所述第二电极是由所述存储元件的第一侧及由所述第一材料层定位的第二材料层定位；及
位线，其包括第四导电材料，所述位线是由所述第二电极的第一侧定位。
36.根据权利要求35所述的设备，其中所述存储元件的所述第一侧的边缘从所述第一电极的所述第一侧的边缘及所述第二电极的所述第一侧的边缘偏移。
37.根据权利要求36所述的设备，其中所述第一电极的所述第一侧的所述边缘与所述第二电极的所述第一侧的所述边缘对准。
38.根据权利要求35所述的设备，其中通过填充所述第一电极与所述第二电极之间的腔而形成所述存储元件。
39.根据权利要求35所述的设备，其中：
所述第一材料层包括氮化硅且由所述第一电极定位，且
所述第二材料层包括氧化铝且由所述第一材料层定位。
40.根据权利要求35所述的设备，其中所述存储元件的第二侧及所述第二电极的第二侧涂覆有将所述存储元件及所述第二电极与电介质材料分离的氧化铝层。
CN202280037225.7A 2021-05-27 2022-05-13 具有横向形成的存储器单元的存储器装置 Pending CN117397385A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/332,628 US11864475B2 (en) 2021-05-27 2021-05-27 Memory device with laterally formed memory cells
US17/332,628 2021-05-27
PCT/US2022/072318 WO2022251784A1 (en) 2021-05-27 2022-05-13 Memory device with laterally formed memory cells

Publications (1)

Publication Number Publication Date
CN117397385A true CN117397385A (zh) 2024-01-12

Family

ID=84194344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280037225.7A Pending CN117397385A (zh) 2021-05-27 2022-05-13 具有横向形成的存储器单元的存储器装置

Country Status (5)

Country Link
US (2) US11864475B2 (zh)
EP (1) EP4352788A4 (zh)
CN (1) CN117397385A (zh)
TW (1) TW202303928A (zh)
WO (1) WO2022251784A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190044062A1 (en) * 2017-12-22 2019-02-07 Intel Corporation Tip-contact controlled three dimensional (3d) vertical self select memory
US20200350203A1 (en) * 2019-05-03 2020-11-05 Micron Technology, Inc. Architecture of three-dimensional memory device and methods regarding the same
CN112020777A (zh) * 2018-04-24 2020-12-01 美光科技公司 交叉点存储器阵列及相关制造技术

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237213B2 (en) 2010-07-15 2012-08-07 Micron Technology, Inc. Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
US9178077B2 (en) 2012-11-13 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US10546998B2 (en) * 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures
US9728546B2 (en) 2014-09-05 2017-08-08 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US20160307963A1 (en) 2015-04-20 2016-10-20 Micron Technology, Inc. Array Of Memory Cells, Methods Associated With Forming Memory Cells That Comprise Programmable Material, And Methods Associated With Forming Memory Cells That Comprise Selector Device Material
WO2017160233A1 (en) 2016-03-15 2017-09-21 Agency For Science, Technology And Research Memory device and method of forming the same
US10256406B2 (en) 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
US10424374B2 (en) * 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10128437B1 (en) * 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods
US10490602B2 (en) 2017-09-21 2019-11-26 Micron Technology, Inc. Three dimensional memory arrays
US10693065B2 (en) * 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10593399B2 (en) 2018-03-19 2020-03-17 Micron Technology, Inc. Self-selecting memory array with horizontal bit lines
US10700128B1 (en) 2018-12-21 2020-06-30 Micron Technology, Inc. Three-dimensional memory array
US11282895B2 (en) 2019-07-02 2022-03-22 Micron Technology, Inc. Split pillar architectures for memory devices
US11825754B2 (en) * 2021-05-27 2023-11-21 Micron Technology, Inc. Memory cells with sidewall and bulk regions in planar structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190044062A1 (en) * 2017-12-22 2019-02-07 Intel Corporation Tip-contact controlled three dimensional (3d) vertical self select memory
CN112020777A (zh) * 2018-04-24 2020-12-01 美光科技公司 交叉点存储器阵列及相关制造技术
US20200350203A1 (en) * 2019-05-03 2020-11-05 Micron Technology, Inc. Architecture of three-dimensional memory device and methods regarding the same

Also Published As

Publication number Publication date
US20220384722A1 (en) 2022-12-01
EP4352788A4 (en) 2024-09-11
WO2022251784A1 (en) 2022-12-01
EP4352788A1 (en) 2024-04-17
US11864475B2 (en) 2024-01-02
TW202303928A (zh) 2023-01-16
US20240196765A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
US11342382B1 (en) Capacitive pillar architecture for a memory array
US20240298553A1 (en) Sidewall structures for memory cells in vertical structures
US20240147872A1 (en) Memory cells with sidewall and bulk regions in planar structures
CN115440276A (zh) 多层级单元的可调编程脉冲
US11864475B2 (en) Memory device with laterally formed memory cells
CN117397387B (zh) 具有竖直结构中的侧壁及块体区域的存储器单元
US20230113960A1 (en) Techniques for manufacturing a double electrode memory array
TWI857359B (zh) 記憶體設備及用於操作記憶體裝置之方法
US11895851B2 (en) Cross point array architecture for multiple decks
US11848048B2 (en) Memory device decoder configurations
CN114628577B (zh) 电阻性接口材料
CN117321687A (zh) 用于字线微砖的解码架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination