CN115440276A - 多层级单元的可调编程脉冲 - Google Patents

Abstract

本申请涉及多层级单元的可调编程脉冲。存储器装置可基于相关联存储器单元的可靠性度量而修改中间逻辑状态的编程脉冲的特征。经修改特征可增大读取窗口并逆转经移位阈值电压分布的移动(例如，通过将阈值电压分布移动得距一或多个其它电压分布更远)。所述可靠性度量可通过执行测试写入确定，可以是所述存储器单元使用的循环数量、位错误率和/或第一状态的读取数量。与经修改第二脉冲相关联的信息可存储在熔丝或存储器单元中，或者可由所述存储器装置的存储器装置控制器或电路系统实施。

Description

多层级单元的可调编程脉冲

交叉引用

本专利申请要求特兰(TRAN)等人于2021年6月2日提交的标题为“多层级单元的可调编程脉冲(ADJUSTABLE PROGRAMMING PULSES FOR A MULTI-LEVEL CELL)”的第17/337,195号美国专利申请的权益，所述申请让渡给本受让人且以引用的方式明确并入本文中。

技术领域

技术领域涉及多层级单元的可调编程脉冲。

背景技术

存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。例如，二进制存储器单元可编程到两种支持状态中的一种，常常由逻辑1或逻辑0来表示。在一些实例中，单个存储器单元可支持多于两个状态，所述状态中的任一个可被存储。为了存取所存储的信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫属化物存储器技术等。存储器单元可为易失性或非易失性的。

发明内容

描述一种方法。所述方法可包含：在包含一组多个存储器单元的存储器装置处接收存取命令，所述一组多个存储器单元中的每一存储器单元配置成存储一组状态中的一个状态，所述一组状态包含第一状态、第二状态和第三状态，其中将存储器单元写入到所述第三状态包含施加第一极性的第一脉冲和第二极性的第二脉冲。所述方法可进一步包含基于与所述一组多个存储器单元中的一组存储器单元相关联的所述第三状态的可靠性度量，修改所述第二脉冲的特征，以及基于所述存取命令，对所述一组多个存储器单元中的第一存储器单元执行写入操作，其中执行所述写入操作包含施加所述第一脉冲和具有经修改特征的所述第二脉冲。

描述一种设备。所述设备可包含一组多个存储器单元，每个存储器单元可用于写入到一组逻辑状态中的一个逻辑状态，所述一组逻辑状态包含第一逻辑状态、第二逻辑状态和第三逻辑状态，其中将存储器单元写入到所述第三逻辑状态包含施加第一极性的第一电压脉冲和第二极性的第二电压脉冲。所述设备可进一步包含：电路系统，其可用于基于与所述一组多个存储器单元中的一组存储器单元相关联的所述第三逻辑状态的可靠性度量而修改所述第二电压脉冲的特征；字线，其与所述一组多个存储器单元中的第一存储器单元耦合；位线，其与所述第一存储器单元耦合；以及驱动器。所述驱动器可用于驱动所述字线和所述位线以向所述第一存储器单元施加所述第一电压脉冲，并向所述第一存储器单元施加具有经修改特征的所述第二电压脉冲。

描述另一设备。所述设备可包含：一组多个存储器单元，每个存储器单元可用于写入到一组逻辑状态中的一个逻辑状态，所述一组逻辑状态包含第一逻辑状态、第二逻辑状态和第三逻辑状态，其中将存储器单元写入到所述第三逻辑状态包含施加第一极性的第一电压脉冲和第二极性的第二电压脉冲。所述设备可进一步包含与所述一组多个存储器单元中的第一存储器单元耦合的字线、与所述第一存储器单元耦合的位线以及与所述字线和数字线耦合的控制器。所述控制器可用于基于与所述一组多个存储器单元中的一组存储器单元相关联的所述第三逻辑状态的可靠性度量而设置所述第二电压脉冲的特征，经由所述字线和所述数字线将所述第一电压脉冲施加到所述第一存储器单元，并经由所述字线和所述数字线将具有所述特征的所述第二电压脉冲施加到所述第一存储器单元。

附图说明

图1示出根据本文所公开的实例的支持多层级单元(MLC)的可调编程脉冲的系统的实例。

图2示出根据本文所公开的实例的支持MLC的可调编程脉冲的存储器裸片的实例。

图3示出根据本文所公开的实例的支持MLC的可调编程脉冲的存储器单元的实例。

图4A、4B和4C示出根据本文所公开的实例的支持MLC的可调编程脉冲的编程脉冲的实例。

图5A和5B示出根据本文所公开的实例的支持MLC的可调编程脉冲的电压图的实例。

图6示出根据本文所公开的实例的支持MLC的可调编程脉冲的存储器控制器的框图。

图7示出根据本文所公开的实例的示出了支持MLC的可调编程脉冲的一或多种方法的流程图。

具体实施方式

存储器装置的存储器单元(例如，多层级单元(MLC))可用于存储三个或更多个状态(例如，逻辑状态)中的一个。例如，MLC可用于存储三个可能状态中的一个，其可被称为每单元存储1.5个位。MLC的所述三个或更多个状态可包含第一状态(例如，SET状态)、第二状态(例如，RESET状态)，以及一定数量的一或多个中间状态。MLC的中间状态的写入操作可包含施加第一极性的第一脉冲以将单元编程为第一或第二状态中的一个，以及施加第二相反极性的第二脉冲以实现中间状态中的一个。在每单元存储1.5个位(或更高)的情况下，可能状态的相应电压阈值分布之间的读取窗口可减小，使得循环存储器单元可使读取窗口中的一或多个塌缩(例如，可使与第一状态相关联的一个电压阈值分布朝向与第二状态相关联的另一电压阈值分布移位)，这可导致读取错误。

本公开提供基于存储器单元的可靠性度量来修改第二脉冲的特征(例如，量值、宽度或第一和第二脉冲之间的时间)的技术。经修改特征可例如通过逆转经移位阈值电压分布的移动(例如，通过将阈值电压分布移动得离一或多个其它电压分布更远)来增加经塌缩读取窗口。在一些情况下，可靠性度量可通过对未使用单元执行测试写入并识别所述单元的条件来确定。另外或替代地，可靠性度量可以是存储器单元使用的循环数量、位错误率和/或第一状态的读取数量(例如，其中译码用于在给定一组单元中维持第一状态的单元的一致数量)。与经修改第二脉冲相关联的信息可存储在熔丝或存储器单元中，或者可由存储器装置的存储器装置控制器或电路系统实施。

本公开的特征首先在参考图1-3所描述的存储器系统、裸片和阵列的上下文中描述。本公开的特征在参考图4A-5B所描述的编程脉冲和电压图的上下文中描述。本公开的这些和其它特征进一步由参考图6和7所描述的涉及多层级单元的可调编程脉冲的设备图和流程图示出，并参考所述设备图和流程图加以描述。

图1示出根据本文所公开的实例的支持MLC的可调编程脉冲的系统100的实例。系统100可包含主机装置105、存储器装置110和耦合主机装置105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置，但是所述一或多个存储器装置110的各方面可以在单个存储器装置(例如，存储器装置110)的上下文中加以描述。

系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。例如，系统100可示出计算机、笔记本电脑、平板电脑、智能手机、移动电话、可穿戴装置、因特网连接装置、车辆控制器等等的各方面。存储器装置110可以是系统中可用于存储系统100的一或多个其它组件的数据的组件。

系统100的至少部分可为主机装置105的实例。主机装置105可为处理器或使用存储器来执行过程的装置内(例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本电脑、平板电脑、智能手机、移动电话、可穿戴装置、因特网连接装置、车辆控制器、芯片上系统(SoC)或某一其它固定或便携式电子装置以及其它实例内)的其它电路的实例。在一些实例中，主机装置105可以指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。

存储器装置110可为可用于提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成配合一或多个不同类型的主机装置105起作用。主机装置105与存储器装置110之间的信令可用于支持以下各者中的一或多者：调制信号的调制方案、用于传达信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令及同步、定时惯例，或其它因素。

存储器装置110可用于存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的辅助型或从属型装置(例如，通过外部存储器控制器120对由主机装置105提供的命令作出响应且执行所述命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130中的一或多个或例如一或多个外围组件或一或多个输入/输出控制器等其它组件。主机装置105的组件可使用总线135彼此耦合。

处理器125可用于对系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施，也可以是所述处理器的一部分。

BIOS组件130可以是包含作为固件操作的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。

存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所需容量或指定容量。每一存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-N)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个栅格、一或多个存储体、一或多个拼块、一或多个区段)，其中每一存储器单元可用于存储至少一个数据位。包含两个或更多个存储器裸片160的存储器装置110可称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。

装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。例如，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置的读取命令。

本地存储器控制器165(例如，在存储器裸片160本地)可包含用于控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此，本地存储器控制器165可用于与装置存储器控制器155、其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。可包含于装置存储器控制器155或本地存储器控制器165或这两者中的组件的实例可包含用于接收信号(例如，从外部存储器控制器120)的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制要传输的信号的编码器，或可用于支持装置存储器控制器155或本地存储器控制器165或这两者的所描述操作的各种其它电路或控制器。

外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传达信息、数据或命令中的一或多者。外部存储器控制器120可转换或转化在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120和存储器装置110之间的通信。每个信道115可以是在主机装置105和存储器装置之间载送信息的传输介质的实例。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输介质(例如，导体)。信号路径可以是可用于载送信号的导电路径的实例。例如，信道115可包含第一端子，所述第一端子包含在主机装置105处的一或多个引脚或衬垫和在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，并且引脚可用于充当信道的部分。

信道115(及相关联的信号路径和端子)可专门用于传达一或多种类型的信息。例如，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，信令可以使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令通过信道115传达。在SDR信令中，信号的一个调制符号(例如，信号电平)可以针对每个时钟循环寄存(例如，在时钟信号的上升或下降边沿上)。在DDR信令中，信号的两个调制符号(例如，信号电平)可以针对每个时钟循环寄存(例如，在时钟信号的上升边沿和下降边沿两者上)。

存储器装置可基于相关联存储器单元的可靠性度量而修改存储器单元的中间逻辑状态的编程脉冲的特征。经修改特征可增大读取窗口并逆转经移位阈值电压分布的移动(例如，通过将阈值电压分布移动得离一或多个其它电压分布更远)。可靠性度量可通过执行测试写入确定，并且可以是存储器单元使用的循环数量、位错误率和/或第一状态的读取数量。与经修改第二脉冲相关联的信息可存储在熔丝或存储器单元中，或者可由存储器装置的存储器装置控制器或电路系统实施。

图2示出根据本文所公开的实例的支持MLC的可调编程脉冲的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，它们可各自编程为存储不同逻辑状态(例如，一组两个或更多个可能状态中的经编程状态)。例如，存储器单元205可用于一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元205)可用于一次存储超过一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。例如，存储器单元205可用于一次存储1.5个信息位(例如，基于存储器单元205能够存储三个逻辑状态中的一个)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。

存储器单元205可使用可配置材料存储逻辑状态，可配置材料可以称为存储器元件、存储器存储元件、材料元件、材料存储器元件、材料部分或极性写入材料部分等等。存储器单元205的可配置材料可以指基于硫族化物的存储组件，如参考图3更详细描述。例如，硫族化物存储元件可用于相变存储器(PCM)单元、阈值存储器单元或自选存储器单元。

存储器裸片200可包含以例如网格状图案的图案布置的存取线(例如，行线210和列线215)。存取线可由一或多个导电材料形成。在一些实例中，行线210可以称为字线。在一些实例中，列线215可以称为数字线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的提及是可互换的，不影响理解或操作。存储器单元205可定位在行线210和列线215的相交点处。

例如读取和写入的操作可通过激活或选择存取线(例如，行线210或列线215中的一或多个)而在存储器单元205上执行。通过偏置行线210和列线215(例如，向行线210或列线215或这两者施加相应电压)，可存取在它们相交点处的单个存储器单元205。行线210和列线215在二维或三维配置中的相交点可被称为存储器单元205的地址。存取线可以是与存储器单元205耦合的导电线，并且可用于对存储器单元205执行存取操作。

可以通过行解码器220或列解码器225控制对存储器单元205的存取。例如，行解码器220可从本地存储器控制器245接收行地址，并基于接收到的行地址激活行线210。列解码器225可从本地存储器控制器245接收列地址，并且可基于接收到的列地址激活列线215。

感测组件230可用于检测存储器单元205的状态(例如，材料状态、电阻、阈值状态)，并基于所存储的状态确定存储器单元205的逻辑状态。感测组件230可包含用于放大或以其它方式转换通过存取存储器单元205产生的信号的一或多个感测放大器。感测组件230可比较从存储器单元205检测到的信号与参考235(例如，参考电压)。存储器单元205的检测到的逻辑状态可以提供为感测组件230的输出(例如，提供给输入/输出240)，并且可将检测到的逻辑状态指示给包含存储器裸片200的存储器装置的另一组件。

本地存储器控制器245可通过各种组件(例如，行解码器220、列解码器225、感测组件230)控制存储器单元205的存取。本地存储器控制器245可以是参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件230中的一或多个可与本地存储器控制器245处于相同位置。本地存储器控制器245可用于从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转化成可供存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，并基于执行所述一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器245可产生行信号和列地址信号，以激活目标行线210和目标列线215。本地存储器控制器245还可产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的所施加电压或电流的幅度、形状或持续时间可发生变化，并且可针对在操作存储器裸片200时论述的各种操作而不同。

本地存储器控制器245可用于在存储器裸片200的一或多个存储器单元205上执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等等。在一些实例中，存取操作可由本地存储器控制器245响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。本地存储器控制器245可用于执行此处未列出的其它存取操作或与存储器裸片200的操作有关的其它操作(与存取存储器单元205不直接相关)。

本地存储器控制器245可用于在存储器裸片200的一或多个存储器单元205上执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可编程成存储所要逻辑状态(例如，三个或更多个逻辑状态中的一个)。本地存储器控制器245可识别在其上执行写入操作的目标存储器单元205。本地存储器控制器245可识别与目标存储器单元205耦合的目标行线210和目标列线215(例如，目标存储器单元205的地址)。本地存储器控制器245可激活目标行线210和目标列线215(例如，向行线210或列线215施加电压)以存取目标存储器单元205。本地存储器控制器245可在写入操作期间向列线215施加特定信号(例如，写入脉冲)以在存储器单元205的存储元件中存储特定状态。用作写入操作的部分的脉冲可在某一持续时间内包含一或多个电压电平。

本地存储器控制器245可用于在存储器裸片200的一或多个存储器单元205上执行读取操作(例如，感测操作)。在读取操作期间，可以确定存储于存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器245可识别在其上执行读取操作的目标存储器单元205。本地存储器控制器245可识别与目标存储器单元205耦合的目标行线210和目标列线215(例如，目标存储器单元205的地址)。本地存储器控制器245可激活目标行线210和目标列线215(例如，向行线210或列线215施加电压)以存取目标存储器单元205。感测组件230可检测从存储器单元205接收到的信号，这基于施加到行线210的脉冲、施加到列线的脉冲和/或存储器单元205的电阻或阈值特征。感测组件230可放大信号。本地存储器控制器245可激活感测组件230(例如，锁存感测组件)，并由此比较从存储器单元205接收到的信号与参考信号235。基于所述比较，感测组件230可确定存储在存储器单元205上的逻辑状态。用作读取操作的部分的脉冲可在某一持续时间内包含一或多个电压电平。

图3示出根据本文所公开的实例的存储器阵列300的实例。存储器阵列300可以是参考图1和2描述的存储器阵列或存储器裸片的部分的实例。存储器阵列300可包含定位于衬底(未示出)上方的第一存储器单元叠组305和在第一阵列或叠组305的顶部上的第二存储器单元叠组310。尽管存储器阵列300的实例包含两个叠组305、310，但是存储器阵列300可包含任何数量的叠组(例如，一个或多于两个)。

存储器阵列300还可包含行线210-a、行线210-b、行线210-c、行线210-d、列线215-a和列线215-b，它们可以是参考图2所描述的行线210和列线215的实例。第一叠组305和第二叠组310的一或多个存储器单元可在存取线之间的导柱中包含一或多个硫族化物材料。例如，存取线之间的单个堆叠可包含第一电极、第一硫族化物材料(例如，选择器组件)、第二电极、第二硫族化物材料(例如，存储元件)或第三电极中的一或多个。尽管包含在图3中的一些元件用数字指示符标记，其它对应元件未标记，但是它们是相同的或者应理解为类似的，以便提高所描绘的特征的可见性和清晰度。

第一叠组305中的一或多个存储器单元可包含电极325-a、存储元件320-a或电极325-b中的一或多个。第二叠组310中的一或多个存储器单元可包含电极325-c、存储元件320-b或电极325-d中的一或多个。存储元件320可以是硫族化物材料的实例，例如相变存储元件、阈值存储元件或自选存储元件。在一些实例中，第一叠组305和第二叠组310的存储器单元可具有公共导电线，使得一或多个叠组305和一或多个叠组310的对应存储器单元可共享列线215或行线210。例如，第二叠组310的第一电极325-c和第一叠组305的第二电极325-b可与列线215-a耦合，使得列线215-a可由竖直相邻的存储器单元共享。

在一些实例中，存储器阵列300的架构可以称为交叉点架构，其中存储器单元形成于行线210和列线215之间的拓扑交叉点处。与其它存储器架构比较，此类交叉点架构可提供相对较高密度的数据存储以及较低的制造成本。例如，与其它架构比较，交叉点架构可具有区域减小且因此存储器单元密度增大的存储器单元。例如，与具有6F2存储器单元面积的其它架构(例如，具有三端子选择器元件的那些)比较，架构可具有4F2存储器单元面积，其中F是最小特征大小。例如，DRAM可使用为三端子装置的晶体管作为每一存储器单元的选择器元件，并且与交叉点架构比较，可具有较大存储器单元面积。

尽管图3的实例示出两个存储器叠组，但是其它配置是可能的。在一些实例中，存储器单元的单个存储器叠组可以构造在衬底上方，这可以称为二维存储器。在一些实例中，两个或更多个存储器单元叠组可以类似方式配置为三维交叉点架构。此外，在一些情况下，图3中所示或参考图3所描述的元件可如示出或描述的那样彼此电耦合，但是可以物理地重新布置(例如，存储元件320和可能的选择元件或电极325可在行线210和列线215之间电气地串联，但是不需要呈导柱或堆叠配置)。

在一些实例中，存储元件320的材料可包含硫族化物材料或包含硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)、硅(Si)或铟(IN)的其它合金，或其各种组合。在一些实例中，主要具有硒(Se)、砷(As)和锗(Ge)的硫族化物材料可以称为SAG合金。在一些实例中，SAG合金还可包含硅(Si)，此类硫族化物材料可以称为SiSAG合金。在一些实例中，SAG合金可包含硅(Si)或铟(In)或其组合，此类硫族化物材料分别可以称为SiSAG合金或InSAG合金，或其组合。在一些实例中，硫族化物玻璃可包含额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)，各自呈原子或分子形式。

在一些实例中，存储元件320可以是相变存储器单元的实例。在此类实例中，用于存储元件320的材料可基于合金(例如，上文所列的合金)，并且可用于在存储器单元的正常操作期间进行相变或到不同物理状态的改变。例如，相变存储器单元可具有非晶状态(例如，相对无序的原子配置)和结晶状态(例如，相对有序的原子配置)。

相变存储器单元可展现出可为硫族化物材料的相变材料的结晶状态和非晶状态的电阻之间存在可观测的差。结晶状态的材料可使原子以周期性结构布置，这可产生相对较低的电阻。相比之下，非晶状态的材料可能不具有或者具有相对少的周期性原子结构，这可具有相对较高的电阻。

材料的非晶和结晶状态之间的电阻值差可能很显著。例如，非晶状态的材料的电阻可比结晶状态的材料的电阻大一或多个数量级。在一些实例中，材料可以是部分非晶的和部分结晶的(例如，在中间状态中)，并且电阻可具有在完全结晶或完全非晶状态的材料的电阻之间的某一值。在此类实例中，材料可用于存储超过两个逻辑状态(例如，三个或更多个逻辑状态)。

在相变存储器单元(例如，电极325-a、存储元件320-a、电极325-b)的编程(写入)操作期间，编程脉冲的各种参数可影响(例如，确定、设置、编程)存储元件320的材料的特定特性或特征，例如材料的阈值电压或材料的电阻。为了在相变存储器单元中编程低电阻状态(例如，相对结晶状态)，可施加加热或熔化存储元件320的材料的编程脉冲，这可与至少临时地形成相对无序的(例如，非晶)原子布置相关联。编程脉冲的幅度可在一持续时间内减小(例如，相对缓慢地减小)，以允许材料在它冷却时形成结晶结构，由此形成稳定的结晶材料状态。

为了在相变存储器单元中编程高电阻状态(例如，相对非晶状态)，可施加加热和/或熔化存储元件320的材料的编程脉冲。编程脉冲的幅度的减小可比低电阻状态的编程脉冲更快。在此类情境中，材料可冷却，其中原子呈更无序的原子布置，因为原子无法在材料达到稳定状态之前形成结晶结构，由此形成稳定的非晶材料状态。取决于由存储元件320的材料存储的逻辑状态的存储元件320的材料的阈值电压或电阻差可对应于存储元件320的读取窗口。在一些情况下，存储元件的一部分可经受与逻辑状态相关联的材料改变。

在一些实例中，例如对于阈值存储器单元或自选存储器单元，存储器单元所支持的所述一组逻辑状态中的一些或全部可与硫族化物材料的非晶状态相关联(例如，呈单状态的材料可用于存储不同逻辑状态)。在一些实例中，存储元件320可以是自选存储器单元的实例。在此类实例中，用于存储元件320的材料可基于合金(例如，上文所列的合金)，并且可以操作以便在存储器单元的正常操作期间变成不同物理状态。例如，自选存储器单元可具有高阈值电压状态和低阈值电压状态。在一些情况下，自选存储器单元可另外具有中间阈值电压状态(例如，在高阈值电压状态和低阈值电压状态之间并作为它们的补充)。高阈值电压状态可对应于第一逻辑状态(例如，RESET状态)，低阈值电压状态可对应于第二逻辑状态(例如，SET状态)。中间阈值电压状态可对应于第三逻辑状态(例如，SET-RESET状态或中间状态)。

在自选存储器单元(例如，包含电极325-a、存储元件320-a和电极325-b)的编程(写入)操作期间，用于写入操作的极性可影响(确定、设置、编程)存储元件320的材料的特定特性或特征，例如材料的阈值电压。例如，第一写入操作可通过向存储器单元施加第一极性的第一脉冲而将第一逻辑状态(例如，SET状态)写入到自选存储器单元。类似地，第二(例如，不同)写入操作可通过向存储器单元施加第二极性的第二脉冲而将第二逻辑状态(例如，RESET状态)写入到自选存储器单元。第三写入操作可通过施加第一脉冲然后施加第二脉冲(例如，在一时间段之后)而将第三逻辑状态(例如，中间状态)写入到自选存储器单元。在一些情况下，如果自选存储器单元可用于存储超过三个状态，那么可以使用其它写入操作通过施加一或多个脉冲而将其它状态中的一个写入到存储器单元，每一脉冲具有相应极性。

如本文中所描述可用于存储三个或更多个状态的存储器单元可被称为MLC。可用于存储三个状态(例如，一次存储一组三个逻辑状态中的一个逻辑状态)的MLC可表示例如基于能够存储三个逻辑状态中的一个而存储1.5个位的存储器单元。

取决于由存储元件320的材料存储的逻辑状态的存储元件320的材料的阈值电压差(例如，材料存储逻辑状态‘0’相较于存储逻辑状态‘1’时的阈值电压之间的差)可对应于存储元件320的读取窗口。在一些情况下(例如，对于MLC)，存储器单元可与三个或更多个阈值电压相关联(例如，用于读取由所述单元存储的逻辑状态)，其中每个阈值电压可与用于确定相关联逻辑状态的对应读取窗口相关联。

在一些情况下，存储器装置的存储器阵列300可包含MLC，其中存储器阵列300的MLC的阈值电压可分组成不同分布。例如，第一存储器单元子集可各自被编程有与跨第一存储器单元子集的第一阈值电压分布相关联的第一状态(例如，SET状态)。类似地，第二存储器单元子集可被编程有与第二阈值电压分布相关联的第二状态(例如，RESET状态)，第三存储器单元子集可被编程有与第三阈值电压分布相关联的第三状态(例如，中间状态)。每个分布可包含彼此相对接近(例如，且表示与分布相关联的相同逻辑状态)的相应阈值电压值。

基于存储器阵列300的MLC的一或多个条件，一些阈值电压分布可开始漂移或改变。例如，存储器单元子集可开始经历其阈值电压分布的改变(例如，增大或减小)(例如，子集中的每一存储器单元可经历存储器单元阈值电压的相应改变)。在这些情况下，与存储器单元子集相关联的阈值电压分布(例如，作为整体、基于存储器单元的单独变化)可能会漂移到更接近另一存储器单元子集的另一阈值电压分布。在这些情况下，与所述两个存储器单元子集相关联的逻辑状态(例如，在这两者之间)的读取窗口可能开始塌缩或缩小。在一些情况下，经塌缩窗口可能会导致读取一个或两个存储器单元子集的逻辑状态的错误数量增加(例如，基于相应阈值电压分布之间的较小窗口或裕度)。

例如，在MLC的使用循环数量增加时，第三阈值电压分布(例如，与第三中间状态相关联)可能开始漂移到更接近第一阈值电压分布(例如，与第一SET状态相关联)。在存储器装置的使用量(例如，循环数量)增加时，第一和第三逻辑状态(例如，在这两者之间)的读取窗口可能开始塌缩或缩小，这可能会导致第一和/或第三逻辑状态的读取错误数量增加。阈值电压分布和阈值电压分布的相关联漂移在本文中参考图5A和5B进一步描述。

图4A、4B和4C示出根据本文所公开的实例的支持MLC的可调编程脉冲的编程脉冲401、402和403的实例。编程脉冲401、402和403可各自表示用于将逻辑状态编程或写入到存储器单元(例如，MLC)的脉冲(例如，或一组脉冲)的相应实例，如本文中参考图3所描述。例如，每一脉冲(例如，或一组脉冲)可将对应逻辑状态编程到存储器单元。尽管本文中的实例描述了将三个逻辑状态中的一个编程到存储器单元，但是应理解，此类实例还可适用于将四个或更多个逻辑状态中的一个编程到存储器单元而不脱离本公开的范围。例如，可以使用类似脉冲或不同但是类似的脉冲组合来将第四或其它逻辑状态编程到存储器单元。

如本文中参考图3所描述，存储器装置(例如，存储器装置的控制器)可向存储器单元(例如，MLC)施加不同脉冲(例如，电压脉冲)以便将相应逻辑状态编程到存储器单元。在由图4A示出的实例中，第一编程脉冲401可用于将第一逻辑状态编程或写入到存储器单元。在一些实例中，施加第一编程脉冲401可包含将与存储器单元相关联的位线驱动到第一电压(例如，如位线电压405-a所表示)并同时将与存储器单元相关联的字线驱动到低于第一电压的第二电压(例如，如字线电压410-a所表示)。将第一编程脉冲401施加到存储器单元可将存储器单元编程或写入到第一逻辑状态(例如，SET状态)。

在由图4B示出的实例中，第二编程脉冲402可用于将第二逻辑状态编程或写入到存储器单元。在一些实例中，施加第二编程脉冲402可包含将与存储器单元相关联的位线驱动到第三电压(例如，如位线电压405-b所表示)并同时将与存储器单元相关联的字线驱动到高于第三电压的第四电压(例如，如字线电压410-b所表示)。将第二编程脉冲402施加到存储器单元可将存储器单元编程或写入到第二逻辑状态(例如，RESET状态)。

在由图4C示出的实例中，第三编程脉冲403(例如，一组编程脉冲)可用于将第三逻辑状态编程或写入到存储器单元。在一些实例中，施加第三编程脉冲403可包含施加第一编程脉冲或极性与第一编程脉冲相同的编程脉冲(例如，第一脉冲)，然后施加第二编程脉冲或极性与第二编程脉冲相同的编程脉冲(例如，第二脉冲)。例如，位线电压405-c可变高且字线电压410-c可变低以施加第一脉冲，并且位线电压405-c可变低同时字线电压410-c可变高以施加第二脉冲。将第三编程脉冲403施加到存储器单元可将存储器单元编程或写入到第三逻辑状态(例如，中间状态)。

第三编程脉冲403的第二脉冲可与一或多个特征相关联。例如，第二脉冲可具有脉冲宽度415，其可表示第二脉冲施加到存储器单元所持续的时间段。第二脉冲还可具有脉冲幅度425，其可表示在施加第二脉冲时字线和位线之间的电压差。第二脉冲还可与第一脉冲和第二脉冲之间的时间段420相关联。在时间段420期间，存储器装置可向字线和数字线施加相同或类似电压，使得字线和数字线之间的电压差可小于用于编程存储器单元的电压。

如本文中参考图3所描述，每一存储器单元可与用于读取相应存储器单元的阈值电压相关联(例如，其中阈值电压可基于被编程或写入到存储器单元的相关联逻辑状态)。与相同逻辑状态相关联的存储器单元的阈值电压可形成所述逻辑状态的对应阈值电压分布(例如，第一、第二或第三阈值电压分布)。例如，参考图5A和5B，第一阈值电压分布(例如，与第一SET状态相关联)可以由分布505-a或分布505-b表示，第二阈值电压分布(例如，与第二RESET状态相关联)可以由分布515-a或分布515-b表示，且第三阈值电压分布(例如，与第三中间状态相关联)可以由分布510表示。

在一些情况下，例如，当存储器单元的编程循环数量增加时(例如，基于存储器单元的一或多个物理或其它条件)，分布510-a可能开始漂移到更接近分布505-a。例如，分布510-a可漂移，使得它可以表示为分布510-b，其可包含更接近包含在分布505-a中的阈值电压值(例如，比分布510-a更接近，具有相应的比分布510-a更低的阈值电压值)的阈值电压。在一些情况下，分布510-a(例如，到分布510-b或另一分布)的漂移可导致读取存储器单元时错误数量较高以及其它问题。

例如，读取第一状态(例如，与由分布505-a表示的单元相关联)可包含确定存储器单元是否可以使用第一电压520读取。可用第一电压520读取的所有存储器单元(例如，阈值电压小于或等于第一电压520的存储器单元)可与第一状态相关联。因而，阈值电压与分布505-a相关联的存储器单元可由存储器装置确定为存储第一逻辑状态(例如，因为这些单元可具有小于或等于第一电压520的阈值电压)。然而，在一些情况下，分布510-a可朝向分布505-a漂移，使得分布510-a可包含一些阈值电压小于第一电压520的存储器单元。因此，分布510-b的一些存储器单元(例如，存储第三状态)可由存储器装置确定为存储第一状态，这可能会导致此类单元的读取错误。

本公开提供用于减小或逆转分布510-b的漂移(例如，由循环计数造成)的技术。例如，存储器装置(例如，电路系统或其组件)可确定第三状态的可靠性度量(例如，对于所有MLC或对于存储第三状态的MLC)。如果可靠性度量满足某一条件或阈值，那么存储器装置可调整(例如，第三编程脉冲403的)第二脉冲的特征以编程第三状态。对第二脉冲的特征的调整可使得分布510-b的漂移逆转，并且可减少与第三状态相关联的错误数量。例如，如图5B所表示，第三阈值电压分布可以表示为分布510-c，其可表示已朝向分布505-b偏移的分布(例如，第一分布)。对第二脉冲的特征的调整可使分布510-c移动回到右侧(例如，经历对应阈值电压电平的增加)，使得分布510-c可以移动到分布510-d、510-e或510-f中的一个。

调整第二脉冲的特征可包含调整与第三编程脉冲403的第二脉冲相关联的脉冲宽度415、时间段420或脉冲幅度425。例如，存储器装置可减小第二脉冲的脉冲宽度415，这可使分布510-c移位到分布510-d、510-e或510-f中的一个。另外或替代地，存储器装置可调整第一和第二脉冲之间的时间段420，或调整(例如，减小)第二脉冲的脉冲幅度425，这可使分布510-c移位到分布510-d、510-e或510-f中的一个。对第二脉冲的调整可在存储器单元裸片、存储器单元页、存储器单元库或存储器单元码字(例如，配置成例如由同一存取线同时存取的存储器单元群组)的层级下进行。

在调整在码字级进行的情况下，存储器装置可通过编程与码字相关联的一或多个裸片上熔丝来调整第二脉冲的特征，或者可通过编程与码字相关联的一或多个非易失性存储器单元来调整第二脉冲的特征。在调整在存储器装置的较高层级(例如，组或裸片)下进行的情况下，存储器装置可使用存储器控制器或与存储器装置的较高层级相关联的其它电路系统(例如，其还可使用一或多个裸片上熔丝或一或多个非易失性存储器单元)来调整第二脉冲。

在一些情况下，用于确定调整第二脉冲的特征的可靠性度量可以是与第三状态相关联的位错误率(例如，在使用第一电压520读取单元时确定)，其可表示例如存储第三状态但是读取操作引起读取第一状态(例如，或另一状态)的存储器单元数量或百分比。在这些情况下，如果位错误率高于阈值错误率，那么存储器装置可确定调整第二脉冲的特征。例如，存储器装置可定期运行触发读回脉冲的程序以确定位错误率，并确定位错误率是否高于预期(例如，高于在初始时间校准的阈值)。

在一些情况下，可靠性度量可以是存储第一状态的存储器单元(例如，存储器装置的MLC)的数量(例如，在使用第一电压520和与其它状态相关联的其它电压读取单元时确定)，其中存储器单元内的第一、第二和第三逻辑状态之间的不均匀分布可指示分布510(例如，分布510-a)的漂移。例如，存储器装置可使用译码来维持给定一组单元中第一状态的单元的数量，且所述数量的变化可指示第三状态的电压阈值移位。在这些情况下，如果存储第一状态的存储器单元的数量满足阈值数量(例如，或阈值百分比)，那么存储器装置可确定调整第二脉冲的特征。例如，存储器装置可监测在(例如，存储器裸片的)操作期间检测到的SET状态读取(例如，读取第一逻辑状态的值)的数量。如果SET状态读取的数量超过阈值数量，那么这可表明由于循环导致读取裕度丢失，并且存储器装置可调整第二脉冲的特征。当使用位错误率或存储第一状态的存储器单元的数量作为可靠性度量时，存储器装置可在较高层级(例如，单元的组或裸片)下例如使用存储器控制器或其它电路系统实施对第二脉冲的调整。

在一些情况下，用于确定调整第二脉冲的特征的可靠性度量可以是与存储器单元群组(例如，存储器单元页、码字、组或裸片)相关联的循环(例如，写入和/或读取循环)的数量。如果循环数量高于阈值数量，那么存储器装置可确定调整第二脉冲的特征。当使用循环数量作为可靠性度量时，存储器装置可在码字级或更高层级下实施对第二脉冲的调整。

在一些情况下，可靠性度量可以是在执行相应测试写入操作之后一或多个测试存储器单元的条件。例如，存储器装置可对所述一或多个测试存储器单元执行多个测试写入操作，其中每个测试写入操作可与第二脉冲的不同相应特征(例如，或一组特征)相关联(例如，每个测试写入操作可使用来自第二脉冲的一系列选择的一组特征)。存储器装置可确定测试存储器单元的一或多个期望条件(例如，位错误率、读取准确性)，并识别存储器单元的条件是否满足每个测试写入操作的期望条件。存储器装置可从测试写入操作之一选择满足期望条件或在期望条件阈值内的测试写入操作(例如，以及第二脉冲的一组相关联特征)，并且可调整第二脉冲的特征以匹配所选测试操作的所述一组特征。当使用测试操作和相关联的存储器单元条件作为可靠性度量时，存储器装置可在较高层级(例如，单元的组或裸片)下例如使用存储器控制器或其它电路系统实施对第二脉冲的调整。

图5A和5B示出根据本文所公开的实例的支持MLC的可调编程脉冲的电压图501和502的实例。图5A示出分别编程到第一逻辑状态、第二逻辑状态和第三逻辑状态的存储器单元的实例电压阈值分布。如参考图4A-4C所描述，被编程有第一逻辑状态的单元可对应于分布505-a，被编程有第二逻辑状态的单元可对应于分布515-a，被编程有第三逻辑状态的单元可对应于分布510-a，其可漂移到或变成分布510-b。

图5B还示出分别编程到第一逻辑状态、第二逻辑状态和第三逻辑状态的存储器单元的实例电压阈值分布。如进一步参考图4A-4C所描述，被编程有第三逻辑状态的单元可对应于分布510-c(例如，在漂移之后)。被编程有第一逻辑状态的单元可对应于分布505-b，且被编程有第二逻辑状态的单元可对应于分布515-b。作为调整第三逻辑状态的编程脉冲的第二脉冲的特征的结果，分布510-c可被修改为分布510-d、510-e或510-f(例如，以及其它实例)中的一个。例如，分布510-d、510-e或510-f可由第二脉冲的宽度减小而产生，其中分布510-f可表示第二脉冲宽度的最大减小的结果，且分布510-d可表示第二脉冲宽度的最小减小的结果。

基于调整第二脉冲的特征，如本文所描述，分布510-c可移动到距分布505-b更远，这可增大与第一逻辑状态、第三逻辑状态或这两者相关联的读取窗口(例如，裕度增加)。读取窗口增大可使得读取错误减少，并使装置性能提高，还有其它优点。

图6示出根据本文所公开的实例的支持MLC的可调编程脉冲的存储器控制器620的框图600。存储器控制器620可以是参考图1到5所描述的存储器控制器的各方面的实例。存储器控制器620或其各种组件可以是用于执行如本文中所描述的MLC的可调编程脉冲的各个方面的构件的实例。例如，存储器控制器620可包含存取组件625、脉冲修改组件630、写入操作组件635、度量识别组件640或其任何组合。这些组件中的每一个可直接或间接地与彼此通信(例如，经由一或多个总线)。

存取组件625可配置为或以其它方式支持用于在包含一组多个存储器单元的存储器装置处接收存取命令的构件，所述一组多个存储器单元中的每一存储器单元配置成存储一组状态中的一个状态，所述一组状态包含第一状态、第二状态和第三状态，其中将存储器单元写入到所述第三状态包含施加第一极性的第一脉冲和第二极性的第二脉冲。脉冲修改组件630可配置为或以其它方式支持用于基于与所述一组多个存储器单元中的一组存储器单元相关联的第三状态的可靠性度量而修改第二脉冲的特征的构件。写入操作组件635可配置为或以其它方式支持用于基于存取命令而对所述一组多个存储器单元中的第一存储器单元执行写入操作的构件，其中执行写入操作包含施加第一脉冲和具有经修改特征的第二脉冲。

在一些实例中，脉冲修改组件630可配置为或以其它方式支持用于对所述一组多个存储器单元中的一测试存储器单元执行一组多个测试写入操作的构件，所述多个中的每个测试写入操作与第二脉冲的相应特征相关联。在一些实例中，脉冲修改组件630可配置为或以其它方式支持用于针对所述多个中的每个测试写入操作基于执行所述一组多个测试写入操作而识别所述测试存储器单元的相应条件的构件。在一些实例中，脉冲修改组件630可配置为或以其它方式支持用于基于针对所述一组多个测试写入操作的所述测试存储器单元的相应条件和第二脉冲的相应特征而确定第二脉冲的经修改特征的构件，其中修改特征基于确定经修改特征。

在一些实例中，度量识别组件640可配置为或以其它方式支持用于识别所述一组存储器单元的至少一子集内存储第一状态的存储器单元数量的构件，所述存储器单元数量包含可靠性度量。在一些实例中，度量识别组件640可配置为或以其它方式支持用于确定存储器单元数量满足阈值的构件，其中修改第二脉冲的特征基于所述确定。

在一些实例中，度量识别组件640可配置为或以其它方式支持用于识别所述一组存储器单元的至少一子集的位错误率的构件，所述位错误率包含可靠性度量且与所述一组存储器单元的读取操作相关联。在一些实例中，度量识别组件640可配置为或以其它方式支持用于确定位错误率满足阈值的构件，其中修改第二脉冲的特征基于所述确定。

在一些实例中，度量识别组件640可配置为或以其它方式支持用于识别与所述一组存储器单元相关联的写入循环数量的构件，所述写入循环数量包含可靠性度量。在一些实例中，度量识别组件640可配置为或以其它方式支持用于确定写入循环数量满足阈值的构件，其中修改第二脉冲的特征基于所述确定。

在一些实例中，为了支持修改特征，脉冲修改组件630可配置为或以其它方式支持用于将存储器装置的一或多个熔丝编程成配置第二脉冲的经修改特征的构件。在一些实例中，为了支持修改特征，脉冲修改组件630可配置为或以其它方式支持用于将存储器装置的一或多个非易失性存储器单元编程成配置第二脉冲的经修改特征的构件。

在一些实例中，所述一组存储器单元包含配置成同时存取的存储器单元群组。在一些实例中，所述一组存储器单元包含存储器单元页、组或裸片。在一些实例中，第二脉冲的特征包含第一脉冲和第二脉冲之间的时间、第二脉冲的量值、第二脉冲的宽度或其任何组合。在一些实例中，为了支持修改特征，脉冲修改组件630可配置为或以其它方式支持用于减小用于写入第三状态的第二脉冲的宽度的构件。

在一些实例中，为了支持施加第一极性的第一脉冲，写入操作组件635可配置为或以其它方式支持用于将与存储器单元相关联的位线驱动到第一电压的构件。在一些实例中，为了支持施加第一极性的第一脉冲，写入操作组件635可配置为或以其它方式支持用于将与存储器单元相关联的字线驱动到第二电压的构件，所述第二电压低于所述第一电压。

在一些实例中，为了支持施加第二极性的第二脉冲，写入操作组件635可配置为或以其它方式支持用于将位线驱动到第三电压的构件。在一些实例中，为了支持施加第二极性的第二脉冲，写入操作组件635可配置为或以其它方式支持用于将字线驱动到第四电压的构件，所述第三电压低于所述第四电压。

图7示出根据本文所公开的实例的示出了支持MLC的可调编程脉冲的方法700的流程图。方法700的操作可由本文中所描述的存储器控制器或其组件实施。例如，方法700的操作可由参考图1到6所描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组指令，以控制装置的功能元件执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件执行所描述功能的各方面。

在705处，方法可包含：在包含一组多个存储器单元的存储器装置处接收存取命令，所述一组多个存储器单元中的每一存储器单元配置成存储一组状态中的一个状态，所述一组状态包含第一状态、第二状态和第三状态，其中将存储器单元写入到第三状态包含施加第一极性的第一脉冲和第二极性的第二脉冲。操作705可根据本文所公开的实例执行。在一些实例中，操作705的各方面可由参考图6所描述的存取组件625执行。

在710处，方法可包含：基于与所述一组多个存储器单元中的一组存储器单元相关联的第三状态的可靠性度量，修改第二脉冲的特征。操作710可根据本文所公开的实例执行。在一些实例中，操作710的各方面可由参考图6所描述的脉冲修改组件630执行。

在715处，方法可包含：基于存取命令，对所述一组多个存储器单元中的第一存储器单元执行写入操作，其中执行写入操作包含施加第一脉冲和具有经修改特征的第二脉冲。操作715可根据本文所公开的实例执行。在一些实例中，操作715的各方面可由参考图6所描述的写入操作组件635执行。

在一些实例中，本文所描述的设备可执行一或多种方法，例如方法700。所述设备可包含用于以下的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在包含一组多个存储器单元的存储器装置处接收存取命令，所述一组多个存储器单元中的每一存储器单元配置成存储一组状态中的一个状态，所述一组状态包含第一状态、第二状态和第三状态，其中将存储器单元写入到第三状态包含施加第一极性的第一脉冲和第二极性的第二脉冲；基于与所述一组多个存储器单元中的一组存储器单元相关联的第三状态的可靠性度量，修改第二脉冲的特征；以及基于存取命令，对所述一组多个存储器单元中的第一存储器单元执行写入操作，其中执行写入操作包含施加第一脉冲和具有经修改特征的第二脉冲。

本文所述的方法700和设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：对所述一组多个存储器单元中的一测试存储器单元执行一组多个测试写入操作，所述多个中的每个测试写入操作与第二脉冲的相应特征相关联；针对所述多个中的每个测试写入操作，基于执行所述一组多个测试写入操作而识别所述测试存储器单元的相应条件；以及基于针对所述一组多个测试写入操作的所述测试存储器单元的相应条件和第二脉冲的相应特征，确定第二脉冲的经修改特征，其中修改特征可基于确定经修改特征。

本文所述的方法700和设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：识别所述一组存储器单元的至少一子集内存储第一状态的存储器单元数量，所述存储器单元数量包含可靠性度量；以及确定所述存储器单元数量满足阈值，其中修改第二脉冲的特征可基于所述确定。

本文所述的方法700和设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：识别所述一组存储器单元的至少一子集的位错误率，所述位错误率包含可靠性度量且与所述一组存储器单元的读取操作相关联；以及确定所述位错误率满足阈值，其中修改第二脉冲的特征可基于所述确定。

本文所述的方法700和设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：识别与所述一组存储器单元相关联的写入循环数量，所述写入循环数量包含可靠性度量；以及确定所述写入循环数量满足阈值，其中修改第二脉冲的特征可基于所述确定。

在本文所述的方法700和设备的一些实例中，修改特征可包含用于将存储器装置的一或多个熔丝编程成配置第二脉冲的经修改特征的操作、特征、电路系统、逻辑、构件或指令。

在本文所述的方法700和设备的一些实例中，修改特征可包含用于将存储器装置的一或多个非易失性存储器单元编程成配置第二脉冲的经修改特征的操作、特征、电路系统、逻辑、构件或指令。

在本文所述的方法700和设备的一些实例中，所述一组存储器单元包含配置成同时存取的存储器单元群组。在本文所述的方法700和设备的一些实例中，所述一组存储器单元包含存储器单元页、组或裸片。在本文所述的方法700和设备的一些实例中，第二脉冲的特征包含第一脉冲和第二脉冲之间的时间、第二脉冲的量值、第二脉冲的宽度或其任何组合。

在本文所述的方法700和设备的一些实例中，修改特征可包含用于减小用于写入第三状态的第二脉冲的宽度的操作、特征、电路系统、逻辑、构件或指令。

在本文所述的方法700和设备的一些实例中，施加第一极性的第一脉冲可包含用于将与存储器单元相关联的位线驱动到第一电压并将与存储器单元相关联的字线驱动到第二电压的操作、特征、电路系统、逻辑、构件或指令，所述第二电压低于所述第一电压。

在本文所述的方法700和设备的一些实例中，施加第二极性的第二脉冲可包含用于将位线驱动到第三电压并将字线驱动到第四电压的操作、特征、电路系统、逻辑、构件或指令，所述第三电压低于所述第四电压。

应注意，本文中所描述的方法描述可能实施方案，且操作和步骤可重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法中的两个或大于两个的部分。

描述另一设备。所述设备可包含：一组多个存储器单元，每个存储器单元可用于写入到一组逻辑状态中的一个逻辑状态，所述一组逻辑状态包含第一逻辑状态、第二逻辑状态和第三逻辑状态，其中将存储器单元写入到所述第三逻辑状态包含施加第一极性的第一电压脉冲和第二极性的第二电压脉冲；电路系统，其可用于基于与所述一组多个存储器单元中的一组存储器单元相关联的所述第三逻辑状态的可靠性度量而修改所述第二电压脉冲的特征；字线，其与所述一组多个存储器单元中的第一存储器单元耦合；位线，其与所述第一存储器单元耦合；以及驱动器，其中所述驱动器可用于驱动所述字线和所述位线以向所述第一存储器单元施加所述第一电压脉冲，并向所述第一存储器单元施加具有经修改特征的所述第二电压脉冲。

在一些实例中，所述设备可包含一或多个熔丝，其可用于编程成修改第二电压脉冲的特征。在一些实例中，所述设备可包含一或多个非易失性存储器单元，其可用于编程成修改第二电压脉冲的特征。

在一些实例中，所述设备可包含：对所述一组多个存储器单元中的一测试存储器单元执行一组多个测试写入操作，所述多个中的每个测试写入操作与第二电压脉冲的相应特征相关联；针对所述多个中的每个测试写入操作，基于执行所述一组多个测试写入操作而识别所述测试存储器单元的相应条件；以及基于针对所述一组多个测试写入操作的所述测试存储器单元的相应条件和第二电压脉冲的相应特征而确定第二电压脉冲的经修改特征，其中修改特征可基于确定经修改特征。

在一些实例中，所述设备可包含：识别所述一组存储器单元的至少一子集内存储第一逻辑状态的存储器单元数量，所述存储器单元数量包含可靠性度量；以及确定所述存储器单元数量满足阈值，其中修改第二电压脉冲的特征可基于所述确定。

在一些实例中，所述设备可包含：识别所述一组存储器单元的至少一子集的位错误率，所述位错误率包含可靠性度量且与所述一组存储器单元的读取操作相关联；以及确定所述位错误率满足阈值，其中修改第二电压脉冲的特征可基于所述确定。

在一些实例中，所述设备可包含：识别与所述一组存储器单元相关联的写入循环数量，所述写入循环数量包含可靠性度量；以及确定所述写入循环数量满足阈值，其中修改第二电压脉冲的特征可基于所述确定。

在所述设备的一些实例中，所述一组存储器单元包含存储器单元页、存储器单元组、存储器单元裸片或配置成同时存取的存储器单元群组。在所述设备的一些实例中，第二电压脉冲的特征包含第一电压脉冲和第二电压脉冲之间的时间、第二电压脉冲的量值、第二电压脉冲的宽度或其任何组合。

描述另一设备。所述设备可包含：一组多个存储器单元，每个存储器单元可用于写入到一组逻辑状态中的一个逻辑状态，所述一组逻辑状态包含第一逻辑状态、第二逻辑状态和第三逻辑状态，其中将存储器单元写入到所述第三逻辑状态包含施加第一极性的第一电压脉冲和第二极性的第二电压脉冲；字线，其与所述一组多个存储器单元中的第一存储器单元耦合；位线，其与所述第一存储器单元耦合；以及控制器，其与所述字线和数字线耦合，所述控制器可用于基于与所述一组多个存储器单元中的一组存储器单元相关联的所述第三逻辑状态的可靠性度量而设置所述第二电压脉冲的特征，经由所述字线和所述数字线将所述第一电压脉冲施加到所述第一存储器单元，并经由所述字线和所述数字线将具有所述特征的所述第二电压脉冲施加到所述第一存储器单元。

在一些实例中，所述设备可包含：对所述一组多个存储器单元中的一测试存储器单元执行一组多个测试写入操作，所述多个中的每个测试写入操作与第二电压脉冲的相应特征相关联；针对所述多个中的每个测试写入操作，基于执行所述一组多个测试写入操作而识别所述测试存储器单元的相应条件；以及基于针对所述一组多个测试写入操作的所述测试存储器单元的相应条件和第二电压脉冲的相应特征而确定第二电压脉冲的经修改特征，其中设置特征可基于确定特征。

在一些实例中，所述设备可包含：识别所述一组存储器单元的至少一子集内存储第一逻辑状态的存储器单元数量；识别所述一组存储器单元的至少所述子集的位错误率，所述位错误率与所述一组存储器单元中的每一存储器单元的读取操作相关联；识别与所述一组存储器单元的至少所述子集相关联的写入循环数量；以及确定所述存储器单元数量满足第一阈值、所述位错误率满足第二阈值或所述写入循环数量满足第三阈值，或其任何组合，其中修改第二电压脉冲的特征可基于所述确定。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所述信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件中断所连接组件之间的信号流动一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器的一组件将其它组件耦合在一起时，那么所述组件引发允许信号通过导电路径在所述其它组件之间流动的改变，所述导电路径先前不允许信号流动。

术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在断路，那么它们彼此隔离。例如，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文所使用的术语“层”或“层级”是指几何结构(例如，相对于衬底)的层或片。每一层或层级可具有三个尺寸(例如，高度、宽度和深度)，并且可覆盖表面的至少一部分。例如，层或层级可以是有两个尺寸大于第三个尺寸的三维结构，例如薄膜。层或层级可包含不同元件、组件和/或材料。在一些实例中，一个层或层级可以由两个或更多个子层或子层级构成。

如本文中所使用，术语“大体上(substantially)”是指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。类似地，本文所使用的术语“大体(substantial)”是指经修饰特征(例如由术语大体修饰的名词)不必是绝对的但要足够接近以便获得特征的优点。

如本文所使用，术语“电极”可以指电导体，并且在一些实例中，可用作到存储器单元或存储器阵列的其它组件的电触点。电极可包含在存储器阵列的元件或组件之间提供导电路径的迹线、导线、导电线、导电层等等。

本文中所论述的包含存储器阵列的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如简并)半导体区。源极与漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，大部分载体为电子)，那么FET可被称作n型FET。如果沟道是p型(即，大部分载体为空穴)，那么FET可被称作p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。详细描述包含特定细节，以便提供对所描述技术的理解。然而，这些技术可在没有这些特定细节的情况下实践。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同参考标记。此外，可通过在参考标记之后跟着长划线及区分类似组件的第二标记来区分为相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，而与第二参考标记无关。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体来传输。其它实例及实施方案在本公开及所附权利要求书的范围内。例如，由于软件的本质，本文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。

例如，结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。

如本文中(包含在权利要求书中)所使用，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语结尾的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储装置媒体和通信媒体两者，通信媒体包含有助于将计算机程序从一个地方传递到另一地方的任何媒体。非暂时性存储媒体可以是任何可用的媒体，它可以由通用或专用计算机存取。举例来说且不加限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或任何其它可用于载送或存储呈指令或数据结构形式的所要程序代码构件且可以通过通用或专用计算机或通用或专用处理器存取的非暂时性媒体。并且，任何连接被适当地称为计算机可读媒体。例如，如果软件从网站、服务器或其它远程源使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或红外、无线电和微波等无线技术传输，那么同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或红外、无线电和微波等无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。所述各项的组合同样包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本发明不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：

在包括多个存储器单元的存储器装置处接收存取命令，所述多个存储器单元中的每一存储器单元配置成存储一组状态中的一个状态，所述一组状态包括第一状态、第二状态和第三状态，其中将存储器单元写入到所述第三状态包括施加第一极性的第一脉冲和第二极性的第二脉冲；

至少部分地基于与所述多个存储器单元中的一组存储器单元相关联的所述第三状态的可靠性度量，修改所述第二脉冲的特征；以及

至少部分地基于所述存取命令，对所述多个存储器单元中的第一存储器单元执行写入操作，其中执行所述写入操作包括施加所述第一脉冲和具有所述经修改特征的所述第二脉冲。

2.根据权利要求1所述的方法，其进一步包括：

对所述多个存储器单元中的一测试存储器单元执行多个测试写入操作，所述多个中的每个测试写入操作与所述第二脉冲的相应特征相关联；

针对所述多个中的每个测试写入操作，至少部分地基于执行所述多个测试写入操作，识别所述测试存储器单元的相应条件；以及

至少部分地基于针对所述多个测试写入操作的所述测试存储器单元的所述相应条件和所述第二脉冲的所述相应特征，确定所述第二脉冲的所述经修改特征，其中修改所述特征至少部分地基于确定所述经修改特征。

3.根据权利要求1所述的方法，其进一步包括：

识别所述一组存储器单元的至少一子集内存储所述第一状态的存储器单元数量，所述存储器单元数量包括所述可靠性度量；以及

确定所述存储器单元数量满足阈值，其中修改所述第二脉冲的所述特征至少部分地基于所述确定。

4.根据权利要求1所述的方法，其进一步包括：

识别所述一组存储器单元的至少一子集的位错误率，所述位错误率包括所述可靠性度量且与所述一组存储器单元的读取操作相关联；以及

确定所述位错误率满足阈值，其中修改所述第二脉冲的所述特征至少部分地基于所述确定。

5.根据权利要求1所述的方法，其进一步包括：

识别与所述一组存储器单元相关联的写入循环数量，所述写入循环数量包括所述可靠性度量；以及

确定所述写入循环数量满足阈值，其中修改所述第二脉冲的所述特征至少部分地基于所述确定。

6.根据权利要求5所述的方法，其中修改所述特征包括：

将所述存储器装置的一或多个熔丝编程成配置所述第二脉冲的所述经修改特征。

7.根据权利要求5所述的方法，其中修改所述特征包括：

将所述存储器装置的一或多个非易失性存储器单元编程成配置所述第二脉冲的所述经修改特征。

8.根据权利要求5所述的方法，其中所述一组存储器单元包括配置成同时存取的存储器单元群组。

9.根据权利要求1所述的方法，其中所述一组存储器单元包括存储器单元页、组或裸片。

10.根据权利要求1所述的方法，其中所述第二脉冲的所述特征包括所述第一脉冲和所述第二脉冲之间的时间、所述第二脉冲的量值、所述第二脉冲的宽度或其任何组合。

11.根据权利要求1所述的方法，其中修改所述特征包括：

减小用于写入所述第三状态的所述第二脉冲的宽度。

12.根据权利要求1所述的方法，其中施加所述第一极性的所述第一脉冲包括：

将与所述存储器单元相关联的位线驱动到第一电压；以及

将与所述存储器单元相关联的字线驱动到第二电压，所述第二电压低于所述第一电压。

13.根据权利要求12所述的方法，其中施加所述第二极性的所述第二脉冲包括：

将所述位线驱动到第三电压；以及

将所述字线驱动到第四电压，所述第三电压低于所述第四电压。

14.一种设备，其包括：

多个存储器单元，每个存储器单元能够用于写入到一组逻辑状态中的一个逻辑状态，所述一组逻辑状态包括第一逻辑状态、第二逻辑状态和第三逻辑状态，其中将存储器单元写入到所述第三逻辑状态包括施加第一极性的第一电压脉冲和第二极性的第二电压脉冲；

电路系统，其能够用于至少部分地基于与所述多个存储器单元中的一组存储器单元相关联的所述第三逻辑状态的可靠性度量，修改所述第二电压脉冲的特征；

字线，其与所述多个存储器单元中的第一存储器单元耦合；

位线，其与所述第一存储器单元耦合；以及

驱动器，其中所述驱动器能够用于驱动所述字线和所述位线以进行以下操作：

向所述第一存储器单元施加所述第一电压脉冲；以及

向所述第一存储器单元施加具有所述经修改特征的所述第二电压脉冲。

15.根据权利要求14所述的设备，其进一步包括：

一或多个熔丝，其能够用于编程成修改所述第二电压脉冲的所述特征。

16.根据权利要求14所述的设备，其进一步包括：

一或多个非易失性存储器单元，其能够用于编程成修改所述第二电压脉冲的所述特征。

17.根据权利要求14所述的设备，其中所述电路系统进一步能够用于：

对所述多个存储器单元中的一测试存储器单元执行多个测试写入操作，所述多个中的每个测试写入操作与所述第二电压脉冲的相应特征相关联；

针对所述多个中的每个测试写入操作，至少部分地基于执行所述多个测试写入操作，识别所述测试存储器单元的相应条件；以及

至少部分地基于针对所述多个测试写入操作的所述测试存储器单元的所述相应条件和所述第二电压脉冲的所述相应特征，确定所述第二电压脉冲的所述经修改特征，其中修改所述特征至少部分地基于确定所述经修改特征。

18.根据权利要求14所述的设备，其中所述电路系统进一步能够用于：

识别所述一组存储器单元的至少一子集内存储所述第一逻辑状态的存储器单元数量，所述存储器单元数量包括所述可靠性度量；以及

确定所述存储器单元数量满足阈值，其中修改所述第二电压脉冲的所述特征至少部分地基于所述确定。

19.根据权利要求14所述的设备，其中所述电路系统进一步能够用于：

识别所述一组存储器单元的至少一子集的位错误率，所述位错误率包括所述可靠性度量与所述一组存储器单元的读取操作相关联；以及

确定所述位错误率满足阈值，其中修改所述第二电压脉冲的所述特征至少部分地基于所述确定。

20.根据权利要求14所述的设备，其中所述电路系统进一步能够用于：

识别与所述一组存储器单元相关联的写入循环数量，所述写入循环数量包括所述可靠性度量；以及

确定所述写入循环数量满足阈值，其中修改所述第二电压脉冲的所述特征至少部分地基于所述确定。

21.根据权利要求14所述的设备，其中所述一组存储器单元包括存储器单元页、存储器单元组、存储器单元裸片或配置成同时存取的存储器单元群组。

22.根据权利要求14所述的设备，其中所述第二电压脉冲的所述特征包括所述第一电压脉冲和所述第二电压脉冲之间的时间、所述第二电压脉冲的量值、所述第二电压脉冲的宽度或其任何组合。

23.一种设备，其包括：

多个存储器单元，每个存储器单元能够用于写入到一组逻辑状态中的一个逻辑状态，所述一组逻辑状态包括第一逻辑状态、第二逻辑状态和第三逻辑状态，其中将存储器单元写入到所述第三逻辑状态包括施加第一极性的第一电压脉冲和第二极性的第二电压脉冲；

字线，其与所述多个存储器单元中的第一存储器单元耦合；

位线，其与所述第一存储器单元耦合；以及

控制器，其与所述字线和数字线耦合，所述控制器能够用于：

至少部分地基于与所述多个存储器单元中的一组存储器单元相关联的所述第三逻辑状态的可靠性度量，设置所述第二电压脉冲的特征；

经由所述字线和所述数字线将所述第一电压脉冲施加到所述第一存储器单元；以及

经由所述字线和所述数字线将具有所述特征的所述第二电压脉冲施加到所述第一存储器单元。

24.根据权利要求23所述的设备，其中所述控制器进一步能够用于：

对所述多个存储器单元中的一测试存储器单元执行多个测试写入操作，所述多个中的每个测试写入操作与所述第二电压脉冲的相应特征相关联；

针对所述多个中的每个测试写入操作，至少部分地基于执行所述多个测试写入操作，识别所述测试存储器单元的相应条件；以及

至少部分地基于针对所述多个测试写入操作的所述测试存储器单元的所述相应条件和所述第二电压脉冲的所述相应特征，确定所述第二电压脉冲的所述特征，其中设置所述特征至少部分地基于确定所述特征。

25.根据权利要求23所述的设备，其中所述控制器进一步能够用于：

识别所述一组存储器单元的至少一子集内存储所述第一逻辑状态的存储器单元数量；

识别所述一组存储器单元的至少所述子集的位错误率，所述位错误率与所述一组存储器单元中的每一存储器单元的读取操作相关联；

识别与所述一组存储器单元的至少所述子集相关联的写入循环数量；以及

确定所述存储器单元数量满足第一阈值，所述位错误率满足第二阈值，或所述写入循环数量满足第三阈值，或其任何组合，其中修改所述第二电压脉冲的所述特征至少部分地基于所述确定。

Images