CN117374085A - 图像传感器的形成方法 - Google Patents
图像传感器的形成方法 Download PDFInfo
- Publication number
- CN117374085A CN117374085A CN202210750580.0A CN202210750580A CN117374085A CN 117374085 A CN117374085 A CN 117374085A CN 202210750580 A CN202210750580 A CN 202210750580A CN 117374085 A CN117374085 A CN 117374085A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- initial
- metal
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000002955 isolation Methods 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000004381 surface treatment Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 386
- 229910052751 metal Inorganic materials 0.000 claims description 94
- 239000002184 metal Substances 0.000 claims description 94
- 239000007769 metal material Substances 0.000 claims description 36
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000000243 solution Substances 0.000 claims description 9
- 238000004021 metal welding Methods 0.000 claims description 8
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 7
- 239000012670 alkaline solution Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000005693 optoelectronics Effects 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010891 electric arc Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种图像传感器及其形成方法，其方法包括：提供初始第一衬底，初始第一衬底包括光电外延层，光电外延层具有相对的初始第一面和第二面；对初始第一面进行表面处理，在初始第一面内形成若干呈阵列排布的开口，以形成第一面，若干开口自第一面向第二面凹陷，各开口顶部宽度大于底部宽度，且各开口的侧壁相对于第一面夹角呈钝角；刻蚀光电外延层以形成光电层，以初始第一衬底形成第一衬底，光电层包括若干像素区和相邻像素区之间的深沟槽，深沟槽自第一面向第二面延伸，且深沟槽的深度大于开口的深度；在开口和深沟槽内形成隔离层，提高了光电二极管对光的局域能力，利于提高器件的量子效应。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种图像传感器的形成方法。
背景技术
随着3D技术的快速发展，市场对飞行时间技术(Time-of-Flight，缩写为ToF)相机的需求和要求也越来越高。相较于直接测量飞行时间(direct Time-of-Flight，缩写为dToF)，间接光飞行时间(indirect Time-of-Flight，缩写为iToF)相机凭借其较低的成本和较高的分辨率在3D市场占得一席之地。
相比以往常规的前照式(Frontside Illumination，简称FSI)iToF CMOS图像传感器芯片，iToF芯片较新的研究普遍使用了背照式(Backside Illumination，简称BSI)工艺制程，即光从像素的背部入射，从而避免了金属遮挡，提高光吸收的效率。
随着市场的发展，iToF芯片对背照式CMOS图像传感器的光学传感器性能提出更高的要求。因此，现有的背照式CMOS图像传感器工艺有待进一步的改善。
发明内容
本发明解决的技术问题是提供一种图像传感器及其形成方法，以提高形成的CMOS图像传感器的性能。
为解决上述技术问题，本发明技术方案提供一种图像传感器，包括：第一衬底，第一衬底包括光电层，光电层具有相对的第一面和第二面，光电层包括若干像素区和相邻像素区之间的深沟槽，各像素区内具有呈阵列排布的若干开口，若干开口自第一面向第二面凹陷，各开口顶部宽度大于底部宽度且各开口的侧壁相对于第一面夹角呈钝角，深沟槽自第一面向第二面延伸，且深沟槽的深度大于开口的深度；位于若干开口和深沟槽内的隔离层。
可选的，包括：第一衬底包括第一区和第二区；若干像素区位于第一区内；第一衬底还包括电路层，电路层位于光电层的第二面上；电路层包括第一介质层，第二区的第一介质层内具有第一金属互连层，第一介质层表面高于第一金属互连层，且第一介质层表面与第二面相接触。
可选的，还包括：位于隔离层表面的金属栅格，金属栅格在第一面上的投影位于相邻的像素区之间；位于金属栅格和隔离层表面的第二介质层；位于第二介质层、光电层和第一介质层内的凹槽，凹槽自第一面向第二面延伸，且暴露出第一金属互连层表面；位于凹槽底部的金属焊垫。
可选的，还包括：位于隔离层内的接地金属层，接地金属层与光电层相接触，且接地金属层在第一面的投影位于若干像素区外侧。
可选的，各开口的宽度范围为0.4μm至0.7μm；各开口的深度范围为0.25μm至0.55μm。
相应的，本发明的技术方案还提供一种图像传感器的形成方法，包括：提供初始第一衬底，初始第一衬底包括光电外延层，光电外延层具有相对的初始第一面和第二面；对初始第一面进行表面处理，在初始第一面内形成若干呈阵列排布的开口，以形成第一面，若干开口自第一面向第二面凹陷，各开口顶部宽度大于底部宽度，且各开口的侧壁相对于第一面夹角呈钝角；刻蚀光电外延层以形成光电层，以初始第一衬底形成第一衬底，光电层包括若干像素区和相邻像素区之间的深沟槽，深沟槽自第一面向第二面延伸，且深沟槽的深度大于开口的深度；在开口和深沟槽内形成隔离层。
可选的，若干开口的形成方法包括：在初始第一面形成第一掩膜层，第一掩膜层暴露出部分初始第一面；以第一掩膜层为掩膜，采用干法刻蚀工艺刻蚀光电外延层，在光电外延层内形成若干初始开口；采用各向异性腐蚀工艺对若干初始开口进行刻蚀处理。
可选的，各向异性腐蚀工艺的工艺参数包括：刻蚀液包括碱性溶液，碱性溶液包括四甲基氢氧化铵溶液，刻蚀温度范围为20℃至30℃。
可选的，各初始开口的宽度范围为0.3μm至0.6μm；初始开口的深度范围为至/>
可选的，包括：初始第一衬底包括初始第一区和第二区；第一衬底包括第一区和第二区，以初始第一区形成第一区；若干像素区位于第一区内。
可选的，初始第一衬底还包括电路层，电路层位于光电外延层的第二面上；电路层包括第一介质层，第二区内的第一介质层内具有第一金属互连层，第一介质层表面高于第一金属互连层，且第一介质层表面与第二面相接触。
可选的，隔离层还位于光电层表面；方法还包括：在隔离层表面形成金属栅格，金属栅格在第一面上的投影位于相邻的像素区之间；在金属栅格和隔离层表面形成第二介质层；在第二介质层、光电层和第一介质层内形成凹槽，凹槽自第一面向第二面延伸，且暴露出第一金属互连层表面；在凹槽底部形成金属焊垫。
可选的，凹槽的形成方法包括：自第一面朝向第二面方向，刻蚀第二介质层和光电层，直到暴露出电路层，在第二介质层和光电层内形成初始凹槽；在初始凹槽侧壁和底部表面形成保护层；在保护层上形成第二掩膜层；以第二掩膜层为掩膜刻蚀保护层和第一介质层，直到暴露出第一金属互连层，形成第一介质层内的接触孔，以初始凹槽和接触孔形成凹槽。
可选的，初始凹槽还位于第一介质层内；方法还包括：在刻蚀第二介质层和光电层之后，刻蚀电路层，直到第一金属互连层上的第一介质层厚度值达到目标值，目标值的范围为至/>
可选的，金属焊垫的形成方法包括：在凹槽和第二介质层表面形成第一金属材料层；刻蚀第一金属材料层，直到暴露出第二介质层顶部表面、凹槽侧壁和部分底部表面。
可选的，金属栅格的形成方法包括：在隔离层表面形成第二金属材料层；在第二金属材料层表面形成第三掩膜层，第三掩膜层暴露出部分第二金属材料层表面；以第三掩膜层为掩膜，刻蚀第二金属材料层，形成金属栅格。
可选的，在形成隔离层之后，且在形成第二金属材料层之前，在隔离层内形成接地槽，接地槽暴露出光电层，接地槽在第一面的投影位于若干像素区外侧；方法还包括：第二金属材料层还形成于接地槽内；接地槽内的第二金属材料层被刻蚀形成接地金属层。
可选的，第一介质层内还具有外围器件层，外围器件层与第一金属层电互连；外围器件层包括开关晶体管。
可选的，隔离层包括高K介质层和位于高K介质层上的氧化层。
可选的，氧化层包括第一氧化层和位于第一氧化层上的第二氧化层；第一氧化层的形成工艺包括原子层生长工艺；第二氧化层的形成工艺包括化学气相沉积工艺。
可选的，在形成高K介质层之前，对开口和深沟槽的侧壁和底部表面进行表面氧化处理；表面氧化处理的工艺包括去耦合等离子体氧化工艺。
可选的，还包括：提供第二衬底，第二衬底与初始第一衬底键合，第二衬底内具有逻辑器件。
可选的，开口的宽度范围为0.25μm至0.55μm；开口的深度范围为0.25μm至0.55μm。
可选的，光电外延层的厚度范围为6μm至8μm。
现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的图像传感器的形成方法中，对初始第一面进行表面处理，在初始第一面内形成若干呈阵列排布的开口，以形成第一面，若干开口自第一面向第二面凹陷，各开口顶部宽度大于底部宽度，且各开口的侧壁相对于第一面夹角呈钝角，若干开口增加了光在像素区的光程，提高捕捉光子的概率，进而提高了光电二极管对光的局域能力，利于提高器件的量子效应；另外，相对于现有图像传感器工艺，本发明技术方案增加了对初始第一面的表面处理工艺，开口可以与深沟槽采用同一工艺，进行隔离材料的填充，形成隔离层，因此，很容易与传统图像传感器制程相兼容，利于生产的推广。
进一步，金属焊垫位于第二介质层、光电层和第一介质层内的凹槽底部，金属焊垫用于在晶圆接受测试时，可以扎针到凹槽底部进行测试。在形成金属栅格后形成金属焊垫，相对于形成金属焊垫之后形成金属栅格，金属焊垫上没有介质材料，不需要重新刻蚀介质材料使金属焊垫表面暴露，减少了工艺工序，利于节约生产成本。
进一步，在隔离层内形成接地槽，接地槽暴露出光电层，接地槽在第一面的投影位于若干像素区外侧，接地槽用于减少金属栅格形成过程中的电弧放电缺陷。
本发明技术方案提供的图像传感器中，第一面具有沿第一方向排布若干开口，各开口顶部宽度大于底部宽度，若干像素区沿第一方向排布，若干开口增加了光在像素区的光程，提高捕捉光子的概率，进而提高了光电二极管对光的局域能力，利于提高器件的量子效应。
进一步，位于第二介质层、光电层和第一介质层内的凹槽，凹槽自第一面向第二面延伸，且暴露出第一金属互连层表面，位于凹槽底部的金属焊垫，金属焊垫用于在晶圆接受测试时，可以扎针到凹槽底部进行测试。
附图说明
图1至图16是本发明实施例的图像传感器的形成方法各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，现有的背照式CMOS图像传感器形成方法有待进一步改进。
为了解决上述问题，本发明提供的一种图像传感器及其形成方法，对初始第一面进行表面处理，在初始第一面内形成若干呈阵列排布的开口，以形成第一面，若干开口自第一面向第二面凹陷，各开口顶部宽度大于底部宽度，且各开口的侧壁相对于第一面夹角呈钝角，若干开口增加了光在像素区的光程，提高捕捉光子的概率，进而提高了光电二极管对光的局域能力，利于提高器件的量子效应；另外，相对于现有图像传感器工艺，本发明技术方案增加了对初始第一面的表面处理工艺，开口可以与深沟槽采用同一工艺，进行隔离材料的填充，形成隔离层，因此，本发明技术工艺很容易与传统图像传感器制程相兼容，利于生产的推广。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图16是本发明实施例的图像传感器的形成方法各步骤的结构示意图。
请参考图1，提供初始第一衬底，初始第一衬底包括光电外延层101，光电外延层101具有相对的初始第一面101a’和第二面101b。
本实施例中，初始第一衬底的材料包括单晶硅。在其他实施例中，基底的材料包括碳化硅、硅锗、III-V族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，III-V族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
本实施例中，初始第一衬底包括初始第一区I’和第二区II，用于形成第一衬底。初始第一区I’用于形成第一区；第二区II用于形成金属焊垫。
本实施例中，光电外延层101的厚度范围为6μm至8μm。
本实施例中，光电外延层101包括第一掺杂区和位于第一掺杂区上的第二掺杂区，第一掺杂区和第二掺杂区的导电类型相反。第一掺杂区和第二掺杂区之间形成PN结，用于形成像素区的光电二极管。具体的，位于第一区的光电外延层101用于形成若干像素区。
本实施例中，初始第一衬底还包括电路层，电路层位于光电外延层101的第二面101b上；电路层包括第一介质层102，第二区II内的第一介质层102内具有第一金属互连层103，第一介质层102表面高于第一金属互连层103，且第一介质层102表面与第二面101b相接触。
具体的，电路层包括若干金属互连层，若干金属互连层包括第一金属互连层103。本实施例中，还示出了若干金属互连层中的顶金属互连层104，顶金属互连层104相对于第一金属互连层103远离第二面101b。
本实施例中，第一介质层102内还具有外围器件层(图中未示出)，外围器件层与第一金属层电互连；外围器件层包括开关晶体管。
本实施例中，还提供第二衬底200，第二衬底200与初始第一衬底键合，第二衬底200内具有逻辑器件。具体的，自初始第一衬底的电路层表面朝向第二衬底200的方向，使初始第一衬底和第二衬底200键合。
后续，对初始第一面101a’进行表面处理，在初始第一面101a’内形成若干呈阵列排布的开口，以形成第一面，若干开口自第一面向第二面101b凹陷，各开口顶部宽度大于底部宽度，且各开口的侧壁相对于第一面夹角呈钝角。若干开口的形成方法请参考图2至图6。
请参考图2至图4，图2的视图方向同图1，图3为图2局部的俯视结构示意图，图4为图3中沿着EE1方向的剖面结构示意图，在初始第一面101a’形成第一掩膜层105，第一掩膜层105暴露出部分初始第一面101a’；以第一掩膜层105为掩膜，采用干法刻蚀工艺刻蚀光电外延层101，在光电外延层101内形成若干初始开口106。
第一掩膜层105的材料包括光刻胶或介质材料，介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，第一掩膜层105的材料为光刻胶。
各初始开口106的宽度范围为0.3μm至0.6μm；初始开口106的深度范围为至宽度指沿着初始衬底表面方向上的尺寸。若干初始开口106用于形成若干开口，且用于定义若干开口的位置。
请参考图5至图6，图5的视图方向同图1，图6为图4基础上的参考图，采用各向异性腐蚀工艺对若干初始开口106进行刻蚀处理，形成开口107。
至此，对初始第一面101a’进行表面处理，在初始第一面101a’内形成若干呈阵列排布的开口107，以形成第一面101a，若干开口107自第一面101a向第二面101b凹陷，各开口107顶部宽度大于底部宽度，且各开口107的侧壁相对于第一面101a夹角α呈钝角。若干开口107增加了光在像素区的光程，提高捕捉光子的概率，进而提高了光电二极管对光的局域能力，利于提高器件的量子效应。
各向异性腐蚀工艺的工艺参数包括：刻蚀液包括碱性溶液，碱性溶液包括四甲基氢氧化铵溶液，刻蚀温度范围为20℃至30℃。
本实施例中，具体的，采用四甲基氢氧化铵溶液作为刻蚀溶液，由于四甲基氢氧化铵溶液对单晶硅的晶向刻蚀选择性，使形成的开口107呈“倒金子塔”结构，开口107在初始第一衬底表面的投影为正方形。开口107的关键在于开口107的侧壁相对于第一面101a夹角α呈钝角，以增加第一面101a的限光能力。因此，在其他实施例中，开口107在初始第一衬底表面的投影可以不限于正方形，也可以为圆形或多边形等。
本实施例中，在形成开口107之后，还去除掩膜层105。
本实施例中，开口107的宽度范围为0.4μm至0.7μm；开口107的深度范围为0.25μm至0.55μm。
在此，需要说明的是，后续参考图7至参考图16的视图方向同图1的视图方向。
请参考图7，刻蚀光电外延层101以形成光电层108，以初始第一衬底形成第一衬底，光电层108包括若干像素区(图中未示出)和相邻像素区之间的深沟槽109，深沟槽109自第一面101a向第二面101b延伸，且深沟槽109的深度大于开口107的深度。
本实施例中，若干像素区呈阵列排布。
具体的，第一衬底包括第一区I和第二区II，以初始第一区I’形成第一区I；若干像素区位于第一区I内。
请参考图8，在开口107和深沟槽109内形成隔离层110。
本实施例中，隔离层110还位于光电层108表面。
本实施例中，隔离层110包括高K介质层(图中未示出)和位于高K介质层上的氧化层(图中未示出)。高K介质层用于改善器件的光学性能。
氧化层包括第一氧化层(图中未示出)和位于第一氧化层上的第二氧化层(图中未示出)。
本实施例中，第一氧化层的形成工艺包括原子层生长工艺。原子层生长工艺利于提高所形成的氧化层的均匀性，具有较好的填充能力。
本实施例中，第二氧化层的形成工艺包括化学气相沉积工艺。具体的，化学气相沉积工艺包括等离子体增强化学的气相沉积工艺，利于提高填充速度。更具体的，第二氧化层的形成工艺中的前驱气体包括正硅酸乙酯。
本实施例中，在形成高K介质层之前，对开口107和深沟槽109的侧壁和底部表面进行表面氧化处理；表面氧化处理的工艺包括去耦合等离子体氧化工艺。表面氧化处理用于对开口107和深沟槽109的表面进行修复，减少刻蚀过程带来的损伤。
后续，在隔离层110表面形成金属栅格，金属栅格在第一面101a上的投影位于相邻的像素区之间。
本实施例中，金属栅格的形成方法包括：在隔离层110表面形成第二金属材料层；在第二金属材料层表面形成第三掩膜层，第三掩膜层暴露出部分第二金属材料层表面；以第三掩膜层为掩膜，刻蚀第二金属材料层，形成金属栅格。
本实施例中，在形成隔离层110之后，且在形成第二金属材料层之前，还请参考图9。
请参考图9，在隔离层110内形成接地槽111，接地槽111暴露出光电层108，接地槽111在第一面101a的投影位于若干像素区外侧。
接地槽111用于减少金属栅格形成过程中的电弧放电缺陷。
本实施例中，金属栅格的形成方法请参考图10至图12。
请参考图10，在隔离层110表面形成第二金属材料层112。
具体的，在形成接地槽111之后，在隔离层110表面形成第二金属材料层112；述第二金属材料层112还形成于接地槽111内。
第二金属材料层112的材料包括铝。
本实施例中，第二金属材料层112的厚度为
请参考图11，在第二金属材料层112表面形成第三掩膜层113，第三掩膜层113暴露出部分第二金属材料层112表面。
本实施例中，第三掩膜层113和第二金属材料层112之间还具有黏附层(图中未示出)；黏附层的材料包括氮化钛。
本实施例中，第三掩膜层113包括底部抗反射层(图中未示出)和位于底部抗反射层上的图形转移层(图中未示出)。底部抗反射层的材料包括氮氧化硅。
图形转移层的材料包括介质材料，介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，图形转移层的材料为氧化硅。
第三掩膜层113、黏附层的形成方法包括：在第二金属材料层112表面形成黏附材料层、位于黏附材料层表面的底部抗反射材料层、和位于底部抗反射材料层表面的氧化材料层；在氧化材料层表面形成光刻胶层，光刻胶层暴露出部分氧化材料层表面；以光刻胶层为掩膜，刻蚀氧化材料层表面，形成第三掩膜层113，以底部抗反射材料层形成底部抗反射层，以氧化材料层形成图形转移层。
请参考图12，以第三掩膜层113为掩膜，刻蚀第二金属材料层112，形成金属栅格114。
第三掩膜层113用于图形定义，有利于提高图形转移的准确性。
接地槽111内的第二金属材料层112被刻蚀形成接地金属层115。接地金属层用于减少金属栅格形成过程中的电弧放电缺陷。
请参考图13，在金属栅格114和隔离层110表面形成第二介质层116。
具体的，第二介质层116还位于接地金属层115表面。
后续，在第二介质层116、光电层108和第一介质层102内形成凹槽，凹槽自第一面101a向第二面101b延伸，且暴露出第一金属互连层103表面。
凹槽的形成方法请参考图14至图15。
请参考图14，自第一面101a朝向第二面101b方向，刻蚀第二介质层116和光电层108，直到暴露出电路层，在第二介质层116和光电层108内形成初始凹槽117。
本实施例中，初始凹槽117还位于第一介质层102内；方法还包括：在刻蚀第二介质层116和光电层108之后，刻蚀电路层，直到第一金属互连层103上的第一介质层102厚度值达到目标值，目标值的范围为至/> 本实施例中，目标值为/>
请参考图15，在初始凹槽117侧壁和底部表面形成保护层118；在保护层118上形成第二掩膜层(图中未示出)；以第二掩膜层为掩膜刻蚀保护层118和第一介质层102，直到暴露出第一金属互连层103，形成第一介质层102内的接触孔(图中未示出)，以初始凹槽117和接触孔形成凹槽119。
第二掩膜层的材料包括光刻胶或介质材料，介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，第二掩膜层的材料为光刻胶。
请参考图16，在凹槽119底部形成金属焊垫120。
金属焊垫120的材料包括铝。
金属焊垫120位于所示凹槽119底部，金属焊垫120用于在晶圆接受测试时，可以扎针到凹槽119底部进行测试。在形成金属栅格后形成金属焊垫120，相对于形成金属焊垫之后形成金属栅格，金属焊垫上没有介质材料，不需要重新刻蚀介质材料使金属焊垫表面暴露，减少了工艺工序，利于节约生产成本。
金属焊垫120的形成方法，包括：在凹槽119和第二介质层116表面形成第一金属材料层(图中未示出)；刻蚀第一金属材料层，直到暴露出第二介质层116顶部表面、凹槽119侧壁和部分底部表面。
相应的，本发明实施例还提供一种采用上述方法所形成的图像传感器，请继续参考图16，包括：第一衬底，第一衬底包括光电层108，光电层108具有相对的第一面101a和第二面101b，光电层108包括若干像素区(图中未示出)和相邻像素区之间的深沟槽109(如图7所示)，各像素区内具有呈阵列排布的若干开口107(如图7所示)，若干开口107自第一面101a向第二面101b凹陷，各开口107顶部宽度大于底部宽度且各开口107的侧壁相对于第一面101a夹角呈钝角，深沟槽109自第一面101a向第二面101b延伸，且深沟槽109的深度大于开口107的深度；位于若干开口107和深沟槽109内的隔离层110。
若干开口107增加了光在像素区的光程，提高捕捉光子的概率，进而提高了光电二极管对光的局域能力，利于提高器件的量子效应。
本实施例中，若干像素区呈阵列排布。
本实施例中，第一衬底包括第一区I和第二区II，若干像素区位于第一区I内；第一衬底还包括电路层，电路层位于光电层108的第二面101b上；电路层包括第一介质层102，第二区II的第一介质层102内具有第一金属互连层103，第一介质层102表面高于第一金属互连层103，且第一介质层102表面与第二面101b相接触。
本实施例中，图像传感器还包括：位于隔离层110表面的金属栅格114，金属栅格114在第一面101a上的投影位于相邻的像素区之间；位于金属栅格114和隔离层110表面的第二介质层116；位于第二介质层116、光电层108和第一介质层102内的凹槽119，凹槽119自第一面101a向第二面101b延伸，且暴露出第一金属互连层103表面；位于凹槽119底部的金属焊垫120。金属焊垫120用于在晶圆接受测试时，可以扎针到凹槽119底部进行测试。
本实施例中，图像传感器还包括位于隔离层114内的接地金属层115，接地金属层115与光电层108相接触，且接地金属层115在第一面101a的投影位于若干像素区外侧。
本实施例中，各开口107的宽度范围为0.4μm至0.7μm；各开口107的深度范围为0.25μm至0.55μm。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种图像传感器，其特征在于，包括：
第一衬底，所述第一衬底包括光电层，所述光电层具有相对的第一面和第二面，所述光电层包括若干像素区和相邻像素区之间的深沟槽，各像素区内具有呈阵列排布的若干开口，所述若干开口自第一面向第二面凹陷，各所述开口顶部宽度大于底部宽度且各所述开口的侧壁相对于所述第一面夹角呈钝角，所述深沟槽自所述第一面向所述第二面延伸，且所述深沟槽的深度大于所述开口的深度；
位于所述若干开口和所述深沟槽内的隔离层。
2.如权利要求1所述的图像传感器，其特征在于，包括：所述第一衬底包括第一区和第二区；所述若干像素区位于所述第一区内；所述第一衬底还包括电路层，所述电路层位于所述光电层的第二面上；所述电路层包括第一介质层，所述第二区的所述第一介质层内具有第一金属互连层，所述第一介质层表面高于所述第一金属互连层，且所述第一介质层表面与所述第二面相接触。
3.如权利要求2所述的图像传感器，其特征在于，还包括：位于所述隔离层表面的金属栅格，所述金属栅格在所述第一面上的投影位于相邻的像素区之间；位于所述金属栅格和所述隔离层表面的第二介质层；位于所述第二介质层、所述光电层和所述第一介质层内的凹槽，所述凹槽自所述第一面向所述第二面延伸，且暴露出所述第一金属互连层表面；位于所述凹槽底部的金属焊垫。
4.如权利要求3所述的图像传感器，其特征在于，还包括：位于所述隔离层内的接地金属层，所述接地金属层与所述光电层相接触，且所述接地金属层在所述第一面的投影位于所述若干像素区外侧。
5.如权利要求1所述的图像传感器，其特征在于，各所述开口的宽度范围为0.4μm至0.7μm；各所述开口的深度范围为0.25μm至0.55μm。
6.一种图像传感器的形成方法，其特征在于，包括：
提供初始第一衬底，所述初始第一衬底包括光电外延层，所述光电外延层具有相对的初始第一面和第二面；
对所述初始第一面进行表面处理，在所述初始第一面内形成若干呈阵列排布的开口，以形成第一面，所述若干开口自第一面向第二面凹陷，各所述开口顶部宽度大于底部宽度，且各所述开口的侧壁相对于所述第一面夹角呈钝角；
刻蚀所述光电外延层以形成光电层，以所述初始第一衬底形成第一衬底，所述光电层包括若干像素区和相邻像素区之间的深沟槽，所述深沟槽自所述第一面向所述第二面延伸，且所述深沟槽的深度大于所述开口的深度；在所述开口和所述深沟槽内形成隔离层。
7.如权利要求6所述的图像传感器的形成方法，其特征在于，所述若干开口的形成方法包括：在所述初始第一面形成第一掩膜层，所述第一掩膜层暴露出部分所述初始第一面；以所述第一掩膜层为掩膜，采用干法刻蚀工艺刻蚀所述光电外延层，在所述光电外延层内形成若干初始开口；采用各向异性腐蚀工艺对所述若干初始开口进行刻蚀处理。
8.如权利要求7所述的图像传感器的形成方法，其特征在于，所述各向异性腐蚀工艺的工艺参数包括：刻蚀液包括碱性溶液，所述碱性溶液包括四甲基氢氧化铵溶液，刻蚀温度范围为20℃至30℃。
9.如权利要求7所述的图像传感器的形成方法，其特征在于，各初始开口的宽度范围为0.3μm至0.6μm；所述初始开口的深度范围为至/>
10.如权利要求6所述的图像传感器的形成方法，其特征在于，包括：所述初始第一衬底包括初始第一区和第二区；所述第一衬底包括第一区和所述第二区，以所述初始第一区形成所述第一区；所述若干像素区位于所述第一区内。
11.如权利要求10所述的图像传感器的形成方法，其特征在于，所述初始第一衬底还包括电路层，所述电路层位于所述光电外延层的第二面上；所述电路层包括第一介质层，所述第二区内的所述第一介质层内具有第一金属互连层，所述第一介质层表面高于所述第一金属互连层，且所述第一介质层表面与所述第二面相接触。
12.如权利要求11所述的图像传感器的形成方法，其特征在于，所述隔离层还位于所述光电层表面；所述方法还包括：在所述隔离层表面形成金属栅格，所述金属栅格在所述第一面上的投影位于相邻的像素区之间；在所述金属栅格和所述隔离层表面形成第二介质层；在所述第二介质层、所述光电层和所述第一介质层内形成凹槽，所述凹槽自所述第一面向所述第二面延伸，且暴露出所述第一金属互连层表面；在所述凹槽底部形成金属焊垫。
13.如权利要求12所述的图像传感器的形成方法，其特征在于，所述凹槽的形成方法包括：自所述第一面朝向所述第二面方向，刻蚀所述第二介质层和所述光电层，直到暴露出所述电路层，在所述第二介质层和所述光电层内形成初始凹槽；在所述初始凹槽侧壁和底部表面形成保护层；在所述保护层上形成第二掩膜层；以所述第二掩膜层为掩膜刻蚀所述保护层和所述第一介质层，直到暴露出所述第一金属互连层，形成所述第一介质层内的接触孔，以所述初始凹槽和所述接触孔形成所述凹槽。
14.如权利要求13所述的图像传感器的形成方法，其特征在于，所述初始凹槽还位于所述第一介质层内；所述方法还包括：在刻蚀所述第二介质层和所述光电层之后，刻蚀所述电路层，直到所述第一金属互连层上的所述第一介质层厚度值达到目标值，所述目标值的范围为至/>
15.如权利要求12所述的图像传感器的形成方法，其特征在于，所述金属焊垫的形成方法包括：在所述凹槽和所述第二介质层表面形成第一金属材料层；刻蚀所述第一金属材料层，直到暴露出所述第二介质层顶部表面、所述凹槽侧壁和部分底部表面。
16.如权利要求12所述的图像传感器的形成方法，其特征在于，所述金属栅格的形成方法包括：在所述隔离层表面形成第二金属材料层；在所述第二金属材料层表面形成第三掩膜层，所述第三掩膜层暴露出部分所述第二金属材料层表面；以所述第三掩膜层为掩膜，刻蚀所述第二金属材料层，形成所述金属栅格。
17.如权利要求16所述的图像传感器的形成方法，其特征在于，在形成所述隔离层之后，且在形成所述第二金属材料层之前，在所述隔离层内形成接地槽，所述接地槽暴露出所述光电层，所述接地槽在所述第一面的投影位于所述若干像素区外侧；所述方法还包括：所述第二金属材料层还形成于所述接地槽内；所述接地槽内的所述第二金属材料层被刻蚀形成接地金属层。
18.如权利要求6所述的图像传感器的形成方法，其特征在于，所述隔离层包括高K介质层和位于所述高K介质层上的氧化层。
19.如权利要求18所述的图像传感器的形成方法，其特征在于，所述氧化层包括第一氧化层和位于所述第一氧化层上的第二氧化层；所述第一氧化层的形成工艺包括原子层生长工艺；所述第二氧化层的形成工艺包括化学气相沉积工艺。
20.如权利要求18所述的图像传感器的形成方法，其特征在于，在形成所述高K介质层之前，对所述开口和所述深沟槽的侧壁和底部表面进行表面氧化处理；所述表面氧化处理的工艺包括去耦合等离子体氧化工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210750580.0A CN117374085A (zh) | 2022-06-29 | 2022-06-29 | 图像传感器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210750580.0A CN117374085A (zh) | 2022-06-29 | 2022-06-29 | 图像传感器的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117374085A true CN117374085A (zh) | 2024-01-09 |
Family
ID=89395114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210750580.0A Pending CN117374085A (zh) | 2022-06-29 | 2022-06-29 | 图像传感器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117374085A (zh) |
-
2022
- 2022-06-29 CN CN202210750580.0A patent/CN117374085A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102321856B1 (ko) | 균열에 내성이 있는 딥 트렌치 절연 구조물 | |
| US11374046B2 (en) | Semiconductor structure and method of manufacturing the same | |
| KR102583440B1 (ko) | 이미지 센서를 위한 후면 딥 트렌치 격리 구조물 | |
| US8278130B2 (en) | Back side illumination image sensor and method for manufacturing the same | |
| TWI794723B (zh) | 影像感測器及其形成方法 | |
| KR102288778B1 (ko) | 고성능 이미지 센서 | |
| KR20220147503A (ko) | 이미지 센서를 위한 후면 구조체 | |
| CN115831988B (zh) | 用于图像传感器的深沟槽隔离结构 | |
| KR102641186B1 (ko) | 이미지 센서용 후면 딥 트렌치 격리 구조체 | |
| CN113206165B (zh) | 光子器件及其形成方法和成像器件 | |
| CN108878464B (zh) | 图像传感器及其形成方法 | |
| CN117374085A (zh) | 图像传感器的形成方法 | |
| CN108807437B (zh) | 图像传感器及其形成方法 | |
| JP7504057B2 (ja) | イメージセンサー | |
| US20220320155A1 (en) | Semiconductor structure and method of manufacturing the same | |
| CN117238840B (zh) | 背照式图像传感器及制备方法、深沟槽隔离结构制备方法 | |
| US20230290805A1 (en) | Method for Forming Backside Illumination CMOS Image Sensor | |
| US11837621B2 (en) | Image sensor including a semiconductor pattern | |
| CN115831997A (zh) | 一种背照式图像传感器及其制备方法 | |
| CN115050764A (zh) | 用于宽带信号的光电检测器 | |
| CN115548038A (zh) | 背照式cmos图像传感器的形成方法 | |
| KR20220019598A (ko) | 이미지 센서 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |