CN117353685A - 一种运算放大器以及可编程增益放大器 - Google Patents

一种运算放大器以及可编程增益放大器 Download PDF

Info

Publication number
CN117353685A
CN117353685A CN202311182638.7A CN202311182638A CN117353685A CN 117353685 A CN117353685 A CN 117353685A CN 202311182638 A CN202311182638 A CN 202311182638A CN 117353685 A CN117353685 A CN 117353685A
Authority
CN
China
Prior art keywords
module
circuit
electrically connected
sub
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311182638.7A
Other languages
English (en)
Inventor
聂勇
吴旦昱
郭轩
贾涵博
张育镇
王丹丹
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202311182638.7A priority Critical patent/CN117353685A/zh
Publication of CN117353685A publication Critical patent/CN117353685A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种运算放大器以及可编程增益放大器，涉及通信技术领域，以在提高运算放大器的增益的同时，降低电路噪声以功耗。所述运算放大器包括：依次电连接的第一级增益电路和第二级增益电路，第一级增益电路包括轨到轨输入子电路和增益自举子电路，第二级增益电路包括偏置子电路和电流复用输出子电路。轨到轨输入子电路对初始输入信号进行调制处理后，向增益自举子电路提供宽摆幅的目标输入信号。增益自举子电路对目标输入信号进行增益处理和还原处理，在频域上分离目标输入信号与噪声信号；偏置子电路基于增益自举子电路的输出信号向电流复用输出子电路提供偏置电压，电流复用输出子电路，在偏置电压的驱动下，输出目标增益信号。

Description

一种运算放大器以及可编程增益放大器
技术领域
本发明涉及信号处理技术领域，尤其涉及一种运算放大器以及可编程增益放大器。
背景技术
模数转换器(Analog to digital converter,ADC)用于将模拟信号转换成数字信号，广泛运用于无线通信、高端测试设备、图像语音处理等领域。随着工艺和设计技术的发展，以及应用场景的扩展，对高精度ADC的需求日益显著。相比较于传统的奈奎斯特型ADC，Sigma-delta ADC使用过采样和噪声整形技术降低信号频带内的量化噪声功率，能够有效提升系统的信噪比。在高精度Sigma-delta ADC中，电路的转换精度取决于参考输入以及输入时钟频率，可编程增益放大器(PGA,Programmable Gain Amplifier)作为Sigma-deltaADC调制器的前一级，需要将输入信号调整到适合A/D转换的最佳信号输入范围，以提高ADC的系统精度。
在现有技术中，在PGA的放大倍数一定的情况下，PGA中的运算放大器增益越大，PGA的误差越小，传输至ADC的最佳信号的输入范围误差也会越小，相应的，ADC的系统精度也会越高。
基于此，如何在提高运算放大器的增益的同时降低电路噪声以及功耗，就成了急需解决的问题。
发明内容
本发明的目的在于提供一种运算放大器以及可编程增益放大器，用于在提高运算放大器的增益的同时，降低电路噪声以及功耗。
第一方面，本发明提供一种运算放大器，包括依次电连接的第一级增益电路和第二级增益电路，第一级增益电路包括轨到轨输入子电路和增益自举子电路，第二级增益电路包括偏置子电路以及电流复用输出子电路。
轨到轨输入子电路与增益自举子电路电连接，用于对初始输入信号进行调制处理后，向增益自举子电路提供宽摆幅的目标输入信号，其中，目标输入信号的频率高于初始输入信号的频率，且轨到轨输入子电路的跨导为恒定跨导。
增益自举子电路通过偏置子电路与电流复用输出子电路的控制端电连接，增益自举子电路用于对目标输入信号进行增益处理和还原处理，以在频域上将目标输入信号与噪声信号进行分离；偏置子电路，用于基于增益自举子电路的输出信号向电流复用输出子电路提供偏置电压，电流复用输出子电路，用于在偏置电压的驱动下，输出目标增益信号。
与现有技术相比，本发明通过第一级增益电路以及第二级增益电路分别对接收到的初始输入信号机进行放大，在第一级增益电路中，轨到轨输入子电路在接收到初始输入信号后，可以对初始输入信号进行调制处理，以向增益自举子电路提供宽摆幅的目标输入信号，使得调制之后的目标输入信号的频率更高，有利于与电路本身产生的噪声信号分离。且轨到轨输入子电路的跨导为恒定跨导，能够在宽共模范围内保持运算放大器的稳定性。增益自举子电路可以对目标输入信号进行增益处理和还原处理，从而在频域上将已经被调制到高频的目标输入信号与噪声信号进行分离，便于后续将噪声信号滤除，以减少电路噪声和失调电压。此外，增益自举子电路的输出端通过偏置子电路与电流复用输出子电路的控制端电连接，偏置子电路用于稳定第二级增益电路所需的偏置电压，电流复用输出子电路能够对相应的偏置电流进行复用，从而能够利用更低的电流消耗，实现了跨导增益的提高，最终输出更高增益的目标增益信号。
由此可知，本发明提供的运算放大器能够在提高运算放大器的增益的同时降低电路噪声以及功耗，继而提高可编程增益放大器的增益，最终提高模数转换器的系统精度。
第二方面，本发明还提供一种可编程增益放大器，包括第一方面提供的运算放大器。
与现有技术相比，本发明提供的可编程增益放大器的有益效果与上述技术方案所述运算放大器的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为模数转换器与可编程增益放大器的连接示意图；
图2为一种可编程增益放大器的电路图；
图3为本发明实施例提供的一种运算放大器的电路图；
图4为本发明实施例提供的一种增益自举模块的电路图；
图5(a)和图5(b)为本发明实施例提供的电流复用输出子电路的电路图；
图6为本发明实施例提供的运算放大器的开环仿真示意图。
附图标记：
1-第一级增益电路， 2-第二级增益电路，
11-轨到轨输入子电路， 12-增益自举子电路，
21-偏置子电路， 22-电流复用输出子电路，
111-第一斩波模块， 112-第一运算放大模块，
113-第二运算放大模块， 121-第一增益自举模块，
122-第二增益自举模块， 123-第二斩波模块，
124-第三斩波模块， 125-电流镜模块，
126-负载模块， 211-偏置电压生成模块，
212-反馈模块， 221-补偿模块。
具体实施方式
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
随着先进工艺和设计技术的发展，以及应用场景的扩展，高精度ADC的需求日益显著。Sigma-delta ADC使用过采样和噪声整形技术降低信号频带内的量化噪声功率，能够有效提升系统的信噪比，具有高精度、高可靠性以及兼容数字互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺等优势，被广泛应用于航天、测控、通信等高精度信号处理领域。而在高精度Sigma-delta ADC中，电路的转换精度取决于参考输入以及输入时钟频率，如图1所示，作为Sigma-delta ADC调制器的前一级，PGA需要将输入信号调整到适合A/D转换的最佳信号输入范围，以提高ADC的系统精度。图1示例出了现有的一种可编程增益放大器以及模数转换器的连接示意图，数据选择器MUX接收到前一级电路传输的模拟信号AIN0、AIN1、AIN2和AIN3后，生成一对差分模拟信号AINP和AINN，并将其传输至PGA，之后，PGA将接收到的差分模拟信号AINP和AINN调整到适合A/D转换的最佳信号输入范围内，将调整之后的信传输至Sigma-delta ADC，例如图1所示的16位ΣΔADC，从而提高Sigma-delta ADC的精度。
图2示例出了一种PGA的电路结构示意图，PGA中包括第一运算放大器A1和第二运算放大器A2，差分模拟信号AINP传输至第一运算放大器A1的同相输入端，差分模拟信号AINN传输至第二运算放大器A2的反相输入端，第一运算放大器A1的反相输入端通过一个反馈电阻Rf与第一运算放大器A1的输出端OUTP电连接，且第一运算放大器A1的反相输入端还通过一个栅极驱动电阻Rg与第二运算放大器A2的同相输入端电连接，第二运算放大器A2的同相输入端还通过一个反馈电阻Rf与第二运算放大器A2的输出端OUTN电连接。
由此，令第一运算放大器A1的正相输入端为vip1，反相输入端为vin1，第一运算放大器A1的输出端为vo1，第二运算放大器A2的正相输入端为vip2，反相输入端为vin2，第二运算放大器A2的输出端为vo2。输入的共模电压VCM＝1/2[VAINP-VAINN]，第一运算放大器A1的输出电压为1/2VIN*GAIN，其中VIN为第一运算放大器A1的输入电压VAINP，第二运算放大器A2的输出电压为1/2VIN*GAIN，其中VIN为第二运算放大器A2的输入电压VAINN，GAIN表示增益。
根据运算放大器的增益计算公式可得：
其中，β为PGA放大倍数，A为第一运算放大器A1和第二运算放大器A2的增益之和。由公式可知，在PGA的放大倍数β固定的情况下，增益A越高，PGA的误差越小。基于此，如何在提高运算放大器的增益的同时降低电路噪声以及功耗，就成了急需解决的问题。
为了解决上述技术问题，如图3所示，本发明实施例提供一种运算放大器，包括依次电连接的第一级增益电路1和第二级增益电路2，第一级增益电路1包括轨到轨输入子电路11和增益自举子电路12，第二级增益电路2包括偏置子电路21以及电流复用输出子电路22。
轨到轨输入子电路11与增益自举子电路12电连接，用于对初始输入信号VP和VN进行调制处理后，向增益自举子电路12提供宽摆幅的目标输入信号，其中，目标输入信号的频率高于初始输入信号VP和VN的频率，且轨到轨输入子电路11的跨导为恒定跨导。
增益自举子电路12通过偏置子电路21与电流复用输出子电路22的控制端电连接，增益自举子电路12用于对目标输入信号进行增益处理和还原处理，以在频域上将目标输入信号与噪声信号进行分离；偏置子电路21，用于基于增益自举子电路12的输出信号向电流复用输出子电路22提供偏置电压，电流复用输出子电路22，用于在偏置电压的驱动下，输出目标增益信号VOUT。
通过上述运算放大器的结构可知，本发明实施例通过第一级增益电路1以及第二级增益电路2分别对接收到的初始输入信号VP和VN机进行放大，在第一级增益电路1中，轨到轨输入子电路11在接收到初始输入信号VP和VN后，可以对初始输入信号VP和VN进行调制处理，以向增益自举子电路12提供宽摆幅的目标输入信号，使得调制之后的目标输入信号的频率更高，有利于与电路本身产生的噪声信号分离。且轨到轨输入子电路11的跨导为恒定跨导，能够在宽共模范围内保持运算放大器的稳定性。增益自举子电路12可以对目标输入信号进行增益处理和还原处理，从而在频域上将已经被调制到高频的目标输入信号与噪声信号进行分离，便于后续将噪声信号滤除，以减少电路噪声和失调电压。此外，增益自举子电路12的输出端通过偏置子电路21与电流复用输出子电路22的控制端电连接，偏置子电路21用于稳定第二级增益电路2所需的偏置电压，电流复用输出子电路22能够对相应的偏置电流进行复用，从而能够利用更低的电流消耗，实现跨导增益的提高，最终输出更高增益的目标增益信号VOUT。
由此可知，本发明实施例提供的运算放大器能够在提高运算放大器的增益的同时降低电路噪声以及功耗，继而提高可编程增益放大器的增益，最终提高模数转换器的系统精度。
在一种可能的实现方式中，如图3所示，轨到轨输入子电路11包括第一斩波模块111、第一运算放大模块112和第二运算放大模块113。第一斩波模块111的输入端为差分输入端，用于接收初始输入信号VP和VN。第一斩波模块111的第一输出端分别与第一运算放大模块112反相输入端以及第二运算放大模块113的同相输入端电连接，第一斩波模块111的第二输出端分别与第一运算放大模块112同相输入端以及第二运算放大模块113的反相输入端电连接。第一运算放大模块112的输出端以及第二运算放大模块113的输出端均与增益自举子电路12电连接。
在实际中，上述斩波模块可以为斩波开关SW，可以将3.3V的电源电压转换为宽摆幅的输出电压，使得第一运算放大模块112和第二运算放大模块113能够实现宽摆幅的输入。同时，斩波开关SW还能够将初始输入信号VP和VN调制至高频，并将调制后的信号分为两路输出至第一运算放大模块112和第二运算放大模块113。
如图3所示，在一种可选方式中，第一运算放大模块112为NMOS输入对管，第二运算放大模块113为PMOS输入对管。或，第一运算放大模块112为PMOS输入对管，第二运算放大模块113为NMOS输入对管。
示例性的，当第一运算放大模块112为NMOS输入对管，第二运算放大模块113为PMOS输入对管时，NMOS输入对管可以构成第一运算放大器OPA1，PMOS输入对管可以构成第二运算放大器OPA2。PMOS输入对管能够在小于固定电压的控制电压下正常工作，此时NMOS输入对管不工作，第一级增益电路1的跨导为gmp，当共模电压逐渐升高时，PMOS输入对管的跨导逐渐下降，此时NMOS输入对管开始工作，当共模电压高于NMOS输入对管的阈值电压时，NMOS输入对管进入饱和区，此时PMOS输入对管不工作，第一级增益电路1的跨导为gmn。在实际中，可以通过设计NMOS输入对管和PMOS输入对管的沟道尺寸，以及设置流过NMOS输入对管的电流和流过PMOS输入对管的电流大小，从而实现在宽共模范围内保持第一级电路总跨导gm＝gmp+gmn恒定不变，继而提高运算放大器的稳定性。
在一种可选方式中，如图3所示，增益自举子电路12包括第一增益自举模块121、第二增益自举模块122、第二斩波模块123、第三斩波模块124、电流镜模块125以及负载模块126。第一运算放大模块112的反相输出端分别与第一增益自举模块121的同相输入端以及电流镜模块125的第一输出端电连接，第一运算放大器的同相输出端分别与第一增益自举模块121的反相输入端以及电流镜模块125的第二输出端电连接；第一增益自举模块121的输出端与偏置子电路21电连接。第二运算放大模块113的反相输出端分别与第二增益自举模块122的同相输入端以及负载模块126的第一输出端电连接，第二运算放大器的同相输出端分别与第二增益自举模块122的反相输入端以及负载模块126的第二输出端电连接。电流镜模块125还通过第二斩波模块123分别与第一增益自举模块121的输出端以及偏置子电路21电连接。负载模块126还通过第三斩波模块124分别与第一增益自举模块121的输出端以及偏置子电路21电连接。
示例性的，第一增益自举模块121包括第一增益自举运算放大器OPA3和晶体管Q11，晶体管Q11的栅极连接第一增益自举运算放大器OPA3的输出端，晶体管Q11的源极与第二斩波模块123的输出端电连接，晶体管Q11的漏极与电流镜模块125的控制端电连接。第二增益自举模块122包括第二增益自举运算放大器OPA4和晶体管Q12，晶体管Q12的栅极连接第二增益自举运算放大器OPA4的输出端，晶体管Q12的源极与第三斩波模块124的输出端电连接，晶体管Q12的漏极与晶体管Q11的漏极电连接。
上述第二斩波模块123和第三斩波模块124均可以为斩波开关SW，可以将负载模块126和电流镜模块125产生的噪声以及电路内部的失调电压Vos调制到高频，而此时被调制到高频的目标输入信号在经过斩波开关SW后可以被重新调制回低频，继而实现了噪声、失调电压Vos以及目标输入信号在频域上分离，将输出信号通过相应的滤波器，就可以将噪声和失调电压Vos滤除，从而降低电路噪声以及失调电压Vos。
具体的，第一增益自举运算放大器OPA3和第二增益自举运算放大器OPA4的电路结构可以是相同的。以第一增益自举运算放大器OPA3为例，如图4所示。第一增益自举运算放大器OPA3中的晶体管Q1的源极连接电源电压VDD，晶体管Q1的栅极用于接收第一偏置电压VPB1，晶体管Q1的漏极分别连接晶体管Q2和晶体管Q3的源极，晶体管Q2和晶体管Q3的栅极用于接收第二偏置电压VPB2，晶体管Q2的漏极和晶体管Q3的漏极均分别与PNP型辅助运算放大器AP对应的输入端电连接，晶体管Q2的漏极还与晶体管Q4的源极电连接，晶体管Q3的漏极还与晶体管Q5的源极电连接，晶体管Q4的栅极以及晶体管Q5的栅极均用于接收PNP型辅助运算放大器AP的输出信号，晶体管Q4的漏极是差分信号VOUTP的输出端，晶体管Q5的漏极是差分信号VOUTN的输出端。晶体管Q4的漏极还与晶体管Q6的漏极电连接，晶体管Q5的漏极还与晶体管Q7的漏极电连接，晶体管Q6和晶体管Q7的栅极均用于接收NPN型辅助运算放大器AN的输出信号，晶体管Q6的源极还与晶体管Q8的漏极电连接，晶体管Q7的源极还与晶体管Q9的漏极电连接，晶体管Q8的漏极和晶体管Q9的漏极均分别与NPN型辅助运算放大器AN对应的输入端电连接，晶体管Q8的栅极用于接收输入差分信号VIN，晶体管Q9的栅极用于接收输入差分信号VIP，晶体管Q8的源极和晶体管Q9的源极与晶体管Q10的漏极电连接，晶体管Q10的源极接地，栅极用于接收共模反馈的输出电压VCMFB。上述晶体管Q1到晶体管Q5均为P型晶体管，上述晶体管Q6到晶体管Q10均为N型晶体管，本发明实施例对此不做具体限定。
基于此，第一增益自举运算放大器OPA3和第二增益自举运算放大器OPA4均采用非全差分运放。第一增益自举运算放大器OPA3通过辅助运算放大器AP和AN，能够将共源共栅管的输出电阻Rout增加A倍(A为辅助运算放大器的增益)，这样可以进一步将增益自举运算放大器的增益提升到Gm*A*Rout，从而提高本发明实施例的运算放大器的增益。
示例性的，电流镜模块125包括第一负载管M1和第二负载管M2，第一负载管M1和第二负载管M2的栅极均与第一增益自举模块121的输出端电连接，第一负载管M1和第二负载管M2的源极均与电源端VDD电连接，第一负载管M1的漏极分别与第一增益自举模块121的反相输入端以及第二斩波模块123电连接，第二负载管M2的漏极分别与第一增益自举模块121的同相输入端以及第二斩波模块123电连接。
具体的，电流镜模块125中的第一负载管M1和第二负载管M2能够将第一级增益电路1的输出信号引导至第二级增益电路2中。负载模块126包括第三负载管M3和第四负载管M4，第三负载管M3的漏极和第四负载管M4的漏极均与第三斩波模块124电连接。基于此，负载管M1，M2，M3以及M4的噪声以及电路内部的失调电压Vos都可以通过斩波开关SW后被调制至高频，而此时被调制至高频的目标输入信号在经过斩波开关后可以被重新调制回低频，从而实现了噪声、Vos和目标输入信号在频域上分离。
在一种可能的实现方式中，如图3所示，偏置子电路21包括偏置电压生成模块211以及反馈模块212。偏置电压生成模块211的第一控制端与增益自举子电路12的第一输出端电连接，偏置电压生成模块211的第二控制端与反馈模块212的输出端电连接，偏置电压生成模块211的输出端分别与反馈模块212的输入端以及电流复用输出子电路22的控制端电连接。
具体的，上述反馈模块212可以为负反馈运算放大器OPA5，负反馈运算放大器OPA5的输出端与偏置电压生成模块211的第二控制端电连接，负反馈运算放大器OPA5的输入端与偏置电压生成模块211的输出端电连接，用于稳定第二级增益电路2所需的偏置电压。
在一种可选方式中，如图3所示，偏置电压生成模块211包括第一P型晶体管P1、第二P型晶体管P2、第一N型晶体管N1和第二N型晶体管N2。第一P型晶体管P1的栅极以及第二P型晶体管P2的栅极均与增益自举子电路12的第一输出端电连接，第一P型晶体管P1的源极以及第二P型晶体管P2的源极与第二斩波模块123的第二输出端电连接，第一P型晶体管P1的漏极分别与电流复用输出子电路22的第一控制端以及反馈模块212的同相输入端电连接，第二P型晶体管P2的漏极分别与电流复用输出子电路22的第二控制端以及反馈模块212的反相输入端电连接。第一P型晶体管P1的漏极还与第一N型晶体管N1的漏极电连接，第一N型晶体管N1的栅极与反馈模块212的同相输出端电连接，第二P型晶体管P2的漏极还与第二N型晶体管N2的漏极电连接，第二N型晶体管N2的栅极与反馈模块212的反相输出端电连接，第一N型晶体管N1的源极和第二N型晶体管N2的源极均与第三斩波模块124电连接。基于此，本发明实施例中奖第一增益自举模块121的输出拆分为两路信号进行输出，并通过一个负反馈运算放大器OPA5来稳定偏置电压，偏置电压生成模块211用于在第一增益自举模块121以及负反馈运算放大器OPA5的作用下，生成相应的偏置电压，从而驱动电流复用输出子电路22输出目标增益信号VOUT。
图5(a)示例出了一种电流复用的并联共源放大器，输入信号Vin与PMOS管的栅极以及NMOS管的栅极电连接，PMOS管的漏极以及NMOS管的漏极电连接后发出输出信号Vout。图5(b)示例出了一种电流复用的共栅放大器，PMOS管的源极和NMOS管的源极分别通过电容Cc接收输入信号，PMOS管的漏极以及NMOS管的漏极电连接后发出输出信号Vout，PMOS管的栅极用于接收差分偏置电压Vbp，NMOS管的栅极用于接收差分偏置电压Vbn。在图5(a)和图5(b)中，PMOS管和NMOS管可以复用同一偏置电流，通过电流复用，在不增加电流消耗下，能够获得更多的跨导增益。
基于此，在一种可能的实现方式中，如图3所示，本发明实施例提供的电流复用输出子电路22包括第三P型晶体管P3和第三N型晶体管N3，第三P型晶体管P3的栅极与反馈模块212的同相输入端电连接，第三P型晶体管P3的源极与电源端电连接，第三P型晶体管P3的漏极与第三N型晶体管N3的漏极电连接，用于输出目标增益信号VOUT。第三N型晶体管N3的栅极与反馈模块212的反相输入端电连接，第三N型晶体管N3的源极接地。
具体的，电流复用输出子模块中的第三P型晶体管P3和第三N型晶体管N3可以组成电流复用的共源放大器，通过电流复用技术，能够在保持电流不变的情况下，提高一倍的跨导，从而在相同增益的情况下实现更低的功耗。
示例性的，电流复用输出子电路22还包括补偿模块221，补偿模块221的第一端与第三P型晶体管P3的栅极电连接，补偿模块221的第二端与第三P型晶体管P3的漏极电连接。
具体的，补偿模块221为密勒补偿模块221，如图3所示，可以包括并联的两条密勒补偿支路，每条密勒补偿支路均包括依次串联的补偿电阻和补偿电容，补偿电阻的第一端与反馈放大器的同相输入端电连接，补偿电阻的第二端与补偿电容的第一端电连接，补偿电容的第二端与第三P型晶体管的漏极以及第三N型晶体管的漏极电连接，用于保证运算放大器所需的相位裕度。
图6示例出了本发明实施例提供的运算放大器在3.3V电源电压下的开环仿真示意图，横坐标freq表示频率，单位是赫兹(Hz)，左边的纵坐标表示增益，单位是分贝(dB)，右边的纵坐标表示相位裕度，单位是度(°)。由图6可知，本发明实施例提供的运算放大器的开环低频增益可达171dB，如曲线S2所示，相位裕度83°，如曲线S1所示。同时在加入失调电压后，当开启频率为128kHz(千赫兹)的斩波后，失调电压仅为45uV(微伏)，消耗电流仅为140uA(微安)，满足PGA对高增益、低失调运放的需求。仿真结果如下表所示：
表1
由此可知，本发明实施例提供的运算放大器通过增益自举提高电路增益，并结合轨到轨输入输出、折叠式共源共栅、负反馈结构以及电流复用技术，从而在低功耗下实现了宽共模范围以及高输出摆幅。此外，第一级增益电路1还通过第一斩波模块111、第二斩波模块123以及第三斩波模块124，降低了整个运算放大器以及可编程增益放大器的失调电压和噪声，能够有效提高可编程增益放大器的精度。
本发明实施例还提供一种可编程增益放大器，包括上述实施例中所述的运算放大器。
具体的，可编程增益放大器的电路结构可以参考如图2所示的电路结构，本发明实施例对此不做具体限定。
与现有技术相比，本发明实施例提供的可编程增益放大器的有益效果与上述实施例中所述运算放大器的有益效果相同，此处不做赘述。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种运算放大器，其特征在于，所述运算放大器包括依次电连接的第一级增益电路和第二级增益电路，所述第一级增益电路包括轨到轨输入子电路和增益自举子电路，所述第二级增益电路包括偏置子电路以及电流复用输出子电路，其中：
所述轨到轨输入子电路与所述增益自举子电路电连接，用于对初始输入信号进行调制处理后，向所述增益自举子电路提供宽摆幅的目标输入信号，其中，所述目标输入信号的频率高于所述初始输入信号的频率，且所述轨到轨输入子电路的跨导为恒定跨导；
所述增益自举子电路通过所述偏置子电路与所述电流复用输出子电路的控制端电连接，所述增益自举子电路用于对所述目标输入信号进行增益处理和还原处理，以在频域上将所述目标输入信号与噪声信号进行分离；所述偏置子电路，用于基于所述增益自举子电路的输出信号向所述电流复用输出子电路提供偏置电压，所述电流复用输出子电路，用于在所述偏置电压的驱动下，输出目标增益信号。
2.根据权利要求1所述的运算放大器，其特征在于，所述轨到轨输入子电路包括第一斩波模块、第一运算放大模块和第二运算放大模块，其中：
所述第一斩波模块的输入端为差分输入端，用于接收所述初始输入信号；
所述第一斩波模块的第一输出端分别与所述第一运算放大模块反相输入端以及所述第二运算放大模块的同相输入端电连接，所述第一斩波模块的第二输出端分别与所述第一运算放大模块同相输入端以及所述第二运算放大模块的反相输入端电连接；
所述第一运算放大模块的输出端以及所述第二运算放大模块的输出端均与所述增益自举子电路电连接。
3.根据权利要求2所述的运算放大器，其特征在于，所述第一运算放大模块为NMOS输入对管，所述第二运算放大模块为PMOS输入对管；
或，所述第一运算放大模块为PMOS输入对管，所述第二运算放大模块为NMOS输入对管。
4.根据权利要求2所述的运算放大器，其特征在于，所述增益自举子电路包括第一增益自举模块、第二增益自举模块、第二斩波模块、第三斩波模块、电流镜模块以及负载模块，其中：
所述第一运算放大模块的反相输出端分别与所述第一增益自举模块的同相输入端以及所述电流镜模块的第一输出端电连接，所述第一运算放大器的同相输出端分别与所述第一增益自举模块的反相输入端以及所述电流镜模块的第二输出端电连接；所述第一增益自举模块的输出端与所述偏置子电路电连接；
所述第二运算放大模块的反相输出端分别与所述第二增益自举模块的同相输入端以及所述负载模块的第一输出端电连接，所述第二运算放大器的同相输出端分别与所述第二增益自举模块的反相输入端以及所述负载模块的第二输出端电连接；
所述电流镜模块还通过所述第二斩波模块分别与所述第一增益自举模块的输出端以及所述偏置子电路电连接；
所述负载模块还通过所述第三斩波模块分别与所述第一增益自举模块的输出端以及所述偏置子电路电连接。
5.根据权利要求4所述的运算放大器，其特征在于，所述电流镜模块包括第一负载管和第二负载管，所述第一负载管和所述第二负载管的栅极均与所述第一增益自举模块的输出端电连接，所述第一负载管和所述第二负载管的源极均与电源端电连接，所述第一负载管的漏极分别与所述第一增益自举模块的反相输入端以及所述第二斩波模块电连接，所述第二负载管的漏极分别与所述第一增益自举模块的同相输入端以及所述第二斩波模块电连接。
6.根据权利要求1所述的运算放大器，其特征在于，所述偏置子电路包括偏置电压生成模块以及反馈模块，其中：
所述偏置电压生成模块的第一控制端与所述增益自举子电路的第一输出端电连接，所述偏置电压生成模块的第二控制端与所述反馈模块的输出端电连接，所述偏置电压生成模块的输出端分别与所述反馈模块的输入端以及所述电流复用输出子电路的控制端电连接。
7.根据权利要求6所述的运算放大器，其特征在于，所述偏置电压生成模块包括第一P型晶体管、第二P型晶体管、第一N型晶体管和第二N型晶体管，其中：
所述第一P型晶体管的栅极以及所述第二P型晶体管的栅极均与所述增益自举子电路的第一输出端电连接，所述第一P型晶体管的源极以及所述第二P型晶体管的源极与所述第二斩波模块的第二输出端电连接，所述第一P型晶体管的漏极分别与所述电流复用输出子电路的第一控制端以及所述反馈模块的同相输入端电连接，所述第二P型晶体管的漏极分别与所述电流复用输出子电路的第二控制端以及所述反馈模块的反相输入端电连接；
所述第一P型晶体管的漏极还与所述第一N型晶体管的漏极电连接，所述第一N型晶体管的栅极与所述反馈模块的同相输出端电连接，所述第二P型晶体管的漏极还与所述第二N型晶体管的漏极电连接，所述第二N型晶体管的栅极与所述反馈模块的反相输出端电连接，所述第一N型晶体管的源极和所述第二N型晶体管的源极均与所述第三斩波模块电连接。
8.根据权利要求6所述的运算放大器，其特征在于，所述电流复用输出子电路包括第三P型晶体管和第三N型晶体管，所述第三P型晶体管的栅极与所述反馈模块的同相输入端电连接，所述第三P型晶体管的源极与电源端电连接，所述第三P型晶体管的漏极与所述第三N型晶体管的漏极电连接，用于输出所述目标增益信号；
所述第三N型晶体管的栅极与所述反馈模块的反相输入端电连接，所述第三N型晶体管的源极接地。
9.根据权利要求8所述的运算放大器，其特征在于，所述电流复用输出子电路还包括补偿模块，所述补偿模块的第一端与所述第三P型晶体管的栅极电连接，所述补偿模块的第二端与所述第三P型晶体管的漏极电连接。
10.一种可编程增益放大器，其特征在于，包括权利要求1～9任一项所述的运算放大器。
CN202311182638.7A 2023-09-13 2023-09-13 一种运算放大器以及可编程增益放大器 Pending CN117353685A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311182638.7A CN117353685A (zh) 2023-09-13 2023-09-13 一种运算放大器以及可编程增益放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311182638.7A CN117353685A (zh) 2023-09-13 2023-09-13 一种运算放大器以及可编程增益放大器

Publications (1)

Publication Number Publication Date
CN117353685A true CN117353685A (zh) 2024-01-05

Family

ID=89365822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311182638.7A Pending CN117353685A (zh) 2023-09-13 2023-09-13 一种运算放大器以及可编程增益放大器

Country Status (1)

Country Link
CN (1) CN117353685A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118300606A (zh) * 2024-04-26 2024-07-05 北京士模微电子有限责任公司 一种多通道异步采样模数转换器电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118300606A (zh) * 2024-04-26 2024-07-05 北京士模微电子有限责任公司 一种多通道异步采样模数转换器电路

Similar Documents

Publication Publication Date Title
US8552801B2 (en) Amplifier common-mode control methods
US7336123B2 (en) Chopper amplifier circuit apparatus operable at low voltage utilizing switched operational amplifier
JP5355366B2 (ja) 差動増幅回路および無線受信機
US6734723B2 (en) Chopper chopper-stabilized operational amplifiers and methods
CN107370465B (zh) 高精度宽带可编程增益放大器
US6577185B1 (en) Multi-stage operational amplifier for interstage amplification in a pipeline analog-to-digital converter
US8120424B2 (en) Class AB output stages and amplifiers including class AB output stages
CN117353685A (zh) 一种运算放大器以及可编程增益放大器
US9577593B2 (en) Implicit feed-forward compensated op-amp with split pairs
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
Carrillo et al. A family of low-voltage bulk-driven CMOS continuous-time CMFB circuits
JP7440255B2 (ja) 増幅装置
CN116032283B (zh) 一种带dcoc校准的可编程增益放大电路及实现方法
US7170338B1 (en) Chopper stabilization circuits and methods
CN109075754B (zh) 单端仪表折叠式栅-阴放大器
KR100951583B1 (ko) 차동-단일단 변환기
CN114866041A (zh) 一种dc失调消除电路及方法
JP3854218B2 (ja) 平衡型増幅器及びこれを用いたフィルタ
US6542018B1 (en) Current mode step attenuation control circuit with digital technology
US20080084245A1 (en) Operational amplifier
CN111800152A (zh) 一种用于接收机中提取接收信号强度的电路
CN115021687B (zh) 运算放大器和电子系统
CN115314057B (zh) 一种基于反相器技术的模拟基带电路
Yoshida et al. A 1 V low-noise CMOS amplifier using autozeroing and chopper stabilization technique
Basavaraju et al. A 0.8-V Fully Differential Amplifier with 80-dB DC Gain and 8-GHz GBW in 22-nm FDSOI CMOS Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination