CN117348839B - 一种多精度低开销加法器 - Google Patents

Abstract

本发明涉及深度计算领域，具体提供了一种多精度低开销加法器，包括加法器主体，以及用于接收输入信号，并在精度分割后等待加法器主体的加法操作的加法信号输入端；用于接收精度使能信号，确定加法器主体的精度状态的精度选择器；用于接收加法器主体的进位信号，并控制进位信号流向的进位选择器；用于根据进位信号流向，控制进位信号为精度使能信号对应的目标精度时，输出进位信号的进位控制器。本发明提出的多精度低开销加法器，在进行加法操作时可以按照实际计算需求动态配置精度，更高效的处理数据，并在选定的精度下工作，节省资源开销；此外，本申请的加法器还具有良好的扩展性，精度范围可以进一步扩展。

Description

一种多精度低开销加法器

技术领域

本发明涉及集成电路技术领域，特别涉及一种多精度低开销加法器。

背景技术

目前，深度学习已经成为当前人工智能技术中最为重要的算法之一，随着应用场景不断扩展，深度学习硬件规模越来越大，计算复杂度呈现数量级提升趋势，对加速系统提出了极高能效需求。而且随着算法的不断演进发展，深度学习网络规模从兆字节(MB)已经发展到吉字节(GB)，海量参数使其计算量巨大，导致传统硬件难以满足网络高能效加速需求，迫切需要更大算力、更高能效的加速架构。

目前业界深度学习加速架构中，作为架构核心的PE阵列往往仅可支持特定精度运算，海量参数使其计算量和开销巨大，已经难以满足更加高效的追求。减少开销，采用精度可调的运算电路是解决方法之一。

发明内容

本发明提供一种多精度低开销加法器，用以解决目前深度学习加速架构中，架构核心的PE阵列往往仅可支持特定精度运算，海量参数使其计算量和开销巨大，难以满足更加高效的追求的情况。

因此，根据本发明的实施例，提供一种多精度低开销加法器，包括：

加法器主体；

加法信号输入端，其连接加法器主体的第一输入端，并接收输入信号，并在精度分割后等待加法器主体的加法操作；

精度选择器，其连接加法器主体的第二输入端，并接收精度使能信号，确定加法器主体的精度状态；

进位选择器，其连接加法器主体的输出端，其用于接收加法器主体的进位信号，并控制进位信号流向；

进位控制器，其连接进位选择器的输出端，并根据进位信号流向，控制进位信号为精度使能信号对应的目标精度时，输出进位信号。

优选的，所述加法器主体由多个加法器串行连接构成；从而，

输出信号能够在精度使能信号下，层层传递，达到目标精度状态。

优选的，所述加法信号输入端设定有精度分割位数；从而，

所述输入信号按照精度分割位数进行分割，循序接入加法器主体。

优选的，所述精度选择器包括使能信号端和精度选择信号端；从而：

所述使能信号端用于确定加法器主体的使能精度状态和不使能精度状态；

所述精度选择信号端对加法器主体进行精度配置。

优选的，所述使能信号端用于配置进位选择器的输入信号；其中，

当使能精度状态时，输出信号的精度可选2位、4位、8位和16位；

当不使能精度状态时，输出信号将加法器主体配置为32位加法器。

优选的，所述精度选择器用于将加法器主体配置为2位、4位、8位和16位。

优选的，所述进位选择器由N个子进位选择器串联而成，并通过串联后控制进位信号流向为输出流向和传递流向。

优选的，所述进位选择器包括前级进位信号输入端和精度选择信号输入端。

优选的，所述进位控制器由多个与门电路组成；其中，

与门电路为二输入与门电路。

优选的，所述与门电路的输入端为2位、4位、8位、16位、32位的进位信号。

本发明的有益效果在于：

本发明提出的多精度低开销加法器，在进行加法操作时可以按照实际计算需求动态配置精度，更高效的处理数据，并在选定的精度下工作，节省资源开销；此外，本发明具有良好的扩展性，精度范围可以进一步扩展。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1是多精度低开销加法器框图；

图2是本发明的多精度低开销加法器的设计原理图；

图3是本发明的精度选择器；

图4是本发明的进位选择器；

图5是本发明的进位控制器。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

如附图1所示，本发明提出一种多精度低开销加法器，包括加法器主体、精度选择器、进位选择器，进位控制器四个模块，以及加法信号输入端，加法信号输入端包括2个加法信号输入。

加法器主体是加法操作的执行端，加法器主体采用串行连接的方式，将进位层层传递，在一定的位置输出，最终加法器将相加结果和进位结果输出，作为加法器主体运算结果。加法器主体由16个2位加法器连接组成，选中不同的精度则连接不同数量的2位加法器，4位精度下2个2位加法器连接，组成一个可以处理4位数据相加的加法器。并可以在此4位加法器上对进位信号输出，同理可以组成8位，16位、32位加法器，32位加法器需要16个2位加法器全部连接在一起，进行加法操作，并在加法操作后进行输出进位信号。

加法信号输入端，其用于接收输入信号，并在精度分割后等待加法器主体的加法操作；

在实际实施的时候，加法信号输入端输入信号优选按照2位为最小精度进行分割，循序接入每一块加法器中等待加法操作；

精度选择器，其用于接收精度使能信号，确定加法器主体的精度状态；

如附图2所示，精度选择器输入端为1个3位信号，最高位作为精度使能信号，低两位作为精度选择信号；最高位的精度使能信号有两种状态，为1时处于使能精度状态，精度可选2位，4位，8位，为0时处于不使能精度状态，加法器作为32位加法器，这两种状态将输出作为进位选择器的输入信号；精度选择器的输入端的低两位对精度进行配置，有4种配置方式，分别为00、01、10和11；分别表示2位，4位，8位，16位精度，每种配置方式对应一个输出，为进位选择器输入信号。

如附图4所示，进位选择器的功能在于控制进位信号流向，其控制进位信号从当前加法器输出后直接输出或者继续向前传递；进位选择器与精度相关，在2位、4位、8位，16位精度选择信号下工作；进位选择器在加法器中的位置是在第1、第2、第4，第8个加法器后方，使用4个进位选择器即可完成所述功能；进位选择器的输入端有两个，分别是前级进位信号输入端和精度选择信号输入端；经过进位选择器对进位信号的流向控制后有两路输出，分别作为进位控制器的进位输出端，以此决定进位信号的输出位置。进位选择器，其用于接收加法器主体的进位信号，并控制进位信号流向。

进位控制器，其用于根据进位信号流向，控制进位信号为精度使能信号对应的目标精度时，输出进位信号。

如附图5所示，进位控制器是将进位信号在正确的位置正确的输出；进位控制器的电路由4个二输入的与门电路组成，输入端是2位，4位，8位，16位，32位的进位信号，经过电路后，输出该精度下的进位。多精度低开销加法器支持选择2位，4位，8位，16位，32位数据的加法运算，最大支持两个32位数据做加法运算，以4位加法为例。

如图2所示，提出了2位加法在加法器模块中共使用1个加法单元，需要相加的两个2位数据直接进入加法器中的示例；4位加法在加法器模块中共使用2个加法单元，4位数据高两位输入第2个加法单元，低两位输入第1个加法单元的示例；8位加法在加法器模块中共使用4个加法单元的示例。

在进行加法计算的过程中，两个数据按照2位分割为[7:6],[5:4],[3:2],[1:0]四组，分别进入四组加法器中等待相加，[7:6]在第4个加法器中，[1：0]数据进入第1个加法器中；16位加法在加法器模块中共使用8个加法单元，2个要相加的数据按照两位分割为[15:14],[13:12],[11:10],[9:8],[7:6],[5:4],[3:2],[1:0]共八组，分别进入8组加法器中等待相加，[15:14]数据接第8个加法器，[1:0]数据接第1个加法器；32位加法在加法器模块中共使用16个加法器，即全部的加法器资源，32位数据按2位为最小单元分割数据，分为[31：30],[29:28],[27:26],[25:24],[23:22],[21:20],[19:18],[17:16],[15:14],[13:12],[11:10],[9:8],[7:6],[5:4],[3:2],[1:0]共8组，其中[31:30]接第16个加法器，[1:0]接第1个加法器；

上述4位精度说明示例中，只需要使用2块加法资源，将数据按两位分割，高2位和低2位分别接第2个加法器和第1个加法器，完成加法操作后，将进位信号和输出。

如图3所示，提出了精度选择信号的配置示例，应配置为sel[2:0]=101b，其中高位sel[2]=1表示开启精度选择，若此位为0时，则表示不开启精度选择，默认进行32位数据加法器；低两位sel[1:0]=01b表示选中精度为4位加法，00为2位加法，10为8位加法，11为16位加法，在本示例中只需要选择01表示的4位加法即可；精度选择器的输出有5个，2，8，16，32位精度的输出信号为1；4位精度的输出信号为0，精度选择信号将输入进位控制器中进行工作。

如图4所示，提出了进位控制器的实施示例，在进位控制器的输入是精度选择器的输出时；输出共有两种输出方式，这是进位选择的核心控制方案，即将进位在合适的位置输出，而不会影响最终的结果，具体实现如下示例：

情况1：精度选择器的输入信号为0时，Cin信号与精度选择信号经过与门，输出仍为0，作为下一级进位信号传输，输出为0的信号并不会影响整体加法器的进位和结果，而Cin与精度选择信号经过或门之后的信号将作为该进度下的进位输出；

情况2：当精度选择器的信号为1时，Cin与精度选择信号经过与门，输出作为进位信号进入下一级，而经过或门的信号始终是1，最终与进位信号做线与，不影响最终进位信号。

本例中为4位精度的加法，则进位在第2个加法器后不再传播，也无相加的输入信号再输入，则多精度低开销加法器只使用了部分资源，节省了其它不需要的开销，达到低开销的目的。

如图5所示，提出了进位控制器将加法器主体的最终进位信号输出的示例；在这个过程中，2位，4位，8位，16位，32位的进位共5根信号作为输入进入进位控制器；2位、8位、16位、32位的进位信号与前述的进位精度选择器的输出信号做线与，结果固定为1，而4位进位信号与精度选择器信号做线与后结果是进位信号本身，如此，则可将5种精度下的进位信号经过进位控制器得到最终的加法器输出的进位信号结果。

本发明提出的多精度低开销加法器，在进行加法操作时可以按照实际计算需求动态配置精度，更高效的处理数据，并在选定的精度下工作，节省资源开销；此外，本发明具有良好的扩展性，精度范围可以进一步扩展。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种多精度低开销加法器，其特征在于，包括：

加法器主体；

加法信号输入端，其连接加法器主体的第一输入端，并接收输入信号，并在精度分割后等待加法器主体的加法操作,所述加法信号输入端设定有精度分割位数；

从而，所述输入信号按照精度分割位数进行分割，循序接入加法器主体;

精度选择器，其连接加法器主体的第二输入端，并接收精度使能信号，确定加法器主体的精度状态，所述精度选择器包括使能信号端和精度选择信号端；

从而，所述使能信号端用于确定加法器主体的使能精度状态和不使能精度状态；

所述精度选择信号端对加法器主体进行精度配置

进位选择器，其连接加法器主体的输出端，其用于接收加法器主体的进位信号，并控制进位信号流向，所述进位选择器包括前级进位信号输入端和精度选择信号输入端，进位选择器由N个子进位选择器串联而成，并通过串联后控制进位信号流向为输出流向和传递流向，进位选择器用于控制进位信号流向，其控制进位信号从当前加法器输出后直接输出或继续向前传递；

进位控制器，其连接进位选择器的输出端，并根据进位信号流向，控制进位信号为精度使能信号对应的目标精度时，输出进位信号。

2.如权利要求1所述的一种多精度低开销加法器，其特征在于，所述加法器主体由多个加法器串行连接构成；

从而，输出信号能够在精度使能信号下，层层传递，达到目标精度状态。

3.如权利要求1所述的一种多精度低开销加法器，其特征在于，所述使能信号端用于配置进位选择器的输入信号；其中，

当使能精度状态时，输出信号的精度可选2位、4位、8位和16位；

当不使能精度状态时，输出信号将加法器主体配置为32位加法器。

4.如权利要求1所述的一种多精度低开销加法器，其特征在于，所述精度选择器用于将加法器主体配置为2位、4位、8位和16位。

5.如权利要求1所述的一种多精度低开销加法器，其特征在于，所述进位控制器由多个与门电路组成；其中，

与门电路为二输入与门电路。

6.如权利要求5所述的一种多精度低开销加法器，其特征在于，所述与门电路的输入端为2位、4位、8位、16位、32位的进位信号。