CN117336969A - 一种ic封装载板双面埋线路的制作方法 - Google Patents
一种ic封装载板双面埋线路的制作方法 Download PDFInfo
- Publication number
- CN117336969A CN117336969A CN202311382186.7A CN202311382186A CN117336969A CN 117336969 A CN117336969 A CN 117336969A CN 202311382186 A CN202311382186 A CN 202311382186A CN 117336969 A CN117336969 A CN 117336969A
- Authority
- CN
- China
- Prior art keywords
- copper foil
- foil layer
- layer
- circuit
- ultrathin copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 128
- 239000011889 copper foil Substances 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 claims abstract description 27
- 229910052802 copper Inorganic materials 0.000 claims abstract description 11
- 239000010949 copper Substances 0.000 claims abstract description 11
- 238000007747 plating Methods 0.000 claims abstract description 5
- 238000005553 drilling Methods 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 7
- 239000002699 waste material Substances 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 229920000247 superabsorbent polymer Polymers 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 8
- 239000004744 fabric Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 108
- 238000005516 engineering process Methods 0.000 description 3
- 239000012792 core layer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 101001134276 Homo sapiens S-methyl-5'-thioadenosine phosphorylase Proteins 0.000 description 1
- 102100022050 Protein canopy homolog 2 Human genes 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及线路板生产技术领域，具体涉及一种IC封装载板双面埋线路的制作方法，包括以下步骤提供第一覆铜板与第二覆铜板、制作第一线路与第二线路、将第一超薄铜箔层、第二超薄铜箔层与PP层、将超薄铜箔层与保护铜箔层分离、第一超薄铜箔层、第一线路、PP层、第二超薄铜箔层与第二线路形成中间件、进行镀铜使得第一超薄铜箔层与第二超薄铜箔层导通。本发明通过将两个可剥离的覆铜板压合在一起，再将两个覆铜板的芯板层分离，从而形成超薄的超薄铜箔层‑PP层‑超薄铜箔层结构，减少芯板层的厚度，再将PP层打通，即可以实现带有双面精细线路的电路板，无需采用SAP工艺与ABF材料，大大地节省了成本。
Description
技术领域
本发明涉及线路板生产技术领域，具体涉及一种IC封装载板双面埋线路的制作方法。
背景技术
目前为止，几乎所有的IC载板(Integrated Circuit，简称IC)都采用ABF(Ajinomoto Build-up Film)作为增层材料。ABF是由Intel主导研发的材料，用于导入FlipChip等高阶载板的生产。ABF材质可做线路较细、适合高脚数高传输的IC，多用于CPU、GPU和晶片组等大型高端芯片。
ABF作为增层材料，采用半加成法(Semi-Additive Process，简称SAP)，可以制作线宽/线距达到10-30μm的IC载板。SAP工艺是在整面ABF膜上进行化学沉铜，沉铜前需要对全板ABF表面进行整体性的膨松和咬蚀，形成均匀的、纳米尺度的粗糙度，以确保基底与铜层的结合力。
故目前的双面设计精细线路只能采用SAP工艺，而SAP工艺需要采用ABF材料，成本高，不利于市场竞争。
发明内容
本发明的目的是针对现有技术中的上述不足，提供了一种IC封装载板双面埋线路的制作方法，能够有效地节省成本。
本发明的目的通过以下技术方案实现：一种IC封装载板双面埋线路的制作方法，包括以下步骤：
S1、提供一可剥离的第一覆铜板；所述第一覆铜板包括第一芯板层、设于第一芯板层表面的第一保护铜箔层以及设于第一保护铜箔层表面的第一超薄铜箔层；所述第一超薄铜箔层与第一保护铜箔层可拆卸连接；
S2、提供一可剥离的第二覆铜板；所述第二覆铜板包括第二芯板层、设于第二芯板层表面的第二保护铜箔层以及设于第二保护铜箔层表面的第二超薄铜箔层；所述第二超薄铜箔层与第二保护铜箔层可拆卸连接；
S3、在第一超薄铜箔层与第二超薄铜箔层进行图形制作形成第一线路与第二线路；
S4、提供一PP层，将第一超薄铜箔层与第二超薄铜箔层分别放置在PP层的两面然后进行压合；
S5、将第一超薄铜箔层与第一保护铜箔层分离，以及将第二超薄铜箔层与第二保护铜箔层分离；
S6、第一超薄铜箔层、第一线路、PP层、第二超薄铜箔层与第二线路形成中间件；
S7、在中间件内进行镀铜使得第一超薄铜箔层与第二超薄铜箔层导通。
本发明进一步设置为，所述第一覆铜板的上下两面结构相同；所述第二覆铜板的上下两面结构相同。
本发明进一步设置为，在步骤S3与步骤S4之间还包括如下步骤：在第一覆铜板的废料区钻出第一定位孔；所述第二覆铜板的废料区钻出第二定位孔；将第一超薄铜箔层与第二超薄铜箔层分别放置在PP层的两面然后在第一定位孔与第二定位孔中插入销钉；压合完成后取出销钉。
本发明进一步设置为，在步骤S3中，图形制作包括如下步骤：
A1、在第一超薄铜箔层的表面与第二超薄铜箔层的表面贴合干膜；
A2、对干膜进行曝光以及显影；
A3、对显影位置进行图形电镀；
A4、将干膜取出从而形成第一线路与第二线路。
本发明进一步设置为，在步骤S7中，使得第一超薄铜箔层与第二超薄铜箔层导通包括如下步骤：
B1、在第二线路进行激光开窗，从而形成窗口；
B2、对窗口处的PP层进行激光钻孔，从而形成通孔，第一线路层显露在通孔底部；
B3、在通孔内进行电镀填孔，从而形成填铜层。
本发明进一步设置为，由靠近第一线路的一端至远离第一线路的一端，所述通孔的半径逐渐增大。
本发明进一步设置为，所述IC封装载板双面埋线路的制作方法还包括：
步骤S8、将第一超薄铜箔层与第二超薄铜箔层去除。
本发明进一步设置为，通过闪蚀的方式将第一超薄铜箔层与第二超薄铜箔层去除。
本发明的有益效果：本发明通过将两个可剥离的覆铜板压合在一起，再将两个覆铜板的芯板层分离，从而形成超薄的超薄铜箔层-PP层-超薄铜箔层结构，减少芯板层的厚度，再将PP层打通，即可以实现带有双面精细线路的电路板，无需采用SAP工艺与ABF材料，大大地节省了成本。
附图说明
利用附图对发明作进一步说明，但附图中的实施例不构成对本发明的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。
图1是本发明第一覆铜板与第二覆铜板的结构示意图；
图2是本发明干膜显影后的结构示意图；
图3是本发明图形电镀后的结构示意图；
图4是本发明去除干膜后的结构示意图；
图5是本发明压合PP层后的结构示意图；
图6是本发明插入销钉后的结构示意图；
图7是本发明分离后的结构示意图；
图8是本发明对第二线路进行激光开窗后的结构示意图；
图9是本发明对PP层进行激光钻孔后的结构示意图；
图10是本发明电镀填孔后的结构示意图；
图11是本发明将第一超薄铜箔层与第二超薄铜箔层去除后的结构示意图；
其中：11、第一芯板层；12、第一保护铜箔层；13、第一超薄铜箔层；14、第一线路；21、第二芯板层；22、第二保护铜箔层；23、第二超薄铜箔层；24、第二线路；3、PP层；4、销钉；5、干膜；6、窗口；7、通孔；8、填铜层。
具体实施方式
结合以下实施例对本发明作进一步描述。
由图1至图11可知，本实施例所述的一种IC封装载板双面埋线路的制作方法，包括以下步骤：
S1、提供一可剥离的第一覆铜板(Detach Core)；所述第一覆铜板包括第一芯板层11、设于第一芯板层11表面的第一保护铜箔层12以及设于第一保护铜箔层12表面的第一超薄铜箔层13；所述第一超薄铜箔层13与第一保护铜箔层12可拆卸连接；
S2、提供一可剥离的第二覆铜板(Detach Core)；所述第二覆铜板包括第二芯板层21、设于第二芯板层21表面的第二保护铜箔层22以及设于第二保护铜箔层22表面的第二超薄铜箔层23；所述第二超薄铜箔层23与第二保护铜箔层22可拆卸连接；如图1所示的状态；
S3、在第一超薄铜箔层13与第二超薄铜箔层23进行图形制作形成第一线路14与第二线路24；形成如图4所示的状态；
S4、提供一PP层3，将第一超薄铜箔层13与第二超薄铜箔层23分别放置在PP层3的两面然后进行压合；形成如图5所示的状态；
S5、将第一超薄铜箔层13与第一保护铜箔层12分离，以及将第二超薄铜箔层23与第二保护铜箔层22分离；
S6、第一超薄铜箔层13、第一线路14、PP层3、第二超薄铜箔层23与第二线路24形成中间件；形成如图7所示的状态；
S7、在中间件内进行镀铜使得第一超薄铜箔层13与第二超薄铜箔层23导通。形成如图10所示的状态。
具体地，本实施例所述的IC封装载板双面埋线路的制作方法，通过将两个可剥离的覆铜板压合在一起，再将两个覆铜板的芯板层分离，从而形成超薄的超薄铜箔层-PP层3-超薄铜箔层结构，减少芯板层的厚度，再将PP层3打通，即可以实现带有双面精细线路的电路板，无需采用SAP工艺与ABF材料，大大地节省了成本。
本实施例所述的一种IC封装载板双面埋线路的制作方法，所述第一覆铜板的上下两面结构相同；所述第二覆铜板的上下两面结构相同。具体地，通过上述设置，能够同时将多个覆铜板进行叠加压合，从而能够制作出更多的带有双面精细线路的电路板。
本实施例所述的一种IC封装载板双面埋线路的制作方法，在步骤S3与步骤S4之间还包括如下步骤：在第一覆铜板的废料区钻出第一定位孔；所述第二覆铜板的废料区钻出第二定位孔；将第一超薄铜箔层13与第二超薄铜箔层23分别放置在PP层3的两面然后在第一定位孔与第二定位孔中插入销钉4；形成如图6所示的状态；压合完成后取出销钉4。具体地，由于可剥离的第一覆铜板与可剥离的第二覆铜板的厚度均较薄，在压合的过程中容易产生压合偏位的风险，故通过上述设置，能够减少压合偏位的风险。
本实施例所述的一种IC封装载板双面埋线路的制作方法，在步骤S3中，图形制作包括如下步骤：
A1、在第一超薄铜箔层13的表面与第二超薄铜箔层23的表面贴合干膜5；
A2、对干膜5进行曝光以及显影；形成如图2所示的状态；
A3、对显影位置进行图形电镀；形成如图3所示的状态；
A4、将干膜5取出从而形成第一线路14与第二线路24。形成如图4所示的状态；
具体地，通过上述设置实现在第一超薄铜箔层13的表面与第二超薄铜箔层23的表面进行MSAP图形加工。
本实施例所述的一种IC封装载板双面埋线路的制作方法，在步骤S7中，使得第一超薄铜箔层13与第二超薄铜箔层23导通包括如下步骤：
B1、在第二线路24进行激光开窗，从而形成窗口6；形成如图8所示的状态；
B2、对窗口6处的PP层3进行激光钻孔，从而形成通孔7，第一线路14层显露在通孔7底部；形成如图9所示的状态；
B3、在通孔7内进行电镀填孔，从而形成填铜层8。具体地，通过上述设置使得第二线路24与第一线路14导通；形成如图10所示的状态。
本实施例所述的一种IC封装载板双面埋线路的制作方法，由靠近第一线路14的一端至远离第一线路14的一端，所述通孔7的半径逐渐增大。通过上述设置能够增强电路板的强度与稳定性。
本实施例所述的一种IC封装载板双面埋线路的制作方法，所述IC封装载板双面埋线路的制作方法还包括：
步骤S8、将第一超薄铜箔层13与第二超薄铜箔层23去除；形成如图11所示的状态。
本实施例所述的一种IC封装载板双面埋线路的制作方法，通过闪蚀的方式将第一超薄铜箔层13与第二超薄铜箔层23去除。
具体地，通过上述设置，能够进一步降低线路板的厚度。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。
Claims (8)
1.一种IC封装载板双面埋线路的制作方法，其特征在于：包括以下步骤：
S1、提供一可剥离的第一覆铜板；所述第一覆铜板包括第一芯板层、设于第一芯板层表面的第一保护铜箔层以及设于第一保护铜箔层表面的第一超薄铜箔层；所述第一超薄铜箔层与第一保护铜箔层可拆卸连接；
S2、提供一可剥离的第二覆铜板；所述第二覆铜板包括第二芯板层、设于第二芯板层表面的第二保护铜箔层以及设于第二保护铜箔层表面的第二超薄铜箔层；所述第二超薄铜箔层与第二保护铜箔层可拆卸连接；
S3、在第一超薄铜箔层与第二超薄铜箔层进行图形制作形成第一线路与第二线路；
S4、提供一PP层，将第一超薄铜箔层与第二超薄铜箔层分别放置在PP层的两面然后进行压合；
S5、将第一超薄铜箔层与第一保护铜箔层分离，以及将第二超薄铜箔层与第二保护铜箔层分离；
S6、第一超薄铜箔层、第一线路、PP层、第二超薄铜箔层与第二线路形成中间件；
S7、在中间件内进行镀铜使得第一超薄铜箔层与第二超薄铜箔层导通。
2.根据权利要求1所述的一种IC封装载板双面埋线路的制作方法，其特征在于：所述第一覆铜板的上下两面结构相同；所述第二覆铜板的上下两面结构相同。
3.根据权利要求1所述的一种IC封装载板双面埋线路的制作方法，其特征在于：在步骤S3与步骤S4之间还包括如下步骤：在第一覆铜板的废料区钻出第一定位孔；所述第二覆铜板的废料区钻出第二定位孔；将第一超薄铜箔层与第二超薄铜箔层分别放置在PP层的两面然后在第一定位孔与第二定位孔中插入销钉；压合完成后取出销钉。
4.根据权利要求1所述的一种IC封装载板双面埋线路的制作方法，其特征在于：在步骤S3中，图形制作包括如下步骤：
A1、在第一超薄铜箔层的表面与第二超薄铜箔层的表面贴合干膜；
A2、对干膜进行曝光以及显影；
A3、对显影位置进行图形电镀；
A4、将干膜取出从而形成第一线路与第二线路。
5.根据权利要求1所述的一种IC封装载板双面埋线路的制作方法，其特征在于：在步骤S7中，使得第一超薄铜箔层与第二超薄铜箔层导通包括如下步骤：
B1、在第二线路进行激光开窗，从而形成窗口；
B2、对窗口处的PP层进行激光钻孔，从而形成通孔，第一线路层显露在通孔底部；
B3、在通孔内进行电镀填孔，从而形成填铜层。
6.根据权利要求5所述的一种IC封装载板双面埋线路的制作方法，其特征在于：由靠近第一线路的一端至远离第一线路的一端，所述通孔的半径逐渐增大。
7.根据权利要求1所述的一种IC封装载板双面埋线路的制作方法，其特征在于：所述IC封装载板双面埋线路的制作方法还包括：
步骤S8、将第一超薄铜箔层与第二超薄铜箔层去除。
8.根据权利要求7所述的一种IC封装载板双面埋线路的制作方法，其特征在于：通过闪蚀的方式将第一超薄铜箔层与第二超薄铜箔层去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311382186.7A CN117336969A (zh) | 2023-10-23 | 2023-10-23 | 一种ic封装载板双面埋线路的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311382186.7A CN117336969A (zh) | 2023-10-23 | 2023-10-23 | 一种ic封装载板双面埋线路的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117336969A true CN117336969A (zh) | 2024-01-02 |
Family
ID=89290200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311382186.7A Pending CN117336969A (zh) | 2023-10-23 | 2023-10-23 | 一种ic封装载板双面埋线路的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117336969A (zh) |
-
2023
- 2023-10-23 CN CN202311382186.7A patent/CN117336969A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106376184B (zh) | 埋入式线路制作方法和封装基板 | |
| US8893380B2 (en) | Method of manufacturing a chip embedded printed circuit board | |
| CN106409688B (zh) | 一种超薄无芯封装基板的加工方法和结构 | |
| CN111741614B (zh) | 一种精细线路pcb板加工方法 | |
| CN108718485B (zh) | 一种制造细线厚铜双面fpc的半加成法技术 | |
| KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN103491732A (zh) | 一种电路板增层结构的制造方法 | |
| CN112312662A (zh) | 一种精细线路印制电路板的制作方法 | |
| KR20140057861A (ko) | 인쇄회로기판 제조 방법 | |
| CN114158195B (zh) | 一种激光辅助制作精密线路的方法 | |
| KR20130032529A (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN108966516A (zh) | 一种基于支撑基板的一次压合埋容工艺 | |
| CN117156730B (zh) | 嵌入式封装基板及其制作方法、堆叠封装结构 | |
| US20110089138A1 (en) | Method of manufacturing printed circuit board | |
| CN108449873A (zh) | 一种新型通孔全铜电镀的制作方法 | |
| CN111477556A (zh) | 一种超薄基板的封装方法及其芯片结构 | |
| CN117336969A (zh) | 一种ic封装载板双面埋线路的制作方法 | |
| KR101019423B1 (ko) | 매립형 패턴을 이용한 인쇄회로기판 제조방법 | |
| CN111246676A (zh) | 一种防止形成二次钻孔披锋的除电金引线方法 | |
| CN111432577A (zh) | 一种超薄软硬结合板的感光聚酰亚胺加法、减法线路工艺 | |
| US8074352B2 (en) | Method of manufacturing printed circuit board | |
| KR101046255B1 (ko) | 반도체 패키지 제조용 인쇄회로기판의 패턴 형성 방법 | |
| CN113301734B (zh) | 一种提升高多层线路板背钻能力的方法 | |
| CN109302808B (zh) | 一种制作精细线路的方法 | |
| TW201422070A (zh) | 承載電路板、承載電路板的製作方法及封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |