CN117334694A - 一种过流防护器件 - Google Patents
一种过流防护器件 Download PDFInfo
- Publication number
- CN117334694A CN117334694A CN202311631510.4A CN202311631510A CN117334694A CN 117334694 A CN117334694 A CN 117334694A CN 202311631510 A CN202311631510 A CN 202311631510A CN 117334694 A CN117334694 A CN 117334694A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- electrode
- source region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 210000000746 body region Anatomy 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 230000036961 partial effect Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 18
- 230000001965 increasing effect Effects 0.000 description 12
- 239000000969 carrier Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 5
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种过流防护器件，涉及半导体技术领域，解决了热敏型电流防护器件响应过慢的技术问题，其技术方案要点是包括N+型半导体衬底001，衬底001底部外表面设有第一电极，衬底001的上方设有N型的耐压层002，其作为器件主要承受耐压的层。在N型的耐压层002的上表面设有至少一个N型的源体区003和至少一个P型源体区。在N型的耐压层002顶部外表面依次设有介质层和部分的第二电极，第二电极部分设在P型源体区的顶部外表面。在TBC两端口之间不同的电压下，TBC器件内阻将在低阻和高阻两种不同的状态下切换，从而达到快速阻断浪涌电流保护线路中其它元件的目的，响应时间为微秒甚至纳秒级。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种过流防护器件。
背景技术
半导体防护器件广泛应用于消费电子、白色家电、工业控制、电力电子以及国防电子等领域。作为瞬间释放多余电压或电流的电子元器件，在正常状态下，防护器件仅仅是作为主电路的辅助元件而不参与或影响主电路的正常电路功能；只有当防护器件两端的电压或流过防护器件的电流超出一定的阈值时，防护器件进入防护工作状态以达到保护主电路的目的。
目前，防护器件的防护模式多为电压型防护，即当被保护的线路两端电压过载时，防护器件的等效阻抗发生改变，从而抑制电压过冲而达到保护电路的效果（如图1虚线所示）；然而，当线路中产生电流过载时，电压型防护器件的防护效果有限，需采用电流型防护器件或电流、电压型组合防护的系统。
目前电流型防护器件多为温度相关的热敏型元件，当流经热敏元件的电流超出额定值后，该元件温度升高，其等效阻抗随之变大，从而削弱过载电流达到防护目的。显然，热敏型电流防护器件需等待温度变化来产生防护效果，响应速度过慢，不适合对响应时间要求高的应用领域，如对高速数字通信接口的雷电浪涌等防护。公开号为CN113972264A的中国专利申请公开了一种电流防护型半导体器件，该半导体器件能够在线路过载电流出现时从低阻瞬时变换成高阻，响应时间达到微秒甚至纳秒级，很好的解决了上述热敏型电流防护器件响应过慢的问题。
本申请将针对现有热敏型电流防护器件响应过慢的技术问题提出另外一种解决方案。
发明内容
本申请提供了一种过流防护器件，其技术目的是电路正常工作的初始状态下，电流瞬态抑制器TBC（Transient Blocking Component，超快速电流瞬态抑制半导体二端器件）呈现低阻态；当线路中电流超过TBC的最大峰值电流时，TBC的等效阻抗将在微秒甚至纳秒级的时间内从低阻转变成高阻，从而阻断线路中的浪涌电流（TBC的电流-电压输出特性曲线如图1实线所示）；而当浪涌电压消失或电流瞬态抑制器两端电压较小时，TBC的等效阻抗又将从高阻恢复成初始的低阻。
本申请的上述技术目的是通过以下技术方案得以实现的：
一种过流防护器件，包括至少一个元胞结构，每个所述元胞结构包括第一导电类型或第二导电类型的衬底区，所述衬底区上方设有第一导电类型的耐压层；所述耐压层上设有至少一个第二导电类型的第一源体区，所述第一源体区上设有至少一个第一导电类型的第二源体区，所述耐压层和所述第二源体区通过第一导电类型的沟道耗尽区进行间接接触；所述衬底区底部设有第一电极，所述第一电极与所述衬底区底部外表面直接接触；
所述耐压层顶部外表面自上而下设有第一部分的第二电极和第一介质层，第一部分的第二电极覆盖在所述第一介质层表面上，所述第一介质层底部与所述耐压层、所述第二源体区以及所述沟道耗尽区的顶部外表面均存在直接接触；所述第一源体区的顶部外表面设有第二部分的第二电极，第二部分的第二电极与第一部分的第二电极连接；所述第一源体区和所述第二源体区的顶部外表面设有浮空欧姆接触电极，所述浮空欧姆接触电极的一部分与所述第一源体区顶部外表面形成欧姆接触、另一部分与所述第二源体区顶部外表面形成欧姆接触；
其中，所述沟道耗尽区的掺杂浓度小于所述第二源体区的掺杂浓度；当所述衬底区为第一导电类型时，所述衬底区的掺杂浓度不小于所述耐压层的掺杂浓度。
进一步地，所述衬底区和所述耐压层之间还包括第一导电类型的截止层。
进一步地，所述衬底区内设有第一导电类型的阳极短路区，所述阳极短路区的一侧与所述截止层连接、另一侧与所述第一电极连接。
进一步地，所述耐压层上设有第一导电类型和第二导电类型交替排列的超级结结构。
进一步地，所述第一源体区上还设有第一导电类型的电荷补偿区。
进一步地，所述第一源体区顶部外表面设有平面型金属-介质-半导体结构，该平面型金属-介质-半导体结构包括自上而下依次连接的金属层、第二介质层和半导体层，所述金属层为第三电极，所述半导体层为所述第一源体区顶部外表面的部分区域，所述金属层覆盖在所述第二介质层上，所述第二介质层覆盖在所述半导体层上。
进一步地，所述第一源体区内部设有至少一个沟槽型金属-介质-半导体结构，该沟槽型金属-介质-半导体结构自内而外包括金属层、第二介质层和半导体层，所述金属层为第三电极，所述半导体层为所述第一源体区内的部分区域，所述半导体层包围所述第二介质层，所述第二介质层包围所述金属层。
本申请的有益效果在于：本申请所述的过流防护器件包括至少一个元胞结构，每个所述元胞结构包括第一导电类型或第二导电类型的衬底区，所述衬底区上方设有第一导电类型的耐压层；所述耐压层上设有至少一个第二导电类型的第一源体区，所述第一源体区上设有至少一个第一导电类型的第二源体区，所述耐压层和所述第二源体区通过第一导电类型的沟道耗尽区进行间接接触；所述衬底区底部设有第一电极，所述第一电极与所述衬底区底部外表面直接接触。所述耐压层顶部外表面自上而下设有第一部分的第二电极和第一介质层，第一部分的第二电极覆盖在所述第一介质层表面上，所述第一介质层底部与所述耐压层、所述第二源体区以及所述沟道耗尽区的顶部外表面均存在直接接触；所述第一源体区的顶部外表面设有第二部分的第二电极，第二部分的第二电极与第一部分的第二电极连接；所述第一源体区和所述第二源体区的顶部外表面设有浮空欧姆接触电极，所述浮空欧姆接触电极的一部分与所述第一源体区顶部外表面形成欧姆接触、另一部分与所述第二源体区顶部外表面形成欧姆接触。
该过流防护器件内阻可在线路过载电流出现时从低阻瞬时变换成高阻，从而达到快速阻断浪涌电流保护线路中其它元件的目的，响应时间为微秒甚至纳秒级。
附图说明
图1为电压防护型半导体器件（虚线）及本发明所述的电流防护型半导体器件（实线）的电流-电压输出特性曲线示意图；
图2为本申请所述过流防护器件实施例一的结构示意图；
图3为本申请所述过流防护器件实施例二的结构示意图；
图4为本申请所述过流防护器件实施例三的结构示意图；
图5为本申请所述过流防护器件实施例四的结构示意图；
图6为本申请所述过流防护器件实施例五的结构示意图；
图7为本申请所述过流防护器件实施例六的结构示意图；
图8为本申请所述过流防护器件实施例七的结构示意图；
图9为本申请所述过流防护器件实施例八的结构示意图；
图10为本申请所述过流防护器件的I-V特性曲线仿真示意图。
具体实施方式
下面将结合附图对本公开技术方案进行详细说明。在本申请的描述中，需要理解地是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，仅用来区分不同的组成部分。在本申请的描述中，第一导电类型包括N型和P型，第二导电类型同样包括N型和P型，当第一导电类型为N型时，第二导电类型则为P型；当第一导电类型为P型时，第二导电类型则为N型。
另外，术语“上”、“下”、“前”、“后”、“左”、“右”、“内”、“顶部”、“底部”、“侧壁”、“竖直”、“水平”、“上表面”、“下表面”、“一侧”、“另一侧”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。
在附图中，为了清晰、理解和便于描述，夸大设备、系统、组件、电路的配置范围。将理解的是，当组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
另外，在说明中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其他组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本申请为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施例，对依据本申请提出的高压和/或大功率的主动防护型半导体器件，其具体实施方式、结构、特征及其功效以下将详细说明。
图1为基于电压防护型半导体器件（虚线）及电流防护型半导体器件（实线）典型的电压-电流特征曲线。当电压防护型半导体器件两端偏置电压较小时，器件呈现高阻特征，而当器件两端电压达到临界触发最大电压Vmax时，器件瞬间转变为低阻特征，从而迫使电压抑制。而对于电流防护型半导体器件，当流经该器件的电流较小时，器件呈现低阻特性，当流经器件的电流达到临界触发最大电流Imax时，器件瞬间转变成呈现高阻特性，从而迫使电流被阻断，达到保护线路免受浪涌电流冲击。
为了获得如图1实现所示的电流防护型半导体器件的电压-电流输出特征曲线，本申请提出的过流防护器件为一个超快速电流瞬态抑制半导体器件，该器件由多数个元胞单位组成，如图2所示为本申请提出的超快速电流瞬态抑制半导体二端器件（TBC）的一个元胞结构的剖面示意图。作为具体实施例地，该元胞结构包括N+型半导体衬底001和设在N+型半导体衬底001上方的N型耐压层002，N型耐压层002作为器件主要承受耐压的层。在N型耐压层002的上表面设有至少一个P型源体区008，在P型源体区008的上表面设有至少一个N型源体区003，N型源体区003和N型耐压层002之间通过一个N型沟道耗尽区004进行接触。第一电极A与第二电极K为金属材料或由金属材料制成或由多晶硅制成。第一电极A与N+型半导体衬底001的底部外表面直接接触，第二电极K的一部分与P型源体区008顶部外表面直接接触、另一部分与介质层101顶部外表面直接接触。此外，还有至少一个浮空欧姆接触电极（Floating Ohmic Contact，以下简称FOC电极），FOC电极与至少部分的N型源体区003和至少部分的P型源体区008均相接触，FOC电极与N型源体区003和P型源体区008各自形成欧姆接触。
下面以图2所示的实施例一描述本申请提供的超快速电流瞬态抑制半导体器件的主要电学特性：
（1）低阻态工作原理：当第一电极A与第二电极K之间的偏置电压VAK从0开始增加且VAK的值较小时，AK之间呈现低阻特性。这是由于在VAK的值较小时，大部分N型耐压层002并未耗尽，此时N+型半导体衬底001、中性的N型耐压层002、N型沟道耗尽区004和N型源体区003四者等电位，即FOC电极与第一电极A等电位，因此FOC电极与第二电极K之间的电压与VAK的值相等，在P型源体区008内将有从FOC电极指向第二电极K的电场。显然，此时将在P型源体区008内将有多数载流子（空穴）从FOC电极出发经过P型源体区008到达第二电极K。与此同时，为了保证电流的连续性，在N型耐压层002内将有多数载流子（电子）从FOC电极出发流经N型源体区003、N型沟道耗尽区004、N型耐压层002以及N+型半导体衬底001到达第一电极A，从而在第一电极A与第二电极K之间形成持续的电流。器件的等效电阻即串联的P型源体区008、N型源体区003、N型沟道耗尽区004、N型耐压层002以及N+型半导体衬底001的电阻，显然，当VAK较小时，器件的等效电阻呈现低阻特性。
（2）低阻态到高阻态的工作原理：当第一电极A与第二电极K之间的偏置电压VAK增加到某值时，AK之间会突变成高阻特性。这是因为：AK之间电流大小主要由AK之间电压以及耗尽MOS的有效栅压（即耗尽MOS的V（K-FOC）-Vth）决定的。一方面，AK电流会随着AK电压的增加而增加，另一方面有效栅压又会因为AK电流增加而减小从而导致AK电流又会受到抑制。当VAK电压增加不多时，电流增加效应占主导，因此电流会逐渐增加；当AK电压增加到一定程度时，电流增加效应与有效栅压降低而导致的电流抑制效应持平时，电流将不再增加，此时从第一电极A流向第二电极K的电流达到峰值（如图1所示的Imax）。当AK在此基础上继续增加时，有效栅压降低而导致的电流抑制效应占主导，因此AK间电流会随着AK电压的增加而逐渐下降。当FOC电极与第二电极K之间的压降（即流过P型源体区008的电流与P型源体区008寄生电阻的乘积）等于耗尽MOS的阈值电压（Vth）绝对值时，耗尽MOS几乎处于关断状态，第一电极A与第二电极K之间将仅存在极其微弱的电流通路，即第一电极A与第二电极K之间将呈现阻断（高阻）特性，如图1所示当电压较大时电流大幅度下降。
（3）第一电极A与第二电极K之间的等效电阻阻值从低阻转变成高阻的切换速度可以达到微秒甚至纳秒级。这是因为半导体内部耗尽层的建立与对应各个半导体区内部电场分布的改变是纳秒级的。
图2所示实施例是以多数载流子作为导电载体，显然，也可以采用多数载流子与少数载流子同时导电（双极型）。图3为基于图2实施例改进成双极型导电的实施例二，与图2实施例的区别在于，图3实施例的衬底区采用P型衬底区020。与图2实施例原理类似，当VAK的值较小时，大部分N型耐压层002并未耗尽，此时将在P型源体区008内将有多数载流子（空穴）从FOC电极出发经过P型源体区008到达电极K。与此同时，为了保证电流的连续性，在N型耐压层002内将有多数载流子（电子）从FOC电极出发流经N型源体区003、N型沟道耗尽区004、N型耐压层002 到达P型衬底区020并最终到达第一电极A。随着电子注入P型衬底区020，又进一步导致少数载流子（空穴）从P型衬底区020注入N型耐压层002并最终到达P型源体区008，从而在电极A与电极K之间形成持续的电流。由于采用两种载流子同时导电，图3实施例将拥有比图2实施例更小的等效电阻。随着VAK的进一步增加，FOC电极与第二电极K之间的压降等于耗尽MOS的阈值电压（Vth）绝对值时，耗尽MOS几乎处于关断状态，最终导致电极A与电极K之间将呈现阻断（高阻）特性，电阻阻值转变的原理与图2实施例类似，此处不再赘述。
图4是在图3基础上增加N型电场截止层005的实施例的结构示意图。在相同的耐压下，图4的 N型电场截止层005的引入可以让N型耐压层002厚度更小，从而降低器件的导通电阻。
图5是在图4基础上在P型衬底区020内增加N型阳极短路区006的实施例的结构示意图。N型阳极短路区006的一侧与N型电场截止层005相接触，另一侧与电极A直接接触。由于N型阳极短路区006的存在，使得由P型源体区008、N型耐压层002、N型电场截止区005与N型阳极短路区006之间形成PN二极管结构，从而让图5具有电流从电极K到电极A方向的导通能力。
除非特别说明，下面提供的实施例均以图2实施例的衬底结构为例进行描述，而不能以任何方式解释为对本发明保护范围的限制，下面提供的实施例同样适用于图3～图5所示的衬底结构。
图6是在图2实施例的基础上N型耐压层002内采用超级结（Super-Junction）结构的示意图。图6的主要特征在于N型耐压层002内采用了NPNPNP交替排列的超级结结构，众所周知，采用超级结（Super-Junction）结构可以在相同耐压下获得更低的导通电阻。
图7是在图2实施例的基础上在P型源体区008内设置N型的辅助电荷补偿区007的结构示意图，同样图7的N型的辅助电荷补偿区007也可以实施在图3至图6任一所示的衬底结构上。从图2实施例的原理描述可知，当VAK值较大时，FOC电极与第二电极K之间的压降等于耗尽MOS的阈值电压（Vth）绝对值时，耗尽MOS几乎处于关断状态，即电极A与电极K之间将呈现阻断（高阻）特性。图7实施例在P型源体区008内设置N型的辅助电荷补偿区007，可以让P型源体区008的有效电荷剂量降低，从而加速P型源体区008的耗尽区扩展速度，增加P型源体区008寄生电阻，进而调节如图1所示的峰值电流Imax。
图8是在图2实施例的基础上采用平面“金属-介质-半导体”（MIS）结构的示意图，图8的平面“金属-介质-半导体”（MIS）结构也可以实施在图3至图6任一所示的衬底结构上。图8中，在部分的P型源体区008顶部外表面之上覆盖有介质层102，在介质层102之上覆盖有电极M。通过给电极M施加一定的电压，易于改变P型源体区008的耗尽区宽度，从而调节P型源体区008的有效电荷剂量,由此调节P型源体区008的寄生电阻。
图9是在图2实施例的基础上采用沟槽“金属-介质-半导体”（MIS）结构的示意图，图9的沟槽“金属-介质-半导体”（MIS）结构也可以实施在图3至图6任一所示的衬底结构上。图9中，在部分的P型源体区008内自内而外设有电极M和介质层102，介质层102被P型源体区008内部的半导体层包围。通过给电极M施加一定的电压，易于改变P型源体区008的耗尽区宽度，从而调节P型源体区008的有效电荷剂量,由此调节P型源体区008的寄生电阻。显然，沟槽结构可以有一个或多个。
图10为本发明器件结构I-V特性曲线仿真示意图，如图10所示，当器件两端电压较小时，器件呈现电阻特性（例如，当器件两端电压在2.0V以内时，器件两端电流近乎线性增加，其等效电阻约为50Ω）；器件两端电压继续增加时，器件两端电流增幅越来越小，当到达Imax（仿真图中约为43mA）后，电流不增反降，当电压进一步增加到12V左右，流过器件两端电流几乎为0，由此进入到高阻关断状态，只有当器件两端的电压降低到很小或者为0时，器件才能重新恢复成开通的低阻态，即器件的I-V曲线是可逆的。
以上为本公开示范性实施例，本公开的保护范围由权利要求书及其等效物限定。
Claims (10)
1.一种过流防护器件，其特征在于，包括至少一个元胞结构，每个所述元胞结构包括第一导电类型或第二导电类型的衬底区，所述衬底区上方设有第一导电类型的耐压层；所述耐压层上设有至少一个第二导电类型的第一源体区，所述第一源体区上设有至少一个第一导电类型的第二源体区，所述耐压层和所述第二源体区通过第一导电类型的沟道耗尽区进行间接接触；所述衬底区底部设有第一电极，所述第一电极与所述衬底区底部外表面直接接触；
所述耐压层顶部外表面自上而下设有第一部分的第二电极和第一介质层，第一部分的第二电极覆盖在所述第一介质层表面上，所述第一介质层底部与所述耐压层、所述第二源体区以及所述沟道耗尽区的顶部外表面均存在直接接触；所述第一源体区的顶部外表面设有第二部分的第二电极，第二部分的第二电极与第一部分的第二电极连接；所述第一源体区和所述第二源体区的顶部外表面设有浮空欧姆接触电极，所述浮空欧姆接触电极的一部分与所述第一源体区顶部外表面形成欧姆接触、另一部分与所述第二源体区顶部外表面形成欧姆接触；
其中，所述沟道耗尽区的掺杂浓度小于所述第二源体区的掺杂浓度；当所述衬底区为第一导电类型时，所述衬底区的掺杂浓度不小于所述耐压层的掺杂浓度。
2.如权利要求1所述的过流防护器件，其特征在于，所述衬底区和所述耐压层之间还包括第一导电类型的截止层。
3.如权利要求2所述的过流防护器件，其特征在于，所述衬底区内设有第一导电类型的阳极短路区，所述阳极短路区的一侧与所述截止层连接、另一侧与所述第一电极连接。
4.如权利要求1-3任一所述的过流防护器件，其特征在于，所述耐压层上设有第一导电类型和第二导电类型交替排列的超级结结构。
5.如权利要求1-3任一所述的过流防护器件，其特征在于，所述第一源体区上还设有第一导电类型的电荷补偿区。
6.如权利要求4所述的过流防护器件，其特征在于，所述第一源体区上还设有第一导电类型的电荷补偿区。
7.如权利要求1-3任一所述的过流防护器件，其特征在于，所述第一源体区顶部外表面设有平面型金属-介质-半导体结构，该平面型金属-介质-半导体结构包括自上而下依次连接的金属层、第二介质层和半导体层，所述金属层为第三电极，所述半导体层为所述第一源体区顶部外表面的部分区域，所述金属层覆盖在所述第二介质层上，所述第二介质层覆盖在所述半导体层上。
8.如权利要求4所述的过流防护器件，其特征在于，所述第一源体区顶部外表面设有平面型金属-介质-半导体结构，该平面型金属-介质-半导体结构包括自上而下依次连接的金属层、第二介质层和半导体层，所述金属层为第三电极，所述半导体层为所述第一源体区顶部外表面的部分区域，所述金属层覆盖在所述第二介质层上，所述第二介质层覆盖在所述半导体层上。
9.如权利要求1-3任一所述的过流防护器件，其特征在于，所述第一源体区内部设有至少一个沟槽型金属-介质-半导体结构，该沟槽型金属-介质-半导体结构自内而外包括金属层、第二介质层和半导体层，所述金属层为第三电极，所述半导体层为所述第一源体区内的部分区域，所述半导体层包围所述第二介质层，所述第二介质层包围所述金属层。
10.如权利要求4所述的过流防护器件，其特征在于，所述第一源体区内部设有至少一个沟槽型金属-介质-半导体结构，该沟槽型金属-介质-半导体结构自内而外包括金属层、第二介质层和半导体层，所述金属层为第三电极，所述半导体层为所述第一源体区内的部分区域，所述半导体层包围所述第二介质层，所述第二介质层包围所述金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311631510.4A CN117334694B (zh) | 2023-12-01 | 2023-12-01 | 一种过流防护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311631510.4A CN117334694B (zh) | 2023-12-01 | 2023-12-01 | 一种过流防护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117334694A true CN117334694A (zh) | 2024-01-02 |
| CN117334694B CN117334694B (zh) | 2024-01-26 |
Family
ID=89277828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311631510.4A Active CN117334694B (zh) | 2023-12-01 | 2023-12-01 | 一种过流防护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117334694B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994904A (en) * | 1988-05-25 | 1991-02-19 | Kabushiki Kaisha Toshiba | MOSFET having drain voltage detection function |
| CN106129125A (zh) * | 2016-07-27 | 2016-11-16 | 电子科技大学 | 三端自带防护功能的横向恒流器件及其制造方法 |
| CN110504305A (zh) * | 2019-08-06 | 2019-11-26 | 电子科技大学 | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 |
| CN112614836A (zh) * | 2020-12-17 | 2021-04-06 | 南京芯舟科技有限公司 | 一种防护型半导体器件 |
-
2023
- 2023-12-01 CN CN202311631510.4A patent/CN117334694B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994904A (en) * | 1988-05-25 | 1991-02-19 | Kabushiki Kaisha Toshiba | MOSFET having drain voltage detection function |
| CN106129125A (zh) * | 2016-07-27 | 2016-11-16 | 电子科技大学 | 三端自带防护功能的横向恒流器件及其制造方法 |
| CN110504305A (zh) * | 2019-08-06 | 2019-11-26 | 电子科技大学 | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 |
| CN112614836A (zh) * | 2020-12-17 | 2021-04-06 | 南京芯舟科技有限公司 | 一种防护型半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117334694B (zh) | 2024-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3249815B1 (en) | Circuit arrangement for fast turn-off of bi-directional switching device | |
| JP7379327B2 (ja) | 半導体デバイス | |
| KR20060101389A (ko) | 가변 전류 강도 및 전압 강도를 갖는 ｅｓｄ 보호 회로 | |
| US6861711B2 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| JP2015144220A (ja) | 高性能半導体装置とその動作方法 | |
| CN112234095A (zh) | 含有增强元胞设计的功率mosfet器件 | |
| CN112614836B (zh) | 一种防护型半导体器件 | |
| US9679890B2 (en) | Junction-less insulated gate current limiter device | |
| US9379068B2 (en) | ESD protection semiconductor device | |
| EP1168449A2 (en) | Zweipol-halbleiter-überstromschutz | |
| CN117334694B (zh) | 一种过流防护器件 | |
| EP3987661B1 (en) | Device design for short circuit protection of transistors | |
| CN117613065A (zh) | 一种过流保护器件 | |
| CN113972264B (zh) | 一种电流防护型半导体器件 | |
| JPH05226638A (ja) | 半導体装置 | |
| CN108630362B (zh) | 电压增加而电阻值增加的电阻元件 | |
| CN107256865B (zh) | 低损耗半导体功率器件 | |
| CN107331704B (zh) | 一种栅压控制晶闸管器件 | |
| US11289476B2 (en) | Semiconductor device including carrier injection layers | |
| CN109841608B (zh) | 瞬态电压抑制器 | |
| US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
| CN215955287U (zh) | 一种半导体放电管及过电压保护装置 | |
| CN113632237B (zh) | 具有低传导损耗的反向传导绝缘栅功率半导体器件 | |
| CN109801962B (zh) | 一种基于ligbt的双栅控制采样器件 | |
| CN109786450B (zh) | 一种基于ligbt的栅控型采样器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |