CN117331530A - 长伪随机序列快速跳转方法、装置、电子设备及存储介质 - Google Patents

长伪随机序列快速跳转方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN117331530A
CN117331530A CN202311120429.XA CN202311120429A CN117331530A CN 117331530 A CN117331530 A CN 117331530A CN 202311120429 A CN202311120429 A CN 202311120429A CN 117331530 A CN117331530 A CN 117331530A
Authority
CN
China
Prior art keywords
shift register
feedback shift
linear feedback
pseudo
random sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311120429.XA
Other languages
English (en)
Inventor
曾祥希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin 712 Communication and Broadcasting Co Ltd
Original Assignee
Tianjin 712 Communication and Broadcasting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin 712 Communication and Broadcasting Co Ltd filed Critical Tianjin 712 Communication and Broadcasting Co Ltd
Priority to CN202311120429.XA priority Critical patent/CN117331530A/zh
Publication of CN117331530A publication Critical patent/CN117331530A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请提供了一种长伪随机序列快速跳转方法、装置、电子设备及存储介质，生成多项式阶数d，将n位数据转换为K位二进制数，n＝[bKbK‑ 1bK‑2…b1]，其中bK＝1；对d位线性反馈移位寄存器进行初始化处理；线性反馈移位寄存器迭代d‑1+bi次，计算得到d‑1+bi位新数据，与线性反馈移位寄存器d位的初始值构成2*d‑1+bi位数据；bi＝0，抽取线性反馈移位寄存器内D1，D3，…D2*d‑1作为线性反馈移位寄存器新的初始值；bi＝1，抽取线性反馈移位寄存器内D2，D4，…D2*d作为LFSR线性反馈移位寄存器新的初始值；对i值进行加1操作，循环迭代抽取直至i＝K，取线性反馈移位寄存器的第2个数作为结果输出；完成伪随机序列的快速跳转。本申请能够高效率的实现长伪随机序列的快速跳转。

Description

长伪随机序列快速跳转方法、装置、电子设备及存储介质
技术领域
本申请属于无线通信技术领域，尤其涉及一种长伪随机序列快速跳转方法、装置、电子设备及存储介质。
背景技术
通过线性反馈移位寄存器生成的伪随机序列，广泛应用在数据通信的各种领域内。如传输时延测量、误码率测试、跳频图案生成、直接扩频序列等、噪声干扰生成等。
由于伪随机码的特性，不可能由线性公式直接算出多次迭代后的结果，只能单次迭代或者通过预先计算状态跳转矩阵加快跳转速度，因此限制的长PN序列的应用。例如某一长PN序列的生成多项式的阶数为399时，它最长可能跳转的状态为2399-1，如果每秒迭代108次跳转到某一状态需要的时间最大为4*10104年。如果采用预先计算状态跳转矩阵的方法，则需要生成399个399*399的状态跳转矩阵，占用大量逻辑存储单元，如果生成多项式改变时状态矩阵还需要重新计算生成，导致长伪随机序列状态跳转时间长，占用存储空间大。
发明内容
有鉴于此，本申请旨在提出一种长伪随机序列快速跳转方法、装置、电子设备及存储介质，以解决长伪随机序列状态跳转时间长，占用存储空间大的问题。
为达到上述目的，本申请的技术方案是这样实现的：
第一方面，本申请提供了一种长伪随机序列快速跳转方法，所述方法包括：
获取伪随机序列的生成多项式阶数d，将伪随机序列中的n位数据转换为K位二进制数，n＝[bK bK-1bK-2…b1]，其中bK＝1；
根据生成多项式构建线性反馈移位寄存器，并对d位线性反馈移位寄存器进行初始化处理；
线性反馈移位寄存器迭代d-1+bi次，计算得到d-1+bi位新数据，与线性反馈移位寄存器d位的初始值构成2*d-1+bi位数据；
响应于bi＝0，抽取线性反馈移位寄存器内D1，D3，…D2*d-1作为线性反馈移位寄存器新的初始值；
响应于bi＝1，抽取线性反馈移位寄存器内D2，D4，…D2*d作为LFSR线性反馈移位寄存器新的初始值；
对i值进行加1操作，循环迭代抽取直至i＝K，取线性反馈移位寄存器的第2个数作为结果输出；
依次计算n+1到n+d-1位数据，确定线性反馈移位寄存器在n位之后的状态，以使伪随机序列完成快速跳转。
第二方面，基于同一发明构思，本申请还提供了一种长伪随机序列快速跳转装置，包括：
转换模块，被配置为获取伪随机序列的生成多项式阶数d，将伪随机序列中的n位数据转换为K位二进制数，n＝[bK bK-1bK-2…b1]，其中bK＝1；
初始化模块，被配置为根据生成多项式构建线性反馈移位寄存器，并对d位线性反馈移位寄存器进行初始化处理；
迭代模块，被配置为线性反馈移位寄存器迭代d-1+bi次，计算得到d-1+bi位新数据，与线性反馈移位寄存器d位的初始值构成2*d-1+bi位数据；
第一响应模块，被配置为响应于bi＝0，抽取线性反馈移位寄存器内D1，D3，…D2*d-1作为线性反馈移位寄存器新的初始值；
第二响应模块，被配置为响应于bi＝1，抽取线性反馈移位寄存器内D2，D4，…D2*d作为LFSR线性反馈移位寄存器新的初始值；
输出模块，被配置为对i值进行加1操作，循环迭代抽取直至i＝K，取线性反馈移位寄存器的第2个数作为结果输出；
跳转模块，被被配置为依次计算n+1到n+d-1位数据，确定线性反馈移位寄存器在n位之后的状态，以使伪随机序列完成快速跳转。
第三方面，基于同一发明构思，本申请还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第一方面所述的长伪随机序列快速跳转方法。
第四方面，基于同一发明构思，本申请还提供了一种非暂态计算机可读存储介质，其中，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行如第一方面所述的长伪随机序列快速跳转方法。
相对于现有技术，本申请所述的长伪随机序列快速跳转方法、装置、电子设备及存储介质具有以下有益效果：
本申请所述的长伪随机序列快速跳转方法、装置、电子设备及存储介质，所述方法通过线性反馈移位寄存器的抽取提高序列跳转的速度，每经过一次数据抽取跳转速度增加为原来的2倍，对于生成多项式为d阶长PN序列，通过d次抽取，将计算的时间复杂度由指数级o(2n)降到多项式级o(n3)，不需要增加状态矩阵空间复杂度为o(n)，高效率的实现了长PN序列的快速跳转。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例所述的长伪随机序列快速跳转方法流程图；
图2为本申请实施例所述的初始化d位移位寄存器示意图；
图3为本申请实施例所述的完成d次迭代后的FSR状态示意图；
图4为本申请实施例所述的根据bi值抽取FSR新初始值的示意图；
图5为本申请实施例所述的PN序列抽取操作加速原理示意图；
图6为本申请实施例所述的长伪随机序列快速跳转装置结构示意图；
图7为本申请实施例所述的电子设备的硬件结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。
需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
以下结合附图详细说明本申请的实施例。
名称解释：
线性反馈移位寄存器，LFSR，Linear-feedback shift register。
伪随机，PN，PseudoNoise。
请参阅图1所示，本申请一个实施例的长伪随机序列快速跳转方法，包括以下步骤：
步骤S101、获取伪随机序列的生成多项式阶数d，将伪随机序列中的n位数据转换为K位二进制数，n＝[bK bK-1bK-2…b1]，其中bK＝1。
具体地，PN序列的生成多项式阶数为d，要计算第n位的数据，先将n转化为K位二进制数n＝[bK bK-1bK-2…b1]，其中bK＝1。
需要说明的是，K指的是数值n的有效位数，比如n＝10，K＝ceil(log2(10+1))＝4，若n＝255，则K＝8。
步骤S102、根据生成多项式构建线性反馈移位寄存器，并对d位线性反馈移位寄存器进行初始化处理。
具体地，根据生成多项式构造LFSR，初始化d位移位寄存器LFSR，一般为全1，也可以是其它非全0的值，本实施例以全1为例进行解释说明，初始化i＝1。
移位寄存器的初始值一般初始化为全1，比如16位的移位寄存器，则初始化为0xFFFF。对于最大长度序列的LFSR也可能初始化为其它非全零的值。
需要注意的是，i是一个计数器，取值范围是1～K，用在这里做循环控制，从1增加到K最后循环结束。
步骤S103、线性反馈移位寄存器迭代d-1+bi次，计算得到d-1+bi位新数据，与线性反馈移位寄存器d位的初始值构成2*d-1+bi位数据。
步骤S104、响应于bi＝0，抽取线性反馈移位寄存器内D1，D3，…D2*d-1作为线性反馈移位寄存器新的初始值，每经过一次抽取操作，LFSR迭代速度加倍。
步骤S105、响应于bi＝1，抽取线性反馈移位寄存器内D2，D4，…D2*d作为LFSR线性反馈移位寄存器新的初始值，每经过一次抽取操作，LFSR迭代速度加倍。
步骤S106、对k值进行加1操作，循环迭代抽取直至i＝K，因为bi＝1，取线性反馈移位寄存器的第2个数作为结果输出。
具体地，i＝i+1，如果i<K，则跳到S103，否则取线性反馈移位寄存器的第2个数作为结果输出。
该步骤的目的就是让i从1增加到K，然后循环结束{for i＝1:K}。
步骤S107、重复步骤S101～S106，依次计算n+1到n+d-1位数据，确定线性反馈移位寄存器在n位之后的状态，以使伪随机序列完成快速跳转。
具体地，要确定LFSR在n位之后的状态，需要计算出伪随机序列的从n到n+d-1个数，前面的步骤S101～S106只计算了第n个数，所以，要重复步骤S101～S106计算余下的d-1个数。
在一些实施方式中，抽取操作包括：
给定伪随机序列的生成多项式为A，A＝{a1，a2，…ar}；
则PN序列表示为伽罗华域的加法和乘法操作，其中的加法为异或操作，乘法为与操作；
Xn＝a1xn-1+a2xn-2+a3xn-3+…+arxn-r；
Xn-1＝a1xn-2+a2xn-3+…+arxn-r-1；
Xn-r＝a1xn-r-1+a2xn-r-2+…+arxn-r-r；
所以，序列中第n个数Xn可表示为：
Xn＝a1(a1xn-2+a2xn-3+…+arxn-r-1)+a2(a1xn-3+a2xn-4+…+arxn-r-2)+…+ar(a1xn-r-1+a2
xn-r-2+…+arxn-r-r)
＝a1a1xn-2+a1a2xn-3+a1a3xn-4+a1a4xn-5+a1a5xn-6+…+a1ar xn-r-1+a2a1xn-3+a2a2xn-4+a2a3xn-5+a2a4xn-6+a2ar-1xn-r-1+a2arxn-r-2+…+ara1xn-r-1+ara2xn-r-2+…+ararxn-r-r)
注意到a1a2 xn-3+a2a1 xn-3＝0，异或操作，两个相同的数异或为0；
＝a1a1xn-2+a2a2xn-4+a3a3xn-6+…+ararxn-r-r
注意到a1a1xn-2＝a1xn-2，与操作的吸收率；
＝a1xn-2*1+a2xn-2*2+a3xn-2*3+…+arxn-2*r；
其中，a表示生成多项式的系数，A表示由a组成的生成多项式的全部系数，Xn表示由生成多项式A所生成的伪随机序列第n个数的值。
或者说，在PN序列中，以间隔2k抽取形成的新PN序列生成多项式不变，只是起始状态可能不同。
a表示多项式的系数，a1是一次项的系数，a2是二次项的系数，由a组成的阵列A表示生成多项的全部系数，在二进制伽逻华域中(GF2)a的取值只有{1，0}。Xn表示由生成多项式A所生成的伪随机(PN)序列第n个数的值。
例如：多项式的阶数为4，生成的最长伪随机序列长度为2^4-1＝15。此时多项式系数可以是(本原多项式)A＝[1 0 0 1]，序列计算Xn＝1*Xn-4+1*Xn-1,生成无限循环序列X，X最大不重复循环长度为15。
X＝[1,1,1,1,0,1,0,1,1,0,0,1,0,0,0,1,1,1,1,0,1,0,1,1,0,0,1,0,0,0,1,1,...]
本申请所述的长伪随机序列快速跳转方法通过线性反馈移位寄存器的抽取提高序列跳转的速度，每经过一次数据抽取跳转速度增加为原来的2倍，对于生成多项式为d阶长PN序列，通过d次抽取，将计算的时间复杂度由指数级o(2n)降到多项式级o(n3)，不需要增加状态矩阵空间复杂度为o(n),高效率的实现了长PN序列的快速跳转。
具体实施方式：
以生成多项式为[x399+x86+1]的PN序列为例，设初始状态字为全1，如要计算第284～284+398位的数据，即PN序列的LFSR经过284次迭代后的状态。
生成多项式阶数d为399，需要计算第284位数据转化为二进制为[1 0 00…]，即1后面83个0。
根据生成多项式[x399+x86+1]构造LFSR，并初始化LFSR内D1～D399位的值为全1，如图2所示，初始化i的值为1。
LFSR迭代399-1+bi次，生成数据与寄存器初始值一起构成2*399 -1+bi位数据，如图3所示。
如果bi＝0，将寄存器内D1，D3，…D2*d-1作为新的初始值。如果bi＝1，将寄存器内D2，D4，…D2*d作为新的初始值，如图4所示。
i的值加1，重复以上步骤直到i＝84，取LFSR中第二个数作为结果，此时完成了第284位数据的计算，PN序列抽取加速原理如图5所示，。
重复以上操作，依次计算第284+1～284+398位的值，完成长PN序列的状态跳转。
此方法完成上述运算，只需399*399*84约1.3*107次移位和异或操作,高效快速地实现了长PN序列的快速迭代。
需要说明的是，上述对本申请的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
基于同一发明构思，与上述任意实施例方法相对应的，本申请的实施例还提供了一种长伪随机序列快速跳转装置。
如图6所示，所述长伪随机序列快速跳转装置，包括：
转换模块11，被配置为获取伪随机序列的生成多项式阶数d，将伪随机序列中的n位数据转换为K位二进制数，n＝[bK bK-1bK-2…b1]，其中bK＝1；
初始化模块12，被配置为根据生成多项式构建线性反馈移位寄存器，并对d位线性反馈移位寄存器进行初始化处理；
迭代模块13，被配置为线性反馈移位寄存器迭代d-1+bi次，计算得到d-1+bi位新数据，与线性反馈移位寄存器d位的初始值构成2*d-1+bi位数据；
第一响应模块14，被配置为响应于bi＝0，抽取线性反馈移位寄存器内D1，D3，…D2*d-1作为线性反馈移位寄存器新的初始值；
第二响应模块15，被配置为响应于bi＝1，抽取线性反馈移位寄存器内D2，D4，…D2*d作为LFSR线性反馈移位寄存器新的初始值；
输出模块16，被配置为对i值进行加1操作，循环迭代抽取直至i＝K，取线性反馈移位寄存器的第2个数作为结果输出；
跳转模块17，被被配置为依次计算n+1到n+d-1位数据，确定线性反馈移位寄存器在n位之后的状态，以使伪随机序列完成快速跳转。
在一些实施方式中，初始化模块12，还被配置为初始化线性反馈移位寄存器的初始状态字为全1。
在一些实施方式中，还包括抽取模块，被配置为给定伪随机序列的生成多项式为A，A＝{a1，a2，…ar}；
则PN序列表示为伽罗华域的加法和乘法操作，其中的加法为异或操作，乘法为与操作；
Xn＝a1xn-1+a2xn-2+a3xn-3+…+arxn-r；
Xn-1＝a1xn-2+a2xn-3+…+arxn-r-1；
Xn-r＝a1xn-r-1+a2xn-r-2+…+arxn-r-r；
序列中第n个数Xn表示为
Xn＝a1(a1xn-2+a2xn-3+…+arxn-r-1)+a2(a1xn-3+a2xn-4+…+arxn-r-2)+…+ar(a1xn-r-1+a2
xn-r-2+…+arxn-r-r)
＝a1a1xn-2+a1a2xn-3+a1a3xn-4+a1a4xn-5+a1a5xn-6+…+a1ar xn-r-1+a2a1xn-3+a2a2xn-4+a2a3xn-5+a2a4xn-6+a2ar-1xn-r-1+a2arxn-r-2+…+ara1xn-r-1+ara2xn-r-2+…+ararxn-r-r)
＝a1a1xn-2+a2a2xn-4+a3a3xn-6+…+ararxn-r-r
＝a1xn-2*1+a2xn-2*2+a3xn-2*3+…+arxn-2*r；
其中，a表示生成多项式的系数，A表示由a组成的生成多项式的全部系数，Xn表示由生成多项式A所生成的伪随机序列第n个数的值
为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本申请的实施例时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
上述实施例的装置用于实现前述任一实施例中相应的长伪随机序列快速跳转方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
基于同一发明构思，与上述任意实施例方法相对应的，本申请的实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上任意一实施例所述的长伪随机序列快速跳转方法。
图7示出了本实施例所提供的一种更为具体的电子设备硬件结构示意图，该设备可以包括：处理器1010、存储器1020、输入/输出接口1030、通信接口1040和总线1050。其中处理器1010、存储器1020、输入/输出接口1030和通信接口1040通过总线1050实现彼此之间在设备内部的通信连接。
处理器1010可以采用通用的CPU(Central Processing Unit，中央处理器)、微处理器、应用专用集成电路(Application Specific Integrated Circuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本说明书实施例所提供的技术方案。
存储器1020可以采用ROM(Read Only Memory，只读存储器)、RAM(Random AccessMemory，随机存取存储器)、静态存储设备，动态存储设备等形式实现。存储器1020可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器1020中，并由处理器1010来调用执行。
输入/输出接口1030用于连接输入/输出模块，以实现信息输入及输出。输入/输出模块可以作为组件配置在设备中(图中未示出)，也可以外接于设备以提供相应功能。其中输入设备可以包括键盘、鼠标、触摸屏、麦克风、各类传感器等，输出设备可以包括显示器、扬声器、振动器、指示灯等。
通信接口1040用于连接通信模块(图中未示出)，以实现本设备与其他设备的通信交互。其中通信模块可以通过有线方式(例如USB、网线等)实现通信，也可以通过无线方式(例如移动网络、WIFI、蓝牙等)实现通信。
总线1050包括一通路，在设备的各个组件(例如处理器1010、存储器1020、输入/输出接口1030和通信接口1040)之间传输信息。
需要说明的是，尽管上述设备仅示出了处理器1010、存储器1020、输入/输出接口1030、通信接口1040以及总线1050，但是在具体实施过程中，该设备还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。
上述实施例的电子设备用于实现前述任一实施例中相应的长伪随机序列快速跳转方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
基于同一发明构思，与上述任意实施例方法相对应的，本申请还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行如上任一实施例所述的长伪随机序列快速跳转方法。
本实施例的计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
上述实施例的存储介质存储的计算机指令用于使所述计算机执行如上任一实施例所述的长伪随机序列快速跳转方法，并且具有相应的方法实施例的有益效果，在此不再赘述。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (8)

1.一种长伪随机序列快速跳转方法，其特征在于，所述方法包括：
获取伪随机序列的生成多项式阶数d，将伪随机序列中的n位数据转换为K位二进制数，n＝[bK bK-1bK-2…b1]，其中bK＝1；
根据生成多项式构建线性反馈移位寄存器，并对d位线性反馈移位寄存器进行初始化处理；
线性反馈移位寄存器迭代d-1+bi次，计算得到d-1+bi位新数据，与线性反馈移位寄存器d位的初始值构成2*d-1+bi位数据；
响应于bi＝0，抽取线性反馈移位寄存器内D1，D3，…D2*d-1作为线性反馈移位寄存器新的初始值；
响应于bi＝1，抽取线性反馈移位寄存器内D2，D4，…D2*d作为LFSR线性反馈移位寄存器新的初始值；
对i值进行加1操作，循环迭代抽取直至i＝K，取线性反馈移位寄存器的第2个数作为结果输出；
依次计算n+1到n+d-1位数据，确定线性反馈移位寄存器在n位之后的状态，以使伪随机序列完成快速跳转。
2.根据权利要求1所述的长伪随机序列快速跳转方法，其特征在于：
初始化线性反馈移位寄存器的初始状态字为全1。
3.根据权利要求1所述的长伪随机序列快速跳转方法，其特征在于，抽取操作包括：
给定伪随机序列的生成多项式为A，A＝{a1，a2，…ar}；
则PN序列表示为伽罗华域的加法和乘法操作，其中的加法为异或操作，乘法为与操作；
Xn＝a1xn-1+a2xn-2+a3xn-3+…+arxn-r；
Xn-1＝a1xn-2+a2xn-3+…+arxn-r-1；
Xn-r＝a1xn-r-1+a2xn-r-2+…+arxn-r-r；
序列中第n个数Xn表示为
Xn＝a1(a1xn-2+a2xn-3+…+arxn-r-1)+a2(a1xn-3+a2xn-4+…+arxn-r-2)+…+ar(a1xn-r-1+a2xn-r-2+…+arxn-r-r)
＝a1a1xn-2+a1a2xn-3+a1a3xn-4+a1a4xn-5+a1a5xn-6+…+a1ar xn-r-1+a2a1xn-3+a2a2xn-4+a2a3xn-5+a2a4xn-6+a2ar-1xn-r-1+a2arxn-r-2+…+ara1xn-r-1+ara2xn-r-2+…+ararxn-r-r)＝a1a1xn-2+a2a2xn-4+a3a3xn-6+…+ararxn-r-r
＝a1xn-2*1+a2xn-2*2+a3xn-2*3+…+arxn-2*r；
其中，a表示生成多项式的系数，A表示由a组成的生成多项式的全部系数，Xn表示由生成多项式A所生成的伪随机序列第n个数的值。
4.一种长伪随机序列快速跳转装置，其特征在于，包括：
转换模块，被配置为获取伪随机序列的生成多项式阶数d，将伪随机序列中的n位数据转换为K位二进制数，n＝[bK bK-1bK-2…b1]，其中bK＝1；
初始化模块，被配置为根据生成多项式构建线性反馈移位寄存器，并对d位线性反馈移位寄存器进行初始化处理；
迭代模块，被配置为线性反馈移位寄存器迭代d-1+bi次，计算得到d-1+bi位新数据，与线性反馈移位寄存器d位的初始值构成2*d-1+bi位数据；
第一响应模块，被配置为响应于bi＝0，抽取线性反馈移位寄存器内D1，D3，…D2*d-1作为线性反馈移位寄存器新的初始值；
第二响应模块，被配置为响应于bi＝1，抽取线性反馈移位寄存器内D2，D4，…D2*d作为LFSR线性反馈移位寄存器新的初始值；
输出模块，被配置为对i值进行加1操作，循环迭代抽取直至i＝K，取线性反馈移位寄存器的第2个数作为结果输出；
跳转模块，被被配置为依次计算n+1到n+d-1位数据，确定线性反馈移位寄存器在n位之后的状态，以使伪随机序列完成快速跳转。
5.根据权利要求4所述的长伪随机序列快速跳转装置，其特征在于：
初始化模块，还被配置为初始化线性反馈移位寄存器的初始状态字为全1。
6.根据权利要求4所述的长伪随机序列快速跳转装置，其特征在于：
还包括抽取模块，被配置为给定伪随机序列的生成多项式为A，A＝{a1，a2，…ar}；
则PN序列表示为伽罗华域的加法和乘法操作，其中的加法为异或操作，乘法为与操作；
Xn＝a1xn-1+a2xn-2+a3xn-3+…+arxn-r；
Xn-1＝a1xn-2+a2xn-3+…+arxn-r-1；
Xn-r＝a1xn-r-1+a2xn-r-2+…+arxn-r-r；
序列中第n个数Xn表示为
Xn＝a1(a1xn-2+a2xn-3+…+arxn-r-1)+a2(a1xn-3+a2xn-4+…+arxn-r-2)+…+ar(a1xn-r-1+a2xn-r-2+…+arxn-r-r)
＝a1a1xn-2+a1a2xn-3+a1a3xn-4+a1a4xn-5+a1a5xn-6+…+a1ar xn-r-1+a2a1xn-3+a2a2xn-4+a2a3xn-5+a2a4xn-6+a2ar-1xn-r-1+a2arxn-r-2+…+ara1xn-r-1+ara2xn-r-2+…+ararxn-r-r)＝a1a1xn-2+a2a2xn-4+a3a3xn-6+…+ararxn-r-r
＝a1xn-2*1+a2xn-2*2+a3xn-2*3+…+arxn-2*r；
其中，a表示生成多项式的系数，A表示由a组成的生成多项式的全部系数，Xn表示由生成多项式A所生成的伪随机序列第n个数的值。
7.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1-3任一项所述的长伪随机序列快速跳转方法。
8.一种非暂态计算机可读存储介质，其特征在于，其中，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行权利要求1-3任一项所述的长伪随机序列快速跳转方法。
CN202311120429.XA 2023-08-31 2023-08-31 长伪随机序列快速跳转方法、装置、电子设备及存储介质 Pending CN117331530A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311120429.XA CN117331530A (zh) 2023-08-31 2023-08-31 长伪随机序列快速跳转方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311120429.XA CN117331530A (zh) 2023-08-31 2023-08-31 长伪随机序列快速跳转方法、装置、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN117331530A true CN117331530A (zh) 2024-01-02

Family

ID=89274556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311120429.XA Pending CN117331530A (zh) 2023-08-31 2023-08-31 长伪随机序列快速跳转方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN117331530A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117785388A (zh) * 2024-02-27 2024-03-29 牛芯半导体(深圳)有限公司 生成伪随机序列计算程序的方法、装置、介质及设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117785388A (zh) * 2024-02-27 2024-03-29 牛芯半导体(深圳)有限公司 生成伪随机序列计算程序的方法、装置、介质及设备
CN117785388B (zh) * 2024-02-27 2024-04-26 牛芯半导体(深圳)有限公司 生成伪随机序列计算程序的方法、装置、介质及设备

Similar Documents

Publication Publication Date Title
US4493046A (en) Apparatus for generation of binary pseudo-random numbers
CN117331530A (zh) 长伪随机序列快速跳转方法、装置、电子设备及存储介质
US9575726B2 (en) Bit sequence generator and apparatus for calculating a sub-rate transition matrix and a sub-rate initial state for a state machine of a plurality of state machines
US11093682B2 (en) Language and compiler that generate synchronous digital circuits that maintain thread execution order
US20110231464A1 (en) State machine and generator for generating a description of a state machine feedback function
JPH02195281A (ja) 擬似ランダム・パターン生成機構及び位相シフトを増加させる方法
US20190235834A1 (en) Optimization apparatus and control method thereof
Sewak et al. FPGA implementation of 16 bit BBS and LFSR PN sequence generator: A comparative study
JP5341690B2 (ja) 物理乱数生成装置
JP5670849B2 (ja) 擬似乱数生成装置、および、擬似乱数生成方法
Ahmad et al. Selection of polynomials for cyclic redundancy check for the use of high speed embedded: an algorithmic procedure
US7340496B2 (en) System and method for determining the Nth state of linear feedback shift registers
Acevedo et al. On the computation of LFSR characteristic polynomials for built-in deterministic test pattern generation
CN114270774B (zh) 非线性反馈移位寄存器
US20040054703A1 (en) Method and device for generating a pseudo-random sequence using a discrete logarithm
JP5101253B2 (ja) ランダムエラー発生装置、ｍ系列発生回路及びその設計方法
Stroele Bit serial pattern generation and response compaction using arithmetic functions
Mukhopadhyay et al. Hierarchical verification of Galois field circuits
Ahmad Development of state model theory for external exclusive NOR type LFSR structures
CN116382634B (zh) 伪随机码生成电路、方法
US7472147B2 (en) Random number string output apparatus, random number string output method, program, and information recording medium
Mukherjee et al. High-speed on-chip event counters for embedded systems
JP4436830B2 (ja) 構成可能なマルチステップ線形フィードバックシフトレジスタ
Almuhammadi et al. NLFSR functions with optimal periods
CN112463117B (zh) 随机比特序列表示分数的方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination