CN117321934A - 具有2阶fec保护的pmd到tc-mac接口 - Google Patents

具有2阶fec保护的pmd到tc-mac接口 Download PDF

Info

Publication number
CN117321934A
CN117321934A CN202280004206.4A CN202280004206A CN117321934A CN 117321934 A CN117321934 A CN 117321934A CN 202280004206 A CN202280004206 A CN 202280004206A CN 117321934 A CN117321934 A CN 117321934A
Authority
CN
China
Prior art keywords
decoder
fec
fec decoder
input data
ldpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280004206.4A
Other languages
English (en)
Inventor
G·舍德尔贝克
R·施特罗贝尔
V·奥克斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MaxLinear Inc
Original Assignee
MaxLinear Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MaxLinear Inc filed Critical MaxLinear Inc
Publication of CN117321934A publication Critical patent/CN117321934A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H03M13/3715—Adaptation to the number of estimated errors or to the channel state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H03M13/2984—Particular arrangement of the component decoders using less component decoders than component codes, e.g. multiplexed decoders and scheduling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6511—Support of multiple decoding rules, e.g. combined MAP and Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/015—Simulation or testing of codes, e.g. bit error rate [BER] measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/612—Aspects specific to channel or signal-to-noise ratio estimation

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Optical Communication System (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种用于光纤网络的系统，包括收发器，该收发器包括光纤接口单元和主机单元。主机单元包括低复杂度校正解码器和高复杂度校正解码器。从该低复杂度校正解码器和该高复杂度校正解码器中选择一者或两者，以对来自所述光纤接口单元的输入数据进行解码，该输入数据包括码字。

Description

具有2阶FEC保护的PMD到TC-MAC接口
相关申请的交叉引用
该美国专利申请要求在2021年07月04日提交的临时专利申请63/218,396的优先权。该在先申请的公开内容被认为是本申请公开内容的一部分，并通过引用将其全部内容并入本文。
技术领域
本公开涉及一种用于光纤数据通信的系统。
背景技术
无源光网络(PON)可以包括光线路终端(OLT)，该光线路终端(OLT)可以连接到一个或多个光网络单元(ONU)。光线路终端(OLT)和光网络单元(ONU)中的每一个均可以包括收发器，该收发器被配置为具有物理介质相关(PMD)模块和传输汇聚-介质访问控制(TC-MAC)模块。本公开中要求保护的主题不限于解决任何缺点或仅在诸如上述环境中操作的实施例。相反，提供该背景仅是为了示出供本公开实践其描述的一些实施例的示例技术领域。
发明内容
本公开的一个方面，提供一种用于光纤网络的系统。该系统包括收发器。该收发器包括光纤接口单元和主机单元。主机单元包括低复杂度校正解码器和高复杂度校正解码器。从该低复杂度校正解码器和该高复杂度校正解码器中选择一者或两者，以对来自光纤接口单元的输入数据进行解码。输入数据包括码字。
本公开的实施例可以包括以下一个或多个的可选特征。在一些实施例中，当选择低复杂度校正解码器和高复杂度校正解码器为对来自光纤接口单元的输入数据进行解码时，低复杂度校正解码器和高复杂度校正解码器被配置为以级联顺序对输入数据进行解码。在一些实施例中，低复杂度校正解码器基于级联顺序在高复杂度校正解码器之前，对输入数据进行解码。在一些实施例中，响应于低复杂度校正解码器不能对输入数据进行解码的事件，高复杂度校正解码器对码字进行解码。在一些实施例中，其中，响应于低复杂度校正解码器和高复杂度校正解码器不能对码字进行解码的事件，从网络丢弃不可解码的输入数据。
可选地，该系统包括位误码率(BER)估计器，该位误码率估计器被配置为根据输入数据估计位误码率。在一些实施例中，基于估计的BER，从低复杂度校正解码器和高复杂度校正解码器中选择其中一者。在一些实施例中，当该估计的BER在第一BER范围内时，该高复杂度校正解码器对输入数据进行解码。在一些实施例中，当该估计的BER在第二BER范围内时，该低复杂度校正解码器对输入数据进行解码。第一范围中的第一BER大于第二范围中的第二BER。
在一些实施例中，系统还包括在光纤接口单元中的编码器。在一些实施例中，响应于光纤接口单元包括编码器的事件，选择低复杂度校正解码器来解码输入数据。
本公开的另一方面，提供一种用于光纤网络的系统。该系统包括收发器。该收发器包括光纤接口单元和主机单元，该光纤接口单元包括第一前向校正(FEC)解码器，该主机单元包括第二前向校正(FEC)解码器。主机单元被配置为从光纤接口单元接收由第一FEC解码器解码的输入数据。
本公开的实施例可以包括以下可选特征中的一个或多个。在一些实施例中，第一FEC解码器和第二FEC解码器基于相同的FEC码。在一些实施例中，第一FEC解码器和第二FEC解码器被配置为基于相同的奇偶校验位进行解码。在一些实施例中，第一FEC解码器被配置为基于第一数量的奇偶校验位来对输入数据进行解码，以及第二FEC解码器被配置为基于第二数量的奇偶校验位来对经解码的输入进行解码，该第二数量的奇偶校验位小于第一数量的奇偶校验位。在一些实施例中，光纤接口单元和主机单元被配置成使得光纤接口可插入到收发器。
在一些实施例中，第一FEC解码器包括软判决输入低密度奇偶校验码(LDPC)解码器(软判决输入最小和LDPC解码器、软判决输入置信传播LDPC解码器)。在一些实施例中，第二FEC解码是硬判决输入低密度奇偶校验码(LDPC)解码器(例如，硬判决输入位翻转LDPC解码器、硬判决输入最小和LDPC解码器)。
附图说明
将通过使用附图以附加的特征和细节来描述和解释示例性实施例，其中：
图1是与光纤接口单元相关联的示例收发器的简化示意图，该收发器与光纤线路和主机单元联接；
图2是与第一FEC解码器相关联的示例光纤接口单元的简化示意图；
图3是与第二FEC解码器相关联的示例主机单元的简化示意图；
图4是与第二FEC解码器相关联的另一示例主机单元的简化示意图；
图5是与第一FEC解码器相关联的另一个示例光纤接口单元的简化示意图；
图6是用于解码来自光纤线路的输入数据的方法的操作的示例布置的流程图；
图7是使用两个解码器对来自光纤接口单元的解码数据进行解码的方法的操作的示例布置的流程图；
图8是使用两个解码器对来自光纤接口单元的解码数据进行解码的另一方法的操作的示例布置的流程图；以及
图9是利用一个或多个收发器实施的示例性无源光网络(PON)的简化示意图。
在各个附图中，相同的附图标记表示相同的元件。
具体实施方式
系统常常需要传输敏感消息(例如，数据)，其中消息中的每个符号都是至关重要的。一个错误能损坏整个消息。无论系统如何通信，它们都面临这个问题，因为就数据通信(例如数字数据通信)而言，不存在完美的无噪声环境。有一种损坏是发生在位翻转时——传输器发送一个“1”但接收到的是“0”，或者发送“0”但接收到的是“1”。这些被称之为错误。另一种损坏是当位被如此失真以至于它们被认为是消息中的未知或空白时发生了擦除。在本公开中，为了方便的目的，损坏也被称为错误。
在用于光纤网络的系统中，光纤网络中的收发器可能遭受数据损坏。特别地，随着光纤网络的数据传输速率增加，在光纤网络的收发器处更可能发生数据损坏。收发器可以包括物理介质相关(PMD)模块(以下也称为“光纤接口单元”)和传输汇聚-介质访问控制(TC-MAC)模块(以下也称为“主机单元”)。光纤接口单元经配置以与一根或多根光纤线路联接。结果，从光纤线路向收发器传输快速行进的光脉冲。在光纤接口单元处，接收快速行进的光脉冲(例如，输入数据包括码字)并将该光脉冲转换成电信号(例如，电信号形式的输入数据)，该电信号可经由电接口(例如，光纤接口单元侧的电接口、主机单元侧的电接口、接口之间的电连接)进一步行进至主机单元。这里，当光脉冲(输入数据)通过光纤线路传播并被接收/转换成电信号形式时，以及当电信号形式的输入数据从光纤接口单元经由电接口被传输到主机单元时，可能由于各种原因(例如噪声，诸如连接/线路噪声、符号间干涉(ISI)、光纤色散)而发生数据损坏。
本公开的实施例包括前向校正(FEC)技术，该前向校正(FEC)技术可以通过校正数据损坏和降低功耗来增加光纤网络的数据传输可靠性。在一些情况下，本公开的实施例可以包括两步FEC解码(例如，在光纤接口单元处的第一步FEC解码和在主机单元处的第二步FEC解码)，该两步FEC解码以无缝和高效的方式实施数据损坏校正(例如，错误校正)。
本公开可以实施与软判决输入FEC解码器集成的光纤接口单元，该软判决输入FEC解码器利用来自软输入(例如，模拟电信号形式的输入数据)增加的编码增益。在一些配置中，电接口的影响不会牺牲FEC编码增益。此外，该配置可以通过直接联接到高级均衡器来实现附加编码增益。
本公开可以使得光纤接口单元和主机单元之间的电接口更稳健，来实施可插入到收发器的光纤接口单元，以使数据免受损坏的影响。当模拟数据(例如，模拟电信号)在光纤接口单元和主机单元之间交换时，模拟数据更可能由于噪声而被损坏。然而，在一些实施例中，用于收发器的印刷电路板的设计不受用于模拟数据的电接口的高噪声灵敏度所限制。
本公开包括在主机单元上以无缝且有效的方式校正主要由电接口引起的位错误的实施例。在一些实施例中，主机单元可包含简化FEC解码器,该简化FEC解码器需要校正具有相对较低的位误码率(BER)的数据。在一些实施例中，在光纤接口单元中的附加FEC编码不是必需的，因为来自第一FEC解码步骤的奇偶校验位会被重新使用。在一些实施例中，由于来自接收信号的成帧结构和对准标记被重复使用，所以附加的定时标记对于FEC码字的描绘不是必需的。因此，在一些实施例中，无缝集成到处理链是可能的。在一些实施例中，在光纤接口单元和主机单元之间的元数据的实时交换不是必需的。在一些实施例中，除了电接口的BER之外，不需要额外的标准化工作。
本公开包括根据一些实施例的关于同步模式搜索和FEC解码的简化主机单元。这对于主机单元的多通道实施例也是有益的。
本公开可以在光侧(例如，光纤线路和光纤接口单元)和电侧(例如，光纤接口单元、主机单元以及光纤接口单元和主机单元之间的电连接)，以及在传输(TX)方向和接收(RX)方向上都提供均匀的线路速率。因此，各种线路速率的混合(在接口的每个部分上)不是必需的。例如，从光纤线路到主机单元保持相同的线路速率。
本公开可以提供配置有两个FEC解码器(例如，两种不同类型的解码器)的主机单元，该主机单元可以与配置有和未配置有FEC解码能力的光纤接口单元一起工作。在一些实施例中，主机单元被配置为基于从光纤接口单元传输的输入数据(例如，来自光纤接口单元的码字)的BER来(自动地)确定应当使用哪种类型的解码器。
本公开可以应用于任何光网络系统，包括高速PON(例如，10Gbps以上的任何速度，包括50G-PON或更高)。
图1是与光纤接口单元130相关联的示例收发器100的简化示意图，该收发器100与光纤线路110和主机单元150联接。如图1中所示，在一些实施例中，光纤接口单元130包括第一前向校正(FEC)解码器132，该第一前向校正解码器132被配置为对从光纤线路110传输的输入数据112(例如，码字)进行解码。在一些实施例中，光纤接口单元130传输编码结果、解码数据114。同样，在一些实施例中，主机单元150包括第二前向校正(FEC)解码器152，该第二前向校正解码器152被配置为附加地解码或校正来自光纤接口单元130的解码数据114(例如，码字)。如上所述，当光脉冲(例如，输入数据112)通过光纤线路110传播并被接收/转换为电信号形式时，以及当电信号形式的输入数据112从光纤接口单元130经由电接口(例如，电连接170)传输到主机单元150时，可能发生数据损坏。
在一些实施例中，第一FEC解码器132被配置为校正由光纤接口单元130的“外部接口”引起的错误。在一些情况下，来自外部接口(例如，光纤线路110、光纤接口单元130处的光纤联接器)的噪声(例如符号间干涉、光纤色散之类的其他效应)使得到收发器100的输入数据112(例如，码字)具有高的位误码率(BER)。在一些实施例中，第一FEC解码器132是软判决输入低密度奇偶校验码(LDPC)解码器(例如，软判决输入最小和LDPC解码器、软判决输入置信传播LDPC解码器)，该软判决输入低密度奇偶校验码(LDPC)解码器适于校正具有高BER的输入数据112。
在一些实施例中，第二FEC解码器152被配置为校正由光纤接口单元130与主机单元150之间的“本地接口”(例如，以上讨论的电接口)引起的错误。在一些实施例中，来自本地接口的噪声(例如，连接噪声)使得到达主机单元150的解码数据114(例如，码字)具有低的位误码率(BER)，该位误码率低于输入数据112的BER。在一些实施例中，第二FEC解码器132是硬判决输入低密度奇偶校验码(LDPC)解码器(例如，硬判决输入位翻转LDPC解码器、硬判决输入最小和LDPC解码器)，该硬判决输入低密度奇偶校验码(LDPC)解码器适于校正具有低BER的解码数据114。
在一些实施例中，第一FEC解码器132和第二解码器152被配置为基于相同的FEC码来操作。在一些实施例中，在第一FEC解码器132和第二FEC解码器152处的FEC解码基于相同的奇偶校验位。在一些实施例中，在第二FEC解码器152处的FEC解码使用不同的奇偶校验位。例如，不同的奇偶校验位包括比在第一FEC解码器132处使用的奇偶校验位数量更少的奇偶校验位。在一些实施例中，在第二FEC解码器152处使用较少数量的奇偶校验位的情况下，剩余的位位置被填充以辅助信息(例如，控制信息、管理信息)。在一些实施例中，剩余的位位置被简单地填充。在一些实施例中，光纤接口单元130和主机单元150被配置为使得光纤接口单元130可插入到收发器100。
图2是与第一FEC解码器132相关联的示例光纤接口单元130的简化示意图。在一些实施例中，光纤接口单元130包括模数转换器(ADC)210、数字均衡器212、对数似然比(LLR)计算器214和第一FEC解码器132。如图2所示，在一些实施例中，模拟输入信号230(即，电信号形式的输入数据112)在ADC 210处被转换成数字样本240，并且数字均衡器212处理来自ADC 210的数字样本240。在这个配置中，LLR计算器230将来自数字均衡器212的输出250转换为LLR值260，并且LLR值260由第一FEC解码器132(在这个例子中是软判决输入FEC解码器)用于FEC解码，以生成解码数据114(包括数据和奇偶校验位的FEC码字的校正位)。在一些实施例中，数字均衡器212包括前馈均衡器(FFE)。在一些实施例中，数字均衡器212包括判决前向均衡器(DFE)。在一些实施例中，数字均衡器212包括前馈均衡器(FFE)和判决前向均衡器(DFE)的组合。然而，本公开并不将数字均衡器212限制为前馈均衡器(FFE)和判决反馈均衡器(DFE)。例如，数字均衡器212可以包括任何合适的均衡器，例如Bahl-Cocke-Jelinek-Raviv(BCJR)均衡器。在一些实施例中，第一FEC解码器132是软判决输入FEC解码器(例如，软判决输入最小和LDPC FEC解码器、软判决输入置信传播LDPC FEC解码器)。
在一些实施例中，解码数据114包括来自第一FEC解码器132的FEC码字的校正位(同时保持奇偶校验位和成帧结构以及诸如PSBd的对准标记)，该解码数据114经由电接口被转发到主机单元150，以用于在第二FEC解码器152处的附加解码。因此，从光纤线路110到电接口以及到主机单元150的电接口(例如，电连接170)的线路数据速率可以保持相同。
在一些实施例中，解码数据114在通过电连接170传输到主机单元150之前被尖锐化，且经尖锐化的解码数据114在主机单元150处被去尖锐化(在第二FEC解码器152之前)。
在一些实施例中，解码数据114使用适当的调制(例如，不归零(NRZ)调制、4级脉冲幅度(PAM4)调制)通过电连接170传输。
在一些实施例中，包括在输入数据112中的成帧结构和对准标记被重新使用或保持在解码数据114中。例如，包括在输入数据112中的帧同步信息(例如，下游物理同步块PSBd)在光纤接口单元130处未被删除，并且仍然包括在去往主机单元150的解码数据114中。
返回参考图1，在一些实施例中，图2中的解码数据114经由电接口(例如，电连接170)被转发到主机单元150的第二FEC解码器152。如上所述，当数据从光纤接口单元130经由电接口传输到主机单元150时，由于噪声(例如连接噪声)，数据可能出现错误(例如位错误)。在一些实施例中，第二FEC解码器152被配置为校正由电接口引起的位错误。去到第二FEC解码器152的解码数据114包括来自第一FEC解码器132的决定位，和一些中等量的位错误(由电接口引起)。在一些实施例中，用于第二FEC解码器152的更简单的解码算法被用于利用位错误进行校正。例如，第二FEC解码器152是硬判决输入FEC解码器(例如，硬判决输入位翻转LDPC解码器、硬判决输入最小和LDPC解码器)。
如上所述，在一些实施例中，与主机单元150相关联的第二FEC解码器152欠缺校正错误的能力。然而，本公开不限制第二FEC解码器152的解码能力。在一些实施例中，第二FEC解码器152可以是配备有复杂FEC算法的FEC解码器(例如，高复杂度FEC解码器)，以响应于光纤接口单元130的不同变型。例如，光纤接口单元130的一些变型不包括第一FEC解码器132，并光纤接口单元130的一些其它变型包括不适于解码具有高BER的输入数据112的第一FEC解码器132(例如，具有低解码能力的FEC解码器)。
参考图3-图4，在一些实施例中，在各种配置中的第二FEC解码器132包括多于一个的FEC解码器，以响应于以上讨论的光纤接口单元130的不同变型。
图3是与第二FEC解码器152相关联的示例主机单元150的简化示意图。如图3所示，在一些实施例中，第二FEC解码器152包括低复杂度LDPC FEC解码器310和高复杂度LDPCFEC解码器330，低复杂度LDPC FEC解码器310(指具有不太复杂的FEC算法的FEC解码器，该FEC解码器通常消耗较少的功率)，该低复杂度LDPC FEC解码器310配置为处理具有低BER的解码数据114，高复杂度LDPC FEC解码器330(指具有复杂FEC算法的FEC解码器，该FEC解码器通常消耗相当大的功率)，该高复杂度LDPC FEC解码器330配置为处理具有高BER的解码数据114。在一些实施例中，低复杂度的LDPC FEC解码器310包括位翻转二进制输入解码器。在一些实施例中，高复杂度的LDPC FEC解码器330包括最小和软输入解码器、或是和积软输入解码器。
如图3中所示，在一些实施例中，第二FEC解码器152包括解码器选择器350，该解码器选择器350被配置为估计解码数据114(例如，二进制输入采样)的BER，并基于所估计的BER来确定哪个解码器能够解码数据114。例如，当解码数据114的估计的BER被确定为高时，解码器选择器350选择或启用高复杂度LDPC FEC解码器330。同样，当解码数据114的估计的BER被确定为低时，解码器选择器350选择或启用低复杂度LDPC FEC解码器310。在一些实施例中，选择器350基于解码数据114的校正子权重(例如，输入信号的校正子权重越大，输入信号的BER越大)来确定或估计解码数据114的BER。
如图3所示，在一些实施例中，来自光纤接口单元130的解码数据114被传输到选择器350、低复杂度LDPC FEC解码器310和高复杂度LDPC FEC解码器330。如图所示，在一些实施例中，解码数据114经由LLR计算器340被传输到高复杂度LDPC FEC解码器310。如上所述，解码器选择器350确定或估计解码数据114的BER，并基于估计的BER选择低复杂度LDPC FEC解码器310和高复杂度LDPC FEC解码器330中的其中一者。在解码器选择器350确定解码数据114的估计的BER为高的情况下，解码器选择器350启用或选择高复杂度LDPC FEC解码器330(例如，传输启动信号332)。同样，在解码器选择器350确定输入数据该估计的BER为低的情况下，解码器选择器350启用或选择低复杂度LDPC FEC解码器310(例如，传输启动信号312)。当不需要高复杂度LDPC FEC解码器330时，通过利用低复杂度LDPC FEC解码器310，可以实现相当大的功率节省。因此，在主机单元150处产生较少的热量。如图3所示，当低复杂度LDPC FEC解码器310从解码器选择器350接收启动信号312时，解码数据114被低复杂度LDPC FEC解码器310解码。结果，低复杂度LDPC FEC解码器310将解码或校正的解码数据314(例如，校正位)传输到多路转换器(MUX)390。同样地，当高复杂度LDPC FEC解码器330从解码器选择器350接收到启动信号332时，解码数据114被高复杂度LDPC FEC解码器330解码。结果，高复杂度LDPC FEC解码器330将解码或校正的解码数据334传输到多路转换器(MUX)390。
图4是与第二FEC解码器152相关联的另一个示例主机单元150的简化示意图。如图4所示，在一些实施例中，第二FEC解码器152包括低复杂度LDPC FEC解码器310和高复杂度LDPC FEC解码器330。在一些实施例中，与图3所示的双解码器配置不同，低复杂度LDPC FEC解码器330被配置为在低复杂度LDPC FEC解码器330不能对来自光纤接口单元130的解码数据114进行解码的情况下，启用高复杂度LDPC FEC解码器330。
在一些实施例中，低复杂度LDPC FEC解码器310包括具有不太复杂的FEC算法的FEC解码器，该FEC解码器通常消耗较少的功率(例如，位翻转二进制输入解码器)。在一些实施例中，高复杂度LDPC FEC解码器330包括具有复杂FEC算法的FEC解码器，该FEC解码器通常消耗相当大的功率(例如，最小和软输入解码器、和积软输入解码器)。
如图4所示，在一些实施例中，来自光纤接口单元130的解码数据114(例如，二进制输入样本)被传输到低复杂度LDPC FEC解码器310和高复杂度LDPC FEC解码器330。如图所示，在一些实施例中，解码数据114经由LLR计算器340被传输到高复杂度LDPC FEC解码器310。如上所述，低复杂度LDPC FEC解码器310被配置为对解码数据114进行解码，并还被配置为将解码或校正后的解码数据314传输到多路转换器(MUX)390。在低复杂度LDPC FEC解码器310不能对解码数据114进行解码的情况下，低复杂度LDPC FEC解码器310被配置为启用高复杂度LDPC FEC解码器330，使得不能由低复杂度LDPC FEC解码器310进行解码的剩余解码数据114将由高复杂度LDPC FEC解码器330进行解码。如图4所示，在一些实施例中，低复杂度LDPC FEC解码器310通过将启动信号316传输到高复杂度LDPC FEC解码器330，来启用高复杂度LDPC FEC解码器330。基于来自低复杂度LDPC FEC解码器310的启动信号316，高复杂度LDPC FEC解码器330对低复杂度LDPC FEC解码器310解码或校正失败的解码数据114进行解码，并将解码或校正后的解码数据334传输到多路转换器(MUX)390。通过仅当需要基于级联顺序(例如，位于级联顺序中的第一个是低复杂度LDPC FEC解码器330、位于级联顺序中的第二个是高复杂度LDPC FEC解码器330)时，才利用高复杂度LDPC FEC解码器330，可以实现相当大的功率节省。因此，在主机单元150处产生较少的热量。
在一些实施例中，为了使第一FEC解码器132更能量有效，调整第一FEC解码器132的BER的目标输出(即，解码数据114)，使得解码数据114具有接近预定BER的BER(例如，第二FEC解码器152能够容忍，并仍然能够产生具有诸如BER 1e-12的系统目标BER的输出的最大BER)。例如，第一FEC解码器132的输出的目标BER被增大到电接口上的BER而不是1e-12的系统BER。该方法防止第一FEC解码器132超负荷工作，并向第二FEC解码器152提供足够的工作量(例如，解码)，该第二FEC解码器152被配置为不管工作量如何都运转。
图5是与第一FEC解码器132相关联的另一个示例光纤接口单元130的简化示意图。在一些实施例中，如图5所示，由第一FEC解码器132解码的输入数据112与帧同步信息(例如，PSBd)一起被用于使用附加系统编码器510(例如，Reed-Solomon编码器)产生包括一组新的奇偶校验位的编码解码数据520。如图5所示，在一些实施例中，插入新的奇偶校验位(图5中的新的奇偶校验)，来代替通过光纤线路110传输的奇偶校验位。由于这些新的奇偶校验位的数量小于光纤线路110中使用的奇偶校验位的原始数量(由于电接口中的相对较低的BER)，因此在一些实施例中，其余的奇偶校验位位置被填充以控制、管理、定时同步或其他辅助信息(图5中的M/C)(与光纤接口单元130相关)以辅助与主机单元150的同步。在一些实施例中，适当地填充未使用的奇偶校验位位置。这需要在电接口上和在接收方向的电线上获得相同的线路速率，该线路速率也等于传输方向的线路速率。为了解码由附加系统编码器510编码的数据，第二FEC解码器152被配置为处理由附加编码器510编码的数据。
在一些情况下，由于光纤接口130中的编码器510，可以使用不太复杂的第二FEC解码器152(例如，比第一FEC解码器132复杂度低的FEC解码器)(因为编码的解码数据520具有低BER。而且不需要在主机单元150处重新同步和恢复同步数据，因为这些在光纤接口单元130处被完成过一次。
图6是解码来自光纤线路110的输入数据112的方法600的操作的示例布置的流程图。方法600可以由处理逻辑执行，该处理逻辑可以包括硬件(电路、专用逻辑等)、软件(诸如在通用计算机系统或专用机器上运行的软件)或两者的组合，该处理逻辑可以包括在任何计算机系统或设备中。为了解释的简化，本文描述的方法被描绘和描述为一系列动作。然而，根据本公开的动作可以以各种顺序和/或同时发生，并与本文未呈现和描述的其他动作一起发生。此外，并非所有示出的动作都可用于实施根据所公开的主题的方法。此外，本领域技术人员将理解和明白，这些方法可另选地通过状态图或事件被表示为一系列相互关联的状态。另外，本说明书中公开的方法能够被存储在诸如非瞬态计算机可读介质的制品上，以便于将这样的方法传输和转移到计算设备。如本文所使用的术语“制品”旨在涵盖可从任何计算机可读设备或存储介质访问的计算机程序。尽管被图示为离散的块，但是取决于期望的实现，各种块可以被划分为附加的块、被组合成更少的块、或者被消除。
在操作602，该方法包括从光纤线路110获得或接收输入数据112。如上所述，输入数据112是快速行进的光脉冲的形式。在接收到输入数据112之后，光纤接口单元130将输入数据112转换成电信号形式，并且输入数据112(以电信号形式)被转发到第一FEC解码器132。
在操作604，方法600包含解码输入数据112。如所讨论的，输入数据112由与光纤接口单元130相关联的第一FEC解码器132解码。在一些实施例中，第一FEC解码器132是软判决输入低密度奇偶校验码(LDPC)解码器(例如，软判决输入最小和LDPC解码器、软判决输入置信传播LDPC解码器)，该软判决输入低密度奇偶校验码(LDPC)解码器适于校正具有高BER的输入数据112。在解码之后，作为对输入数据112进行解码的结果的解码数据114被传输到主机单元150。
在操作606，方法600包括经由电连接170将解码数据114传输到主机单元150。如所讨论的，使用适当的调制(例如，不归零(NRZ)调制)、4级脉冲幅度(PAM4)调制)经由电连接170传输解码数据114。
在操作608，方法600包括对解码数据114进行解码。如所讨论的，解码数据114由与主机单元150相关联的第二FEC解码器152进行解码。在一些实施例中，第二FEC解码器132是硬判决输入低密度奇偶校验码(LDPC)解码器(例如，硬判决输入位翻转LDPC解码器、硬判决输入最小和LDPC解码器)，该硬判决输入低密度奇偶校验码(LDPC)解码器适于校正具有低BER的解码数据114。
图7是使用两个解码器对来自光纤接口单元130的解码数据114进行解码的方法700的操作示例布置的流程图。方法700可由处理逻辑执行，该处理逻辑可包括硬件(电路、专用逻辑等)、软件(诸如运行在通用计算机系统或专用机器上)或两者的组合，该处理逻辑可被包括在任何计算机系统或设备中。为了解释的简化，本文描述的方法被描绘和描述为一系列动作。然而，根据本公开的动作可以以各种顺序和/或同时发生，并与本文未呈现和描述的其他动作一起发生。此外，并非所有示出的动作都可用于实施根据所公开的主题的方法。此外，本领域技术人员将理解和明白，这些方法可另选地通过状态图或事件被表示为一系列相互关联的状态。另外，本说明书中公开的方法能够被存储在诸如非瞬态计算机可读介质的制品上，以便于将这样的方法传输和转移到计算设备。如本文所使用的术语“制品”旨在涵盖可从任何计算机可读设备或存储介质访问的计算机程序。尽管被图示为离散的块，但是取决于期望的实现，各种块可以被划分为附加的块、被组合成更少的块、或者被消除。
在操作702，该方法包括从光纤接口单元130获得或接收解码数据114。如上所述，来自光纤接口单元130的解码数据114由第二FEC解码器152接收。在一些实施例中，第二FEC解码器152包括低复杂度LDPC FEC解码器310和高复杂度LDPC FEC解码器330，低复杂度LDPC FEC解码器310(指具有不太复杂的FEC算法的FEC解码器，该FEC解码器通常消耗较少的功率)，该低复杂度LDPC FEC解码器310被配置为处理具有低BER的解码数据114，高复杂度LDPC FEC解码器330(指具有复杂FEC算法的FEC解码器，该FEC解码器通常消耗相当大的功率)，该高复杂度LDPC FEC解码器330被配置为处理具有高BER的解码数据114。在一些实施例中，低复杂度LDPC FEC解码器310包括位翻转二进制输入解码器。在一些实施例中，高复杂度LDPC FEC解码器330包括最小和软输入解码器、或者是和积软输入解码器。
在操作704，该方法包括确定或估计解码数据114的BER。如所讨论的，在一些实施例中，第二FEC解码器152包括解码器选择器350，该解码器选择器350被配置为估计解码数据114(例如，二进制输入采样)的BER，并基于所估计的BER来确定启动哪个解码器对解码数据114进行解码。例如，当解码数据114的估计的BER被确定为高时，解码器选择器350选择或启动高复杂度LDPC FEC解码器330。同样，当解码数据114的估计的BER被确定为低时，解码器选择器350选择或启用低复杂度LDPC FEC解码器310。在一些实施例中，选择器350基于解码数据114的校正子权重(例如，输入信号的校正子权重越大，输入信号的BER越大)来确定或估计解码数据114的BER。
在操作706，该方法包括选择解码器以对解码数据114进行解码。如上所述，解码器选择器350确定或估计解码数据114的BER，并基于估计的BER选择低复杂度LDPC FEC解码器310和高复杂度LDPC FEC解码器330中的其中一者。在解码器选择器350确定解码数据114的估计的BER为高(例如，1e-4或更大)的情况下，解码器选择器350启用或选择高复杂度LDPCFEC解码器330(例如，传输启动信号332)。同样，在解码器选择器350确定输入数据的估计的BER为低(例如，小于1e-4)的情况下，解码器选择器350启用或选择低复杂度LDPC FEC解码器310(例如，传输启动信号312)。
在操作708，该方法包括解码数据114。如所讨论的，当低复杂度LDPC FEC解码器310从解码器选择器350接收启动信号312时，由低复杂度LDPC FEC解码器310对解码数据114进行解码。结果，低复杂度LDPC FEC解码器310将解码或校正的解码数据314(例如，校正位)传输到多路转换器(MUX)390。同样地，当高复杂度LDPC FEC解码器330从解码器选择器350接收到启动信号332时，解码数据114被高复杂度LDPC FEC解码器330进行解码。结果，高复杂度LDPC FEC解码器330将解码或校正的解码数据334传输到多路转换器(MUX)390。
图8是使用两个解码器对来自光纤接口单元130的解码数据114进行解码的另一方法800的操作的示例布置的流程图。方法800可以由处理逻辑执行，该处理逻辑可以包括硬件(电路、专用逻辑等)、软件(诸如在通用计算机系统或专用机器上运行的软件)或两者的组合，该处理逻辑可以包括在任何计算机系统或设备中。为了解释的简化，本文描述的方法被描绘和描述为一系列动作。然而，根据本公开的动作可以以各种顺序和/或同时发生，并与本文未呈现和描述的其他动作一起发生。此外，并非所有示出的动作都可用于实施根据所公开的主题的方法。此外，本领域技术人员将理解和明白，这些方法可另选地通过状态图或事件被表示为一系列相互关联的状态。另外，本说明书中公开的方法能够被存储在诸如非瞬态计算机可读介质的制品上，以便于将这样的方法传输和转移到计算设备。如本文所使用的术语制品旨在涵盖可从任何计算机可读设备或存储介质访问的计算机程序。尽管被图示为离散的块，但是取决于期望的实施，各种块可以被划分为附加的块、被组合成更少的块、或者被消除。
在操作802，该方法包括从光纤接口单元130获得或接收解码数据114。如上所述，来自光纤接口单元130的解码数据114由第二FEC解码器152接收。在一些实施例中，第二FEC解码器152包括低复杂度LDPC FEC解码器310和高复杂度LDPC FEC解码器330。在一些实施例中，低复杂度LDPC FEC解码器330被配置为在低复杂度LDPC FEC解码器330不能对来自光纤接口单元130的解码数据114进行解码的情况下，启用高复杂度LDPC FEC解码器330。
在操作804，该方法包括在低复杂度LDPC FEC解码器310处对解码数据114进行解码。如上所述，低复杂度LDPC FEC解码器310被配置为对解码数据114进行解码，并还被配置为将解码或校正后的解码数据314传输到多路转换器(MUX)390。
在操作806，该方法包括在高复杂度LDPC FEC解码器330处对解码数据114进行解码。如所讨论的，在低复杂度LDPC FEC解码器310不能对解码数据114进行解码的情况下，低复杂度LDPC FEC解码器310被配置为启用高复杂度LDPC FEC解码器330，使得不能由低复杂度LDPC FEC解码器310解码的剩余解码数据114可以由高复杂度LDPC FEC解码器330进行解码。在一些实施例中，低复杂度LDPC FEC解码器310通过向高复杂度LDPC FEC解码器330传输启动信号316，来启用高复杂度LDPC FEC解码器330。基于来自低复杂度LDPC FEC解码器310的启动信号316，高复杂度LDPC FEC解码器330对低复杂度LDPC FEC解码器310未能解码或校正的解码数据114进行解码，并将解码或校正后的解码数据334传输到多路转换器(MUX)390。
图9是用一个或多个收发器100实施的示例无源光网络(PON)900的简化示意图。如图9所示，在一些实施例中，PON900包括光线路终端(OLT)905、分路器910、第一光网络单元(ONU)915、第二ONU 920和第n ONU 925。如图所示，ONU915、ONU 920、ONU 925中的每一个使用光纤线路930连接到分路器910，并且OLT 905使用光纤线路930连接到分路器910。结果，915、920、925中的每一个都连接到OLT 905。
在一些实施例中，ONU915、ONU 920、ONU 925中的至少一个包括收发器100。在一些实施例中，光线路终端(OLT)905包括收发器100。如图所示，在一些实施例中，ONU915、920、925和OLT 905中的每一个都包括收发器100。
已经描述了许多实施例。然而，将理解的是，在不脱离本公开的精神和范围的情况下，可以进行各种修改。因此，其它实施例在所附权利要求的范围内。
根据惯例，附图中所示的各种特征可能未按比例绘制。本公开中呈现的图示并不意味着是任何特定装置(例如，设备、系统等)或方法的实际视图，而仅仅是用于描述本公开的各种实施例的理想化表示。因此，为了清楚起见，各种特征的尺寸可以任意地扩大或缩小。另外，为了清楚起见，一些附图可以被简化。因此，附图可能未描绘给定装置(例如，设备)的所有组件或特定方法的所有操作。
本文使用的术语，尤其是在所附权利要求(例如，所附权利要求的主体)中使用的术语，通常旨在作为“开放式”术语(例如，术语“包括”应当解释为“包括，但不限于”，术语“具有”应当解释为“至少具有”，术语“包含”应当解释为“包含，但不限于”等)。
另外，如果是打算在权利要求中引入特定的数量，则这样的意图将会在权利要求中明确地叙述，而在没有这样的叙述的情况下，则不存在这样的意图。例如，为了帮助理解，以下所附权利要求可以包含使用引导短语“至少一个”和“一个或多个”来引入权利要求叙述。然而，这种短语的使用不应被解释为暗示着由不定冠词“一”或“一个”引入的权利要求叙述将包含这种引入的权利要求叙述的任何特定权利要求限制成仅包含一个这种特征的实施例，即使当同一权利要求包括引导短语“一个或多个”或“至少一个”以及不定冠词如“一”或“一个”时(例如，“一”和/或“一个”应被解释为意指“至少一个”或“一个或多个”)；这同样适用于使用定冠词来引入权利要求叙述。
另外，即使在权利要求叙述中明确地引入了特定数量，但是应当理解，这样的叙述应当被解释为意味着至少所叙述的数量(例如，没有其他修饰语的“两个叙述”的纯粹叙述意味着至少两个叙述，或者两个或更多个叙述)。此外，在那些情况下，其中惯例类似于“A、B和C中的至少一个，等等”或“A、B和C中的一个或多个，等等”的使用，通常这样的结构意在包括单独的A、单独的B、单独的C、A和B一起、A和C一起、B和C一起、或A、B和C一起等。例如，术语“和/或”的使用旨在以这种方式解释。
此外，无论在说明书、权利要求书或附图中，呈现两个或更多个替代术语的任何分离性词语或短语都应当被理解为预期包括这些术语中的一个、这些术语中的任一个或两个术语的可能性。例如，短语“A或B”应被理解为包括“A”或“B”或“A和B”的可能性。
另外，术语“第一”、“第二”、“第三”等的使用在这里不一定用于表示元件的特定顺序或数量。通常，术语“第一”、“第二”、“第三”等用于在不同元件之间进行区分，作为通用标识符。如果没有示出术语“第一”、“第二”、“第三”等是意味着特定的顺序，则这些术语不应被理解为表示特定的顺序。此外，没有示出术语“第一”、“第二”、“第三”等是意味着特定数量的元件，这些术语不应被理解为表示特定数量的元件。例如，第一部件可以被描述为具有第一侧，而第二部件可以被描述为具有第二侧。关于第二部件的术语“第二侧”的使用可以是为了将第二部件的这一侧与第一部件的“第一侧”进行区分，而不是意味着第二部件具有两侧。
这里所引用的所有示例和条件语言都是为了教导目的，以帮助读者理解本发明以及发明人为了促进现有技术而贡献的概念，并应当被解释为不限于这些具体引用的示例和条件。尽管已经详细描述了本公开的实施例，但是应当理解，在不脱离本公开的精神和范围的情况下，可以对其进行各种改变、替换和变更。

Claims (20)

1.一种用于光纤网络的系统，包括：
收发器，包括光纤接口单元和主机单元，所述主机单元包括：
低复杂度校正解码器；以及
高复杂度校正解码器，
其中，从所述低复杂度校正解码器和所述高复杂度校正解码器中选择一者或两者，以对来自所述光纤接口单元的输入数据进行解码，所述输入数据包括码字。
2.根据权利要求1所述的系统，其中，当选择所述低复杂度校正解码器和所述高复杂度校正解码器为对来自所述光纤接口单元的输入数据进行解码时，所述低复杂度校正解码器和所述高复杂度校正解码器被配置为以级联顺序对所述输入数据进行解码。
3.根据权利要求2所述的系统，其中，所述低复杂度校正解码器基于所述级联顺序在所述高复杂度校正解码器之前对所述输入数据进行解码。
4.根据权利要求3所述的系统，其中，响应于所述低复杂度校正解码器不能对所述输入数据进行解码的事件，所述高复杂度校正解码器对所述码字进行解码。
5.根据权利要求3所述的系统，其中，响应于所述低复杂度校正解码器和所述高复杂度校正解码器不能解码所述码字的事件，不可解码的输入数据被丢弃。
6.根据权利要求1所述的系统，还包括位误码率(BER)估计器，所述位误码率估计器被配置为根据所述输入数据来估计位误码率。
7.根据权利要求6所述的系统，其中，基于估计的BER，从所述低复杂度校正解码器和所述高复杂度校正解码器中选择一者。
8.根据权利要求6所述的系统，其中，当所述估计的BER在第一BER范围内时，所述高复杂度校正解码器对所述输入数据进行解码。
9.根据权利要求8所述的系统，其中，当所述估计的BER在第二BER范围内时，所述低复杂度校正解码器解码所述输入数据，其中，所述第一范围内的第一BER大于所述第二范围内的第二BER。
10.根据权利要求1所述的系统，还包括所述光纤接口单元中的编码器。
11.根据权利要求10所述的系统，其中，响应于所述光纤接口单元包括所述编码器的事件，选择所述低复杂度校正解码器来解码所述输入数据。
12.一种用于光纤网络的系统，包括：
收发器，所述收发器包括：
光纤接口单元，所述光纤接口单元包括第一前向校正(FEC)解码器；以及
主机单元，所述主机单元包括第二前向校正(FEC)解码器，
其中，所述主机单元被配置为从所述光纤接口单元接收由第一FEC解码器解码的输入数据。
13.根据权利要求12所述的系统，其中，所述第一FEC解码器和所述第二FEC解码器基于相同的FEC码。
14.根据权利要求13所述的系统，其中，所述第一FEC解码器和所述第二FEC解码器被配置为基于相同的奇偶校验位进行解码。
15.根据权利要求12所述的系统，其中：
所述第一FEC解码器被配置为基于第一数量的奇偶校验位来对所述输入数据进行解码；以及
第二FEC解码器被配置为基于第二数量的奇偶校验位对解码的输入进行解码，所述第二数量的奇偶校验位小于第一数量的奇偶校验位。
16.根据权利要求12所述的系统，其中，所述光纤接口单元和所述主机单元被配置为以使得所述光纤接口可插入到所述收发器。
17.根据权利要求12所述的系统，其中，所述第一FEC解码器包括软判决输入低密度奇偶校验码(LDPC)解码器。
18.根据权利要求17所述的系统，其中，所述软判决输入LDPC解码器包括软判决输入最小和LDPC解码器和软判决输入置信传播LDPC解码器中的其中一者。
19.根据权利要求12所述的系统，其中，所述第二FEC解码是硬判决输入低密度奇偶校验码(LDPC)解码器。
20.根据权利要求19所述的系统，其中，所述硬判决输入LDPC解码器包括硬判决输入位翻转LDPC解码器和硬判决输入最小和LDPC解码器中的其中一者。
CN202280004206.4A 2021-07-04 2022-07-04 具有2阶fec保护的pmd到tc-mac接口 Pending CN117321934A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163218396P 2021-07-04 2021-07-04
US63/218,396 2021-07-04
PCT/US2022/073406 WO2023283541A1 (en) 2021-07-04 2022-07-04 Pmd-to-tc-mac interface with 2-stage fec protection

Publications (1)

Publication Number Publication Date
CN117321934A true CN117321934A (zh) 2023-12-29

Family

ID=84786372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280004206.4A Pending CN117321934A (zh) 2021-07-04 2022-07-04 具有2阶fec保护的pmd到tc-mac接口

Country Status (4)

Country Link
US (2) US11799500B2 (zh)
CN (1) CN117321934A (zh)
DE (1) DE112022000073T5 (zh)
WO (1) WO2023283541A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7296216B2 (en) * 2003-01-23 2007-11-13 Broadcom Corporation Stopping and/or reducing oscillations in low density parity check (LDPC) decoding
US7747923B2 (en) * 2004-08-26 2010-06-29 Teranetics, Inc. Low-power receiver decoding
JP4462342B2 (ja) * 2007-12-18 2010-05-12 ソニー株式会社 復号装置および復号方法
TWI533304B (zh) * 2008-03-11 2016-05-11 艾基爾系統公司 用於儲存資料於具有跨頁區段、多頁編碼及每頁編碼之多位準單元快閃記憶體器件中之方法及裝置
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
US8935595B2 (en) * 2010-03-12 2015-01-13 Lsi Corporation LDPC erasure decoding for flash memories
US20120240007A1 (en) * 2010-10-20 2012-09-20 Stec, Inc. Ldpc decoding for solid state storage devices
US8403571B2 (en) * 2010-12-07 2013-03-26 Corning Cable Systems Llc Apparatuses, systems, and methods for facilitating optical communication between electronic devices
US9337867B2 (en) * 2013-04-11 2016-05-10 Nec Corporation Cyclic decoding for cascaded forward error-correction FEC codes
US20150046775A1 (en) * 2013-08-07 2015-02-12 Broadcom Corporation Encoding and Decoding Schemes to Achieve Standard Compliant Mean Time to False Packet Acceptance
US10419027B2 (en) * 2016-10-13 2019-09-17 Qualcomm Incorporated Adjusted min-sum decoder
US10469103B1 (en) * 2017-04-19 2019-11-05 Seagate Technology Llc Adaptive read retry optimization
US11294594B2 (en) * 2017-08-07 2022-04-05 Kioxia Corporation SSD architecture supporting low latency operation
KR102045437B1 (ko) * 2018-09-07 2019-12-02 고려대학교 산학협력단 저복잡도 신드롬 기반 복호 장치 및 그 방법

Also Published As

Publication number Publication date
DE112022000073T5 (de) 2023-04-20
US11799500B2 (en) 2023-10-24
US20240162920A1 (en) 2024-05-16
WO2023283541A1 (en) 2023-01-12
US20230006693A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US11405134B2 (en) Apparatus and method for communicating data over an optical channel
US7076724B2 (en) System and method for forward error correction
US7073117B1 (en) Method and apparatus for generating bit errors in a forward error correction (FEC) system to estimate power dissipation characteristics of the system
US8560914B2 (en) Method and device for indicating an uncorrectable data block
CN102484483A (zh) 设定迭代译码的迭代次数的方法、迭代译码装置及方法
CN110892658B (zh) 对具有编码符号的目标概率分布的消息进行编码的设备和方法
US20220286332A1 (en) Receiver and receive method for a passive optical network
Narasimha et al. Design of energy-efficient high-speed links via forward error correction
CN111181684B (zh) 解码方法以及解码装置
CN117321934A (zh) 具有2阶fec保护的pmd到tc-mac接口
Morero et al. Novel serial code concatenation strategies for error floor mitigation of low-density parity-check and turbo product codes
CN113347510B (zh) 通信设备、mac芯片、光模块
Kiran et al. A single parity check forward error correction method for high speed I/O
WO2008039098A1 (en) A modified min-sum kernel for a low density parity check (ldpc) code decoder
Ma et al. Fast weighted bit flipping algorithm for higher-speed decoding of low-density parity-check codes
Zhang et al. Implementation of modified fec codec and high-speed synchronizer in 10g-epon
Cole et al. System and method for forward error correction
Poirrier FEC operation in combination with electronic dispersion compensation
Cole et al. System and method for transferring data on a data link

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination