CN117321735A - 使用直写式应力膜校正晶片弯曲的方法 - Google Patents

使用直写式应力膜校正晶片弯曲的方法 Download PDF

Info

Publication number
CN117321735A
CN117321735A CN202280028480.5A CN202280028480A CN117321735A CN 117321735 A CN117321735 A CN 117321735A CN 202280028480 A CN202280028480 A CN 202280028480A CN 117321735 A CN117321735 A CN 117321735A
Authority
CN
China
Prior art keywords
bend
stress
modifying
film
stress film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280028480.5A
Other languages
English (en)
Inventor
夏洛特·库特勒
迈克尔·墨菲
大卫·康克林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN117321735A publication Critical patent/CN117321735A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本文中的技术包括形成直写可调应力膜的方法和使用所述应力膜校正晶片弯曲的方法。该方法可以在涂布机显影机工具或基于轨道的工具上执行。应力膜可以基于在外部刺激下经历交联/解交联的膜，其中直写通过但不限于365nm曝光实现，并且随后的固化用于“图案化”应力。可能不需要显影步骤，这在保持膜平坦性方面提供了额外的显著益处。弯曲量(或产生或影响弯曲特征的内应力)可以通过曝光剂量、烘烤温度、烘烤时间和烘烤次数来调谐。

Description

使用直写式应力膜校正晶片弯曲的方法
相关申请的交叉引用
本披露内容要求于2021年4月15日提交的美国临时申请号63/175,123和于2022年3月24日提交的美国非临时申请号17/703,072的权益，这些申请通过援引以其全文并入本文。
技术领域
本披露内容涉及半导体制造方法，更具体地涉及晶片弯曲减轻。
背景技术
本文提供的背景描述是为了总体上呈现本披露内容的背景。当前发明人的工作在本背景部分中所描述的程度上、以及在提交时间时可能不被认定为现有技术的本说明的方面，既没有明确地也没有隐含地承认是针对本披露内容的现有技术。
半导体制造涉及多个不同的步骤和工艺。一种典型的制造工艺称为光刻法(也称为微光刻法)。光刻法使用如紫外线或者可见光等辐射来在半导体器件设计中生成精细的图案。可以使用包括光刻法、刻蚀、膜沉积、表面清洁、金属化等等的半导体制造技术来构造如二极管、晶体管和集成电路等许多类型的半导体器件。
曝光系统(也称为工具)被用于实施光刻技术。曝光系统通常包括照射系统、用于产生电路图案的掩模版(也称为光掩模)或者空间光调制器(SLM)、投射系统以及用于对准被光敏抗蚀剂所覆盖的半导体晶片的晶片对准台。照射系统以(优选)矩形槽照射场照射掩模版或SLM的区域。投射系统将掩模版图案的被照射区域的图像投射到晶片上。为了实现准确的投射，将在相对较平整或平坦(优选地，高度偏差小于10微米)的晶片上对光图案进行曝光很重要。因此，需要用于校正任何晶片弯曲的方法。
发明内容
本披露内容涉及一种加工衬底的方法，该方法包括：在晶片的背面上形成弯曲修正应力膜，该晶片包括工作表面以及与工作表面相反的背面，该弯曲修正应力膜包括应力修正剂，该弯曲修正应力膜对预定波长的光化辐射敏感；将该弯曲修正应力膜暴露于该预定波长的光化辐射的图案，该弯曲修正应力膜被配置成在沿着该弯曲修正应力膜的暴露于该光化辐射的图案的位置处释放该应力修正剂，该所释放的应力修正剂的浓度对应于该光化辐射的图案；以及执行固化工艺，该固化工艺活化该所释放的应力修正剂并在该弯曲修正应力膜内引起应力改变，该应力改变修正该晶片的弯曲。
本披露内容另外涉及一种加工衬底的方法，该方法包括：在晶片的背面上形成第一弯曲修正应力膜，该晶片包括工作表面以及与工作表面相反的背面，该第一弯曲修正应力膜被配置成响应于具有第一预定波长的光化辐射而释放第一应力修正剂；在该第一弯曲修正应力膜上形成第二弯曲修正应力膜，该第二弯曲修正应力膜被配置成响应于具有第二预定波长的光化辐射而释放第二应力修正剂；将该第一弯曲修正应力膜和该第二弯曲修正应力膜暴露于该第一预定波长的光化辐射的第一图案，该第一弯曲修正应力膜被配置成在沿着该第一弯曲修正应力膜的暴露于该光化辐射的第一图案的位置处释放该第一应力修正剂，该所释放的第一应力修正剂的浓度对应于该光化辐射的第一图案；将该第一弯曲修正应力膜和该第二弯曲修正应力膜暴露于该第二预定波长的光化辐射的第二图案，该第二弯曲修正应力膜被配置成在沿着该第二弯曲修正应力膜的暴露于该光化辐射的第二图案的位置处释放该第二应力修正剂，该所释放的第二应力修正剂的浓度对应于该光化辐射的第二图案；以及执行固化工艺，该固化工艺活化该所释放的第一应力修正剂和该所释放的第二应力修正剂，该固化工艺在该第一弯曲修正应力膜内引起第一应力改变并在该第二弯曲修正应力膜内引起第二应力改变，该第一应力改变和该第二应力改变一起修正该晶片的弯曲。
请注意，本发明内容部分并未指明本披露内容或要求保护的发明的每个实施例和/或递增的新颖方面。相反，本发明内容仅提供了对不同实施例以及新颖性对应点的初步讨论。对于本发明和实施例的附加细节和/或可能的观点，读者被引导到如下文进一步讨论的本披露内容的具体实施方式部分和对应附图。
附图说明
将参考以下附图详细描述作为示例提出的本披露内容的各种实施例，其中，相似的附图标记指代相似的元件，并且其中：
图1A是晶片上的层的示意性立体图，其中这些层之一中引入了缺陷。
图1B是所得晶片弯曲的各种类型和严重程度的示意图。
图2A至图2C是根据本披露内容的实施例的布置在晶片上并暴露于光化辐射的弯曲减轻应力膜的应力图。
图3是展示了根据本披露内容的实施例的形成在表面上的结构或器件的截面衬底段。
图4是展示了根据本披露内容的实施例的形成在晶片的背面上的弯曲修正应力膜的截面衬底段。
图5是展示了根据本披露内容的实施例的应力膜的曝光的截面衬底段。
图6是展示了根据本披露内容的实施例的曝光后的应力膜的截面衬底段。
图7是根据本披露内容的实施例的制造半导体器件的方法的流程图。
具体实施方式
以下披露提供了用于实施所提供的主题的不同特征的许多不同的实施例或示例。下文描述了部件和布置的具体示例以简化本披露内容。当然，这些仅是示例，并且不旨在进行限制。例如，以下描述中的在第二特征上方或其上形成第一特征可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括可以在第一特征与第二特征之间形成附加特征使得第一特征和第二特征可以不直接接触的实施例。另外，本披露内容可能会在各个示例中重复使用附图标记和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或配置之间的关系。进一步地，为了便于描述，在本文中可以使用如“顶部”、“底部”、“下面”、“下方”、“下部”、“上方”、“上部”等空间相关的术语来描述如附图中所展示的一个元素或特征与其他(多个)元素或(多个)特征的关系。除了在附图中所描绘的取向之外，空间相关的术语还旨在涵盖设备在使用或操作中的不同取向。可以以其他方式定向该装置(旋转90度或处于其他取向)，并且因此同样可以解释本文使用的空间相关的描述符。
为了清楚起见，已提出了如本文所描述的不同步骤的讨论顺序。一般来说，这些步骤可以以任何合适的顺序执行。另外，尽管可以在本披露内容的不同地方讨论了本文中的不同特征、技术、配置等中的每一个，但是旨在每个构思可以彼此独立地或彼此组合地执行。因此，可以以许多不同的方式来体现和看待本发明。
本文描述了用于提供旋涂、直写、可调应力膜的技术和用于校正晶片弯曲的方法。本文中的工艺可以在涂布机显影机工具(也称为轨道工具)上执行。这种技术用较少和较便宜的步骤实现校正晶片弯曲。旋涂膜可以基于在外部刺激下经历交联/解交联的膜，其中直写通过但不限于365nm曝光实现，并且随后的固化用于“图案化”应力。此外，膜不需要限于旋涂工艺，并且可以使用其他沉积方法。本文中的技术不需要显影步骤(但是可以是可选的)，这提供了额外的显著益处。弯曲量(或产生或影响弯曲特征的内应力)可以通过曝光剂量、烘烤温度、烘烤时间和烘烤次数来调谐。然而，本文中的应力修正膜本质上可以是有机的，并且具有在暴露于光时交联的特性或成分，或者在暴露于光并接着进行烘烤或固化步骤后交联的特性或成分。膜的性质也可以实现背面晶片涂布。
在3D NAND存储器器件的制造中，器件结构可以背离晶片的工作表面竖直延伸。随着越来越多的存储器存放在这些器件上，器件变得越来越重。图1A是晶片上的层的示意性立体图，其中这些层之一中引入了缺陷。例如，128层可以用于300mm晶片上的3D NAND器件。如图所示，下伏的较早层中的缺陷可能被放大，而引起后续层严重弯曲。图1B示出了正面3DNAND堆叠体中的层数的系统性增大导致进一步的晶片弯曲并提高问题的严重性。这可能引起包括多种问题，包括不均匀性、非平坦性、光刻或其他工艺的覆盖失配以及晶片处置退化。
一些减轻策略包括经由例如化学气相沉积(CVD)在晶片的背面上沉积氮化硅膜，这可能在晶片和器件上引起大量应力。接着，可以对氮化硅的预定部分进行成像、照射或曝光，并随后将其去除，从而减轻晶片上某些点中的应力，因此以不同的方式重新塑形晶片。经由氮化硅膜方法引入的问题是该方法需要不同工具，这可能意味着简单的基于轨道的工艺可能不兼容，并因此可能需要将晶片装载到完全不同的工具中。此外，该方法在晶片的背面放置所需量的氮化硅也可能耗时。此外，该方法通常是对氮化硅膜进行成像或调整氮化硅膜中的图案以减轻晶片的弯曲的非常复杂的工艺。
如本文所述，基于有机物的可交联弯曲减轻膜可以沉积在晶片的背面上。弯曲减轻膜可以实现全局和局部弯曲减轻的灵活性。在实施例中，可以将全局弯曲减轻应用于膜。在实施例中，可以经由晶片的背面上的膜上的可编程直写应力图案来应用局部弯曲减轻，其中直写应力图案可以基于正面的弯曲修正应力图(本文称为“应力图”)。值得注意的是，弯曲减轻膜是基于聚合物的有机膜，该膜使用可以允许在基于轨道的工艺中进行连续加工的工具沉积在晶片的背面上。可以基于应力图施加预定波长的光化辐射来对膜进行成像、照射或曝光，以将应力嵌入膜中，并由此嵌入晶片中，而减轻相反侧或表面上的不期望的弯曲。此外，可以包括曝光步骤和加热或烘烤步骤的曝光工艺不需要显影步骤。因此，此方法可以被认为是生产弯曲减轻膜的直写工艺。弯曲减轻膜也可以被描述为应力膜，因为该膜可以嵌入应力以减轻晶片弯曲。
关于弯曲对制造工具的影响，该工具可以处置(即，移动、运输和操纵)晶片，但是当晶片弯曲接近和超过300μm时可能遇到处置问题。值得注意的是，本文所述的方法可以允许将二次弯曲减轻增大到150μm，同时维持300至400μm的一次弯曲减轻。尽管这是直写，但是仍然可以包括显影步骤。当未曝光的材料存在于未曝光的区域中时，显影步骤可以在较高的固化温度下实现灵活性。例如，如果光酸产生剂的分解温度不高，那么这些区域也可以在高温下交联。
在化学方面，本文描述的方法可以利用化学物质，包括环氧丙烯酸酯、环氧酚醛清漆、苯环丁二烯(BCB)化学物质(其中第尔斯-阿尔德反应可以引发交联)和聚酰亚胺。可以使用的其他类型的化学物质包括任何光引发化学物质，该化学物质在辐照和随后的加热或仅仅曝光时引起交联或键重排以形成某种类型的应力。如果可以在轨道上使用背面涂层来减轻晶片弯曲，那么可以避免复杂的氮化硅膜沉积工艺。
在实施例中，可以通过旋涂工艺或任何沉积工艺将有机制剂沉积在晶片的表面上。可以烘烤该膜以去除过量的溶剂。接着可以将膜暴露于光化辐射的图案。这种光化辐射的图案可以限定应力修正图案或者可以是基于应力修正图案的。可以使用各种光刻工具。优选地，可以使用直写激光器或光刻工具。这可以是数字光加工(DLP)芯片、激光检流计等，它将图案作为一个图像或一次扫描投射。在实施例中，可以使用利用了扫描仪或步进器工具的基于掩模的光刻曝光。尽管直写工具相比基于掩模的工具具有较低的分辨率，但是与图案化晶体管相比，微调应力所需的分辨率可以低得多。此外，用掩模产生的应力图可以是静态的，而使用直写工具可以是动态的，因此如果需要，可以逐个晶片地产生或投射和改变应力图。
如本文所述，光(即光化辐射)的波长可以是365nm，但是也可以使用其他波长。波长可以取决于给定有机膜中所包括的成分。本文的实施例还可以包括使用响应不同波长的光的多个膜。曝光后，可以在曝光后烘烤期间加热膜。然而，不需要显影步骤，并且膜可以在较高的温度下固化，固化的时间和温度取决于膜的厚度和所需的应力量。应注意，可以在固化之前执行显影步骤，但这是可选的。固化温度应该足够高，以在膜内引发较完全的交联。在有机应力膜的初始泛光曝光和固化时，可以实现几十或几百微米的晶片弯曲。
现在参考附图，图2A至图2C是根据本披露内容的实施例的布置在晶片上并暴露于光化辐射的弯曲减轻应力膜的应力图。在实施例中，晶片可以包括第一表面和第二表面。例如，晶片的第一表面可以是制造目标器件的工作表面，并且第二表面可以是晶片的背面。晶片的背面可以具有形成在其上的弯曲修正应力膜(本文称为“应力膜”)。应力膜可以是有机膜或基于聚合物的膜。
在实施例中，图2A至图2C展现了有机应力膜可以如何影响晶片弯曲。应力膜可以经由例如旋涂沉积在晶片的背面上。可以设想到其他沉积工艺，比如溅射涂布、喷涂、刮涂、CVD、物理气相沉积(PVD)和原子层沉积(ALD)以及其他。可以根据预定的图案或形状来对应力膜进行曝光，比如穿过晶片的中间的应力膜的条带。如图2A至图2C所示，应力膜的100mm条带沿着晶片的中间向下曝光，并暴露于波长为365nm的光。包括曝光的应力膜的晶片可以在曝光后烘烤期间被加热，接着在较高的温度下固化。额外的固化步骤可以增大晶片弯曲，从而实现可调应力膜。应力图中的每一个都附有相同的表格，其中包括额外的工艺信息以供参考。
图2A至图2C示出了表(左)中的工艺条件和环氧酚醛清漆膜的对应应力图，所得的鞍形图案图像穿过晶片的中心。
在图2A中，在175℃下进行第一次固化持续10分钟，这针对厚度为17μm的应力膜导致约88μm的晶片弯曲。
在图2B中，在200℃下进行第二次固化持续另外的10分钟，这导致约214μm的晶片弯曲。
在图2C中，在200℃下进行第三次固化持续另外的5分钟，这导致约260μm的晶片弯曲。
如前所述，这种应力膜中所包括的化学物质可以包括但不限于环氧丙烯酸酯、环氧酚醛清漆、BCB化学物质(其中第尔斯-阿尔德反应可以引发交联)和聚酰亚胺。同样，图2A至图2C中所示的晶片弯曲展现了应力膜确实会引起晶片弯曲，并且同样地，可以用于由于其上制造的器件而已经弯曲的晶片上，以便减轻或校正所述晶片弯曲。
如上所述，涂布机显影机系统可以用于本文中的应力膜的旋涂沉积。这些工具可以包括用于涂布晶片、烘烤晶片和对膜进行显影的多个模块。本文描述的涂布机显影机工具也可以包括直写曝光模块。接着，涂布机显影机系统可以在各种旋涂、烘烤/固化模块和曝光模块之间搬运晶片，或者搬运到所附接的扫描仪/步进器工具。此外，本文描述的涂布机显影机工具还可以包括分配点混合。也就是说，就在分配在晶片上之前，化学品可以在分配喷嘴处或附近混合。例如，可以在喷嘴处将溶剂添加到抗蚀剂，以调节粘度或膜厚度。
本文中的技术可以用于减轻或抵消微制造工艺所造成的弯曲。本文中的应力膜可以通过给定的微制造工艺沉积多次。例如，如前所述，3DNAND存储器器件可以具有128层或更多层的膜堆叠体以产生存储器器件。此层堆叠体可能对晶片施加显著应力，从而导致弯曲，而使覆盖错误成为问题。同样，3D逻辑预期具有许多层，并且类似地需要校正晶片弯曲。
为此，图3是展示了根据本披露内容的实施例的形成在表面上的结构或器件399的截面衬底段。在实施例中，晶片305包括第一表面310和第二表面315。例如，晶片的第一表面310可以是制造目标器件的工作表面，并且第二表面315可以是晶片的背面。形成在工作表面310上的器件399可以是有源器件或部分形成的有源器件，比如晶体管或存储器单元。晶片305可以被接收在涂布机显影机工具或其他基于轨道的工具的涂布模块中。
图4是展示了根据本披露内容的实施例的形成在晶片305的背面315上的弯曲修正应力膜325(本文称为“应力膜325”)的截面衬底段。在实施例中，晶片305可以被翻转，并且应力膜325可以形成在背面315上，但是晶片305不需要被翻转。例如，该工具可以包括用于竖直向上的涂布、喷涂或沉积的系统。也就是说，晶片305可以继续在轨道上，并且工具可以通过喷涂在晶片的背面315上形成应力膜315。在任何情况下，应力膜325可以形成在背面315上，并且应力膜325可以是被配置成响应于光化辐射释放应力修正剂的有机膜。也就是说，应力膜325可以包括一种或多种光酸产生剂、热酸产生剂、光引发剂、光破坏碱等。如上所述，应力膜325可以包括各种环氧树脂材料或树脂或其他有机材料，这些材料将在酸、碱或自由基存在的情况下由于固化而在应力膜325内产生应力(拉伸或压缩)。对于布置在工作表面310上的器件399，可以沉积保护填充物或保护膜，或者可以附接载体晶片，以有助于晶片305的处置。
应注意，本文使用工作表面310和背面315来标记晶片305的相反侧。在一些微制造工艺中，给定的晶片可以在两侧上形成有源器件或功率输送结构。在这种情况下，取决于制造工艺阶段，工作表面310或背面315可以接收应力膜325。
图5是展示了根据本披露内容的实施例的应力膜325的曝光的截面衬底段。在实施例中，应力膜325可以暴露于光化辐射的图案，该光化辐射释放应力膜325内的应力修正剂。此曝光步骤可以在涂布机显影机工具上的直写模块内执行，或者转移到分开或连接的工具中进行曝光。光化辐射可以被图案化，其中在具有应力膜325的晶片305的背面315上的坐标位置处接收或多或少的辐射。分辨率可以取决于被选择用于执行曝光的特定光刻系统。在给定坐标位置处释放的应力修正剂的浓度可以基于照射应力膜325的光化辐射的图案。这由图6中的应力膜325的较密集阴影部分表示。
图6是展示了根据本披露内容的实施例的曝光后的应力膜325的截面衬底段。在实施例中，可以执行一个或多个固化步骤，比如在图2A至图2C中描述的那些。晶片305可以被转移到涂布机显影机工具的烘烤/固化模块。固化工艺可以活化应力膜325中的应力修正剂，并在应力膜325内引起足以修正晶片305的弯曲的所修正的应力。例如，在暴露于光时，光酸产生剂(PAG)(在非限制性示例中)可以产生光酸，该光酸进而在烘烤和固化时催化环氧交联反应。正是应力膜325中的交联反应引起应力减轻。在一些实施例中，成像或暴露于光化辐射的图案可以直接改变应力膜325，并由此直接改变或修正晶片305的弯曲。例如，可以经由图案化的曝光，利用成像和去除键结交互作用(比如氢键结交互作用)来减轻应力。也就是说，图案化的曝光可以通过活化例如光活性化合物(PAC)并去除预曝光PAC的抑制效应来减轻应力，而不是引发应力。所修正的应力可以是由交联、物质间的修改键结或其他缠结引起的。例如，应力膜325经由应力修正剂进行的交联量可以对应于基于光化辐射的图案在给定坐标位置释放的应力修正剂的浓度。根据试剂和膜的特性，应力可以是拉伸或压缩内应力。既而，应力膜325中的所得应力可以例如抵消微制造工艺步骤所造成的晶片中的应力。图6展示了应力膜325基于光的投射图案和一个或多个固化步骤通过应力膜325中的坐标位置具有或多或少的应力。
因此，翘曲的晶片可以用本文描述的应力膜325扁平化。直写可编程图案本质上通过交联或化学转化来活化(或预活化)应力，该交联或化学转化由特定波长的光或电磁能活化，该特定波长的光或电磁能可以包括红外(IR)或热区域中的较长波长。IR波长可以用于通过晶片305图案化应力膜325，即，通过工作表面310曝光。然而，在晶片的工作表面上制造器件可能削弱通过晶片图案化应力膜325的能力，特别是在器件制造工艺的后期阶段。在一些实施例中，可以在轨道器件或器件制造设备中使用具有空间温度控制的晶片卡盘来活化背面膜。可以基于添加剂而不是给定有机膜中的聚合物，使用不同波长的光来定制应力活化。因此，本文的应力膜325引发反应力，而不是像刻蚀膜那样释放应力，但是不需要刻蚀步骤。在一些实施例中，晶片可以被翻转(比如图5的晶片)，因此电磁能被图案化到被成像的一侧上，而不是经由背面315。
如前所述，可以在固化之前执行显影工艺或步骤。如果执行显影工艺，那么可以导致晶片的背面上的高度的失配。因此，可以在背面上的应力膜325上沉积或形成填充物。接着，在将晶片305翻转回来用于继续制造和加工之前，可以对底填物进行平坦化，否则具体位置中的膜高度的失配本身可能引发晶片305的变形。然而，这应该进一步突出直写控制的益处，其中不需要显影工艺，并且不会导致某种膜高度失配。在直写中，可以形成平坦膜，可以引发弯曲，并且膜保持平坦。
在实施例中，可以沉积两个或更多个应力膜325。每个给定的膜可以由相同或不同的波长活化。这种多层工艺可以用于产生累积应力或差异应力。对于较低分辨率的晶片弯曲校正，本文中的膜可以简单地通过目标或图案化加热来活化，而不需要光活化图案步骤(即，全局弯曲减轻)。基于区域的加热或基于掩模的加热固化或微波加热可以引起位置特定的交联。在这种情况下，可以使用光酸产生剂(PAG)或热酸产生剂(TAG)，因为大多数PAG可以在足够高的温度下充当TAG。
在实施例中，应力膜的背面集成可能导致可能影响器件良率的折衷。利用设计技术共同优化，其中多方向致动应力膜被计划用于正面集成，该技术的益处可以在没有折衷的情况下实现。在这样的实施方案中，应力膜325可以形成在工作表面310上，比如在晶片305上的器件之间的区域中，沿着工作表面310的周边，或者甚至在器件的顶部上。
本文中的技术可以影响几百微米的晶片弯曲，这足以抵消在半导体制造期间在晶片上观察到的晶片弯曲和翘曲。本文中的所得弯曲修正可以是一阶和二阶弯曲校正，比如鞍形弯曲。本文中的技术可以在整个半导体制造工艺期间使用。例如，在用本文中的膜校正了初始弯曲之后，可以执行额外的加工。这种额外的加工又会导致额外的翘曲。在这一点上，可以添加、图案化并接着固化第二个弯曲修正膜。替代地，剥离第一弯曲修正膜，接着第二次测量晶片翘曲，并且接着根据第二次晶片弯曲测量来沉积和图案化随后的弯曲修正。
图7是根据本披露内容的实施例的加工衬底的方法700的流程图。
在步骤705中，可以由工具接收晶片305，晶片305包括第一表面310(工作表面310)和第二表面315(背面315)。
在步骤710中，可以在晶片305的背面315上形成应力膜325。应力膜325可以包括应力修正剂，应力膜325对预定波长的光化辐射敏感。
在步骤715中，可以使应力膜325暴露于预定波长的光化辐射的图案。应力膜325可以被配置成在沿着应力膜325的暴露于光化辐射图案的位置处释放应力修正剂。所释放的应力修正剂的浓度可以对应于光化辐射的图案。
在步骤720中，可以执行固化工艺。固化工艺可以活化所释放的应力修正剂，并在应力膜325内引起应力改变，以修正晶片305的弯曲，并使晶片305较接近平坦。
在步骤725中，可以可选地在固化之前执行显影工艺。
在前述描述中，已阐述了具体细节，比如处理系统的特定几何形状以及对其中使用的各种部件和工艺的描述。然而，应理解，可以在脱离这些具体细节的其他实施例中实践本文中的技术，并且这样的细节是出于解释而非限制的目的。已参考附图描述了本文披露的实施例。类似地，出于解释的目的，已阐述了具体的数字、材料和配置以便提供透彻的理解。然而，可以在没有这样的具体细节的情况下实践实施例。具有基本上相同的功能构造的部件由相似的参考字符表示，且因此可以省略任何冗余的描述。
已将各种技术描述为多个不连续的操作以辅助理解各种实施例。描述的顺序不应被解释为暗指这些操作必需依赖于顺序。实际上，这些操作不需要以呈现的顺序执行。可以以与所描述的实施例的顺序不同的顺序来执行所描述的操作。在附加实施例中，可以执行各种附加操作和/或可以省略所描述的操作。
如本文所使用的，“衬底”或“目标衬底”通常是指根据本发明被加工的对象。衬底可以包括器件(特别是半导体或其他电子器件)的任何材料部分或结构，并且可以例如是基础衬底结构(比如，半导体晶片、掩模版)、或基础衬底结构上的层或上覆于基础衬底结构的层(比如，薄膜)。因此，衬底不限于已图案化或未图案化的任何特定基础结构、底层或上覆层，而是设想为包括任何这样的层或基础结构、以及层和/或基础结构的任何组合。该描述可以参考特定类型的衬底，但这仅出于展示性目的。
本领域技术人员还将理解，可以对上文解释的技术的操作做出许多变化，同时仍然实现本发明的相同目标。本披露内容的范围旨在涵盖这样的变化。因而，本发明的实施例的前述描述并非旨在为限制性的。相反，在所附权利要求中呈现了对本发明的实施例的任何限制。

Claims (20)

1.一种加工衬底的方法，该方法包括：
在晶片的背面上形成弯曲修正应力膜，该晶片包括工作表面以及与该工作表面相反的该背面，该弯曲修正应力膜包括应力修正剂，该弯曲修正应力膜对预定波长的光化辐射敏感；
将该弯曲修正应力膜暴露于该预定波长的光化辐射的图案，该弯曲修正应力膜被配置成在沿着该弯曲修正应力膜的暴露于该光化辐射的图案的位置处释放该应力修正剂，该所释放的应力修正剂的浓度对应于该光化辐射的图案；以及
执行固化工艺，该固化工艺活化该所释放的应力修正剂并在该弯曲修正应力膜内引起应力改变，该应力改变修正该晶片的弯曲。
2.如权利要求1所述的方法，其中，该固化工艺活化该所释放的应力修正剂进一步包括基于该光化辐射的图案在该弯曲修正应力膜内引起交联。
3.如权利要求1所述的方法，其中，该弯曲修正应力膜包括响应于该预定波长的光化辐射而产生酸的光酸产生剂。
4.如权利要求1所述的方法，其中，该弯曲修正应力膜包括响应于该预定波长的光化辐射而产生自由基的光引发剂。
5.如权利要求1所述的方法，其中，在不将显影剂引入到该晶片上的情况下，执行形成该弯曲修正应力膜、将该弯曲修正应力膜暴露于该光化辐射的图案以及执行该固化工艺的这些步骤。
6.如权利要求1所述的方法，其中，执行该固化工艺进一步包括向该晶片施加热量，直到在该弯曲修正应力膜内达到预定的交联度。
7.如权利要求1所述的方法，其中，将该弯曲修正应力膜暴露于该光化辐射的图案进一步包括以基于要实现的弯曲修正的所选择的值的光化辐射的强度进行照射。
8.如权利要求1所述的方法，其中，该应力改变修正该晶片的弯曲进一步包括减小该整个工作表面上的晶片弯曲值，从而导致该晶片与沉积该弯曲修正应力膜之前相比具有减小的曲率。
9.如权利要求1所述的方法，其中，该弯曲修正应力膜包括光碱产生剂。
10.如权利要求1所述的方法，进一步包括
在该晶片的背面上沉积第二弯曲修正应力膜，该第二弯曲修正应力膜包括第二应力修正剂，该第二弯曲修正应力膜对第二预定波长的光化辐射敏感；
将该第二弯曲修正应力膜暴露于该光化辐射的第二图案，其中
该固化工艺活化该所释放的第二应力修正剂，并在该弯曲修正应力膜内引起该应力改变，该应力改变修正该晶片的弯曲。
11.如权利要求1所述的方法，进一步包括
在该晶片的背面上沉积第二弯曲修正应力膜，该第二弯曲修正应力膜包括第二应力修正剂，该第二弯曲修正应力膜对第二预定波长的光化辐射敏感；
将该第二弯曲修正应力膜暴露于该光化辐射的第二图案；以及
执行第二固化工艺，该第二固化工艺活化该所释放的第二应力修正剂并在该弯曲修正应力膜内引起应力改变，该应力改变修正该晶片的弯曲。
12.如权利要求11所述的方法，其中，该第一预定波长和该第二预定波长不同。
13.如权利要求1所述的方法，其中，该光化辐射的图案基于该晶片的弯曲修正应力图。
14.如权利要求1所述的方法，其中，该弯曲修正应力图指示沿着该晶片的背面的坐标位置上减轻的应力值。
15.如权利要求1所述的方法，其中，该弯曲修正应力膜是通过旋涂沉积来沉积的。
16.如权利要求15所述的方法，进一步包括在生长第三类型外延材料之前，沿着未覆盖的一个或多个沟道材料形成硅化物。
17.如权利要求1所述的方法，其中，该弯曲修正应力膜是环氧树脂膜。
18.如权利要求1所述的方法，其中，该光化辐射的图案是由直写光刻系统提供的。
19.如权利要求1所述的方法，其中，该光化辐射的图案是由基于掩模的光刻系统提供的。
20.一种加工衬底的方法，该方法包括：
在晶片的背面上形成第一弯曲修正应力膜，该晶片包括工作表面以及与工作表面相反的背面，该第一弯曲修正应力膜被配置成响应于具有第一预定波长的光化辐射而释放第一应力修正剂；
在该第一弯曲修正应力膜上形成第二弯曲修正应力膜，该第二弯曲修正应力膜被配置成响应于具有第二预定波长的光化辐射而释放第二应力修正剂；
将该第一弯曲修正应力膜和该第二弯曲修正应力膜暴露于该第一预定波长的光化辐射的第一图案，该第一弯曲修正应力膜被配置成在沿着该第一弯曲修正应力膜的暴露于该光化辐射的第一图案的位置处释放该第一应力修正剂，该所释放的第一应力修正剂的浓度对应于该光化辐射的第一图案；
将该第一弯曲修正应力膜和该第二弯曲修正应力膜暴露于该第二预定波长的光化辐射的第二图案，该第二弯曲修正应力膜被配置成在沿着该第二弯曲修正应力膜的暴露于该光化辐射的第二图案的位置处释放该第二应力修正剂，该所释放的第二应力修正剂的浓度对应于该光化辐射的第二图案；以及
执行固化工艺，该固化工艺活化该所释放的第一应力修正剂和该所释放的第二应力修正剂，该固化工艺在该第一弯曲修正应力膜内引起第一应力改变并在该第二弯曲修正应力膜内引起第二应力改变，该第一应力改变和该第二应力改变一起修正该晶片的弯曲。
CN202280028480.5A 2021-04-15 2022-03-30 使用直写式应力膜校正晶片弯曲的方法 Pending CN117321735A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163175123P 2021-04-15 2021-04-15
US63/175,123 2021-04-15
US17/703,072 US20220336226A1 (en) 2021-04-15 2022-03-24 Method of correcting wafer bow using a direct write stress film
US17/703,072 2022-03-24
PCT/US2022/022529 WO2022221060A1 (en) 2021-04-15 2022-03-30 Method of correcting wafer bow using a direct write stress film

Publications (1)

Publication Number Publication Date
CN117321735A true CN117321735A (zh) 2023-12-29

Family

ID=83602562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280028480.5A Pending CN117321735A (zh) 2021-04-15 2022-03-30 使用直写式应力膜校正晶片弯曲的方法

Country Status (6)

Country Link
US (1) US20220336226A1 (zh)
JP (1) JP2024517612A (zh)
KR (1) KR20230170006A (zh)
CN (1) CN117321735A (zh)
TW (1) TW202305956A (zh)
WO (1) WO2022221060A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117275356B (zh) * 2023-11-23 2024-04-12 荣耀终端有限公司 柔性显示屏、电子设备及电子设备组件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
US9397051B2 (en) * 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
JP6554483B2 (ja) * 2014-03-25 2019-07-31 カール ツァイス エスエムエス リミテッド 光学構成要素及び／又はウェーハの予め決められた３次元輪郭を発生させる方法及び装置
JP2020047617A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 基板処理装置、半導体装置の製造方法、および被加工基板
WO2020073218A1 (en) * 2018-10-10 2020-04-16 Applied Materials, Inc. Techniques and apparatus for anisotropic stress compensation in substrates using ion implantation

Also Published As

Publication number Publication date
WO2022221060A1 (en) 2022-10-20
US20220336226A1 (en) 2022-10-20
TW202305956A (zh) 2023-02-01
JP2024517612A (ja) 2024-04-23
KR20230170006A (ko) 2023-12-18

Similar Documents

Publication Publication Date Title
US10157747B2 (en) Location-specific tuning of stress to control bow to control overlay in semiconductor processing
US8043794B2 (en) Method of double patterning, method of processing a plurality of semiconductor wafers and semiconductor device
US11137685B2 (en) Semiconductor method of protecting wafer from bevel contamination
JP2009534870A (ja) パターン内の最小ピッチを短縮させる方法
US20210020435A1 (en) Method for tuning stress transitions of films on a substrate
US6764808B2 (en) Self-aligned pattern formation using wavelenghts
US20070281248A1 (en) Stabilization of deep ultraviolet photoresist
US20220336226A1 (en) Method of correcting wafer bow using a direct write stress film
JPH097924A (ja) 半導体装置の製造装置及び半導体装置の製造方法
US20160299427A1 (en) Method of forming fine patterns
US20230161267A1 (en) Precision multi-axis photolithography alignment correction using stressor film
TWI816764B (zh) 使用校準修整用劑之臨界尺寸校正方法
TWI238456B (en) Composite layer method for minimizing PED effect
US6156480A (en) Low defect thin resist processing for deep submicron lithography
US20240203797A1 (en) Three-dimensional multiple location compressing bonded arm-poisedon 4 and poisedon 5 advanced integration
TW202409735A (zh) 經由晶圓形狀控制的卡盤補償方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination