CN117318712A - 一种低功耗的基于非均匀量化器的逐次逼近模数转换电路 - Google Patents

一种低功耗的基于非均匀量化器的逐次逼近模数转换电路 Download PDF

Info

Publication number
CN117318712A
CN117318712A CN202310931296.8A CN202310931296A CN117318712A CN 117318712 A CN117318712 A CN 117318712A CN 202310931296 A CN202310931296 A CN 202310931296A CN 117318712 A CN117318712 A CN 117318712A
Authority
CN
China
Prior art keywords
successive approximation
digital conversion
transistor
analog
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310931296.8A
Other languages
English (en)
Inventor
周柯
金庆忍
奉斌
莫枝阅
王晓明
卢柏桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electric Power Research Institute of Guangxi Power Grid Co Ltd
Original Assignee
Electric Power Research Institute of Guangxi Power Grid Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electric Power Research Institute of Guangxi Power Grid Co Ltd filed Critical Electric Power Research Institute of Guangxi Power Grid Co Ltd
Priority to CN202310931296.8A priority Critical patent/CN117318712A/zh
Publication of CN117318712A publication Critical patent/CN117318712A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种低功耗的基于非均匀量化器的逐次逼近模数转换电路包括，针对非均匀的较低速信号，设计了对高幅值信号分配较少分辨率，对低幅值信号分配较多分辨率，即较小的幅度分量用较高的比特数进行量化，较大的幅度分量用较少的比特数进行量化。减少了逐次逼近模数转换控制逻辑中所需的转换步数，降低了整体设计的动态功耗。

Description

一种低功耗的基于非均匀量化器的逐次逼近模数转换电路
技术领域
本发明涉及集成电路技术领域，尤其涉及一种低功耗的基于非均匀量化器的逐次逼近模数转换电路。
背景技术
传统的模拟前端电路由仪器放大器、信号滤波器、模数转换器组成，由于很多条件下，需要对模拟数据进行长时间持续采集，这就要求系统具备低功耗、可靠性及准确性。在低功率和较低速度的情况下，通常使用逐次逼近模数转换电路(SAR-逐次逼近模数转换电路)。在这样的系统中，逐次逼近模数转换电路通常是最耗电的部分。
针对这种非均匀信号的特点，传统的非线性量化技术，如对数量化器，随着输入样本值的增加，步长越来越大，以及其它方法，如检测样本是否位于平均值周围的窗口内，并执行几个比特的转换，通过减少转换周期的数量来节省功率。一种可重新配置的逐次逼近模数转换电路提出可以适合分段线性量化器特性的量化器。他们的方法涉及多个子DAC，这些子DAC以附加运算放大器和比较器以及更复杂的控制电路的形式产生功率开销。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述现有存在的问题，提出了本发明。
因此，本发明提供了一种低功耗的基于非均匀量化器的逐次逼近模数转换电路，能够解决背景技术中提到的问题。
为解决上述技术问题，本发明提供如下技术方案，一种低功耗的基于非均匀量化器的逐次逼近模数转换电路，包括：
电容式DAC模块、动态比较器模块以及控制逻辑模块，
所述电容式DAC模块，用于结合电容极板上的电荷重新分布的工作原理，完成数字码到模拟电压的转变，并获取所述电容式DAC模块的输出电压进入比较器进行循环工作；
所述动态比较器模块，用于将所述电容式DAC模块输出的两个模拟信号进行比较，得到二进制信号；
所述控制逻辑模块，用于进行二进制搜索算法，并进行逐次逼近的转换。
作为本发明所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路的一种优选方案，其中：所述电容式DAC模块包括8位电容式数模转换器，并采用Ci＝2i-1×C0的二进制加权电容阵列；
所述电容式DAC模块工作过程可分成三个阶段，采样、保持和电荷重分配；
当位于采样阶段时，电容上极板接VCM电位，电容下极板接输入电平Vin，此时电容上存储的电荷量为Q＝C×Vin。
作为本发明所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路的一种优选方案，其中：所述电容式DAC模块还包括，
当位于保持阶段时，将接VCM电位的电容上极板断开，将接输入电平Vin的电容下极板，改为接0电位，电容没有放电通路，在采样阶段电容存储的电荷量不变，电容两端电压不变，电容的上极板电压变为VCM-Vin，输入电压转移到比较器的输入端；
当位于重分配阶段时，先将最高位电容的下极板由接0电位变成了接参考电压Vref，除去最高位之外的电容下极板电压不变，此时比较器的输入端电压由VCM-Vin变为了VCM-Vin+1/2*Vref。
作为本发明所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路的一种优选方案，其中：所述动态比较器模块还包括单相时钟Φ、若干晶体管以及互连线路，所述若干晶体管包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14以及晶体管M15；
当处于第一阶段时，若单相时钟Φ值低于第一阈值，晶体管M3和M4将节点VL和VR预充至VDD，晶体管M8和M9将节点Vout+和Vout-放电至地，通过晶体管M12和M13来复位VX和VY降低失调参数；
当处于第二阶段时，若单相时钟Φ值增加，VL和VR以不同的速率放电，差分电压通过M6、M7、M10和M11组成的正反馈回路被放大，产生轨到轨的高低输出信号。
作为本发明所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路的一种优选方案，其中：所述动态比较器模块包括，
所述动态比较器模块不消耗静态功率，直接产生轨对轨输出，两级动态比较器采用了差分输入差分输出的结构，V+和V-是差分输入信号；
当V+＞V-时，Vout+输出高电平“1”，Vout-输出低电平“0”；
当V-＞V+时，Vout-输出高电平“1”，Vout+输出低电平“0”。
作为本发明所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路的一种优选方案，其中：所述控制逻辑模块包括，当比较器的比较结果输入到所述控制逻辑模块时，则依次从高位到低位来确定每一位数字码的输出，并且通过逻辑门电路控制电容下极板的电平以实现不同的电容开关时序。
作为本发明所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路的一种优选方案，其中：所述控制逻辑模块还包括逐次逼近的算法，
所述逐次逼近的算法包括，采样保持电路工作，处理输入信号；
将所述输入信号的结果进行模数转换，逐次逼近模数转换电路将最高位设置为1，低N-1位为0，将数字码100……00通过DAC转换为Vref/2，和输入电压Vin比较。
作为本发明所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路的一种优选方案，其中：所述逐次逼近的算法还包括，
若Vin＞Vref/2，则最高位数字码为1；
若Vin＜Vref/2，则最高位数字码为0；
将次高位设置为1，重复最高位的比较过程，得到次高位的数字码，并进行循环比较和转换，经过N次比较和转换之后，得到一个与输入模拟量对应的N位数字码，完成整个模数转换过程。
作为本发明所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路的一种优选方案，其中：还包括，
设置一个输入电压过渡点，对于非均匀的较低速输入信号，该过渡点被设置为采样信号的平均值；
将采样输入电压与该过渡点电压进行比较；
逐次逼近模数转换电路判断样本是否低于过渡点。
作为本发明所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路的一种优选方案，其中：还包括，电容器阵列使用金属-绝缘体-金属电容器。
本发明的有益效果：本发明提出一种低功耗的基于非均匀量化器的逐次逼近模数转换电路，针对非均匀的较低速信号，设计了对高幅值信号分配较少分辨率，对低幅值信号分配较多分辨率，即较小的幅度分量用较高的比特数进行量化，较大的幅度分量用较少的比特数进行量化。减少了逐次逼近模数转换控制逻辑中所需的转换步数，降低了整体设计的动态功耗。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明一个实施例提供的一种低功耗的基于非均匀量化器的逐次逼近模数转换电路结构示意图；
图2为本发明一个实施例提供的一种低功耗的基于非均匀量化器的逐次逼近模数转换电路的电容式DAC模块的电路图；
图3为本发明一个实施例提供的一种低功耗的基于非均匀量化器的逐次逼近模数转换电路的动态比较器模块的电路图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本发明的具体实施方式做详细的说明，显然所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明的保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
同时在本发明的描述中，需要说明的是，术语中的“上、下、内和外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一、第二或第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本发明中除非另有明确的规定和限定，术语“安装、相连、连接”应做广义理解，例如：可以是固定连接、可拆卸连接或一体式连接；同样可以是机械连接、电连接或直接连接，也可以通过中间媒介间接相连，也可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1
参照图1-3，为本发明的第一个实施例，该实施例提供了一种低功耗的基于非均匀量化器的逐次逼近模数转换电路，包括：
如图1所示，本发明所提供的基于非均匀量化器的逐次逼近模数转换电路，包括：电容式DAC模块、动态比较器模块以及SAR控制逻辑模块；
其中，Vin为输入信号，信号进来以后，SAR控制逻辑控制电容式DAC中开关进行电容充电，然后控制电容阵列通过选取特定电容导通，从而得到想要得电压值，再将该电压与Vin比较，重复上述过程，直到最小LSB(最小分辨率)的值。
更进一步的，电容式DAC模块通过电容极板上的电荷重新分布的工作原理，用于实现数字码到模拟电压的转变，再通过电容型数模转换器的输出电压进入比较器的循环工作，来实现逐次逼近模数转换电路的功能。该模块采用标准的8位电容式数模转换器(CDAC)架构，采用Ci＝2i-1C0的二进制加权电容阵列。
更进一步的，CDAC拓扑如图2所示，在同一块内集成了采样和比较操作。输入直接采样到电容阵列上，电容阵列在每个时钟周期内根据SAR逻辑进行切换。DAC直接产生比较值，而不需要使用比较器额外的运算放大器缓冲。
其中，Dsample为输入采样值，SAR控制逻辑控制电容式DAC中开关进行电容充电，然后控制电容阵列通过选取特定电容导通，从而得到想要得电压值，再将该电压与Vin比较，用二分法的办法，先比较采样值与Vref/2的大小，如果前者大，则与3/4Vref比较；如果前者小，则与1/4Vref比较，重复上述过程，不断二分。
应说明的是，其工作过程可分成三个阶段：采样、保持和电荷重分配，首先是采样，在采样阶段，电容上极板接VCM电位，电容下极板接输入电平Vin。由电容电荷公式可知，此时电容上存储的电荷量为Q＝C×Vin。在保持阶段，原先接VCM电位的电容上极板断开，原先接输入电平Vin的电容下极板，改为接0电位。由于电容没有放电通路，所以在采样阶段电容存储的电荷量不会改变，即电容两端电压不变，电容的上极板电压变为了VCM-Vin。这就使输入电压转移到了比较器的输入端，以便进行后续的转换。在重分配阶段，先将最高位电容的下极板由接0电位变成了接参考电压Vref，除去最高位之外的电容下极板电压不变，此时比较器的输入端电压由VCM-Vin变为了VCM-Vin+1/2*Vref。如果比较器输出1，则Vin＞1/2*Vref，转换得到最高位数字码为1。如果比较器输出0，则Vin＜1/2*Vref，转换得到最高位数字码为0。
更进一步的，逐次逼近模数转换电路遵循该方法，依次得到其他位的数字码，直到得到最低位数字码。再将从高到低得到的数字码并行输出，就是输入电压Vin对应的二进制码，以逐次逼近原理完成了一次模数转换。电容器阵列使用金属-绝缘体-金属(MiM)电容器来实现。
更进一步的，动态比较器模块用于将差分电容型DAC输出的两个模拟信号进行比较，得到二进制信号。该动态比较器不消耗静态功率，直接产生轨对轨输出，单相时钟Φ被用于该电路。
应说明的是，比较器电路如图3所示，两级动态比较器采用了差分输入差分输出的结构，V+和V-是差分输入信号，当V+＞V-时，Vout+输出高电平“1”，Vout-输出低电平“0”；当V-＞V+时，Vout-输出高电平“1”，Vout+输出低电平“0”。
更进一步的，在第一阶段Φ较低时，晶体管M3和M4将节点VL和VR预充至VDD,晶体管M8和M9将节点Vout+和Vout-放电至地。通过晶体管M12和M13来复位VX和VY以减小失调。
更进一步的，在第二阶段，Φ变高，比较器处于比较阶段，由于输入电压值的不同，VL和VR开始以不同的速率放电；放电速度快的一端更早使对应第二级输入管导通，电路开始正反馈工作，对应的输出端电压转换成逻辑低电压，而另一个输出端则迅速上升到逻辑高电压。
更进一步的，动态比较器在整个比较工作过程中，直流电流受到晶体管开关的限制，只在短时间内产生静态功耗，因此比较器的静态功耗可以几乎忽略不计。时钟频率必须明显大于输入信号的频率，以便进行准确的比较。因此，逐次逼近模数转换电路的内部时钟被设置为采样时钟的10倍。
应说明的是，SAR控制逻辑模块用于实现二进制搜索算法从而实现逐次逼近的转换。比较器的比较结果输入到SAR逻辑电路，依次从高位到低位来确定每一位数字码的输出，并且通过一系列的逻辑门电路控制电容下极板的电平以实现不同的电容开关时序。
应说明的是，与传统的逐次逼近模数转换电路在量化器特性的中点开始量化过程不同，所提出的逐次逼近模数转换电路设置了一个输入电压过渡点，该输入电压过渡点是根据采样信号的特点来决定的，对于非均匀的较低速输入信号，该过渡点被设置为采样信号的平均值。将采样输入电压与该过渡点电压进行比较。逐次逼近模数转换电路确定样本是否在平均值附近的一个范围内(低于过渡点)，并继续量化特征的较低范围。
因此，当输入模拟电压低于该过渡电压时，本实施例需要7个转换周期，当更进一步的，输入模拟电压高于该过渡电压时，本实施例只需5个转换周期，从而减少了电容器的切换量和动态功耗。
更进一步的，逐次逼近的算法流程是：第一步，采样保持电路工作，处理输入信号；第二步，将第一步的结果进行模数转换。逐次逼近模数转换电路将最高位设置为1，低N-1位为0，将数字码100……00通过DAC转换为Vref/2，和输入电压Vin比较。如果Vin＞Vref/2，则最高位数字码为1；如果Vin＜Vref/2，则最高位数字码为0。然后再将次高位设置为1，重复最高位的比较过程，从而得到次高位的数字码。经过N次比较和转换之后，就能得到一个与输入模拟量对应的N位数字码，即完成了整个模数转换过程。而该发明通过设置一个输入电压过渡点，来设置了高分辨率和低分辨率两种模式，即较小的幅度分量用较高的比特数进行量化，较大的幅度分量用较少的比特数进行量化。
实施例2
参照图1-3，为本发明的一个实施例，提供了一种低功耗的基于非均匀量化器的逐次逼近模数转换电路，为了验证本发明的有益效果，通过对比实验进行科学论证。
表1不同状态下功耗对比表
本发明提出一种低功耗的基于非均匀量化器的逐次逼近模数转换电路，针对非均匀的较低速信号，设计了对高幅值信号分配较少分辨率，对低幅值信号分配较多分辨率，即较小的幅度分量用较高的比特数进行量化，较大的幅度分量用较少的比特数进行量化。减少了逐次逼近模数转换控制逻辑中所需的转换步数，降低了整体设计的动态功耗。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请实施例中的方案可以采用各种计算机语言实现，例如，面向对象的程序设计语言Java和直译式脚本语言JavaScript等。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：包括，电容式DAC模块、动态比较器模块以及控制逻辑模块，
所述电容式DAC模块，用于结合电容极板上的电荷重新分布的工作原理，完成数字码到模拟电压的转变，并获取所述电容式DAC模块的输出电压进入比较器进行循环工作；
所述动态比较器模块，用于将所述电容式DAC模块输出的两个模拟信号进行比较，得到二进制信号；
所述控制逻辑模块，用于进行二进制搜索算法，并进行逐次逼近的转换。
2.如权利要求1所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：所述电容式DAC模块包括8位电容式数模转换器，并采用Ci＝2i-1×C0的二进制加权电容阵列；
所述电容式DAC模块工作过程可分成三个阶段，采样、保持和电荷重分配；
当位于采样阶段时，电容上极板接VCM电位，电容下极板接输入电平Vin，此时电容上存储的电荷量为Q＝C×Vin。
3.如权利要求2所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：所述电容式DAC模块还包括，
当位于保持阶段时，将接VCM电位的电容上极板断开，将接输入电平Vin的电容下极板，改为接0电位，电容没有放电通路，在采样阶段电容存储的电荷量不变，电容两端电压不变，电容的上极板电压变为VCM-Vin，输入电压转移到比较器的输入端；
当位于重分配阶段时，先将最高位电容的下极板由接0电位变成了接参考电压Vref，除去最高位之外的电容下极板电压不变，此时比较器的输入端电压由VCM-Vin变为了VCM-Vin+1/2*Vref。
4.如权利要求3所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：所述动态比较器模块还包括单相时钟Φ、若干晶体管以及互连线路，所述若干晶体管包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14以及晶体管M15；
当处于第一阶段时，若单相时钟Φ值低于第一阈值，晶体管M3和M4将节点VL和VR预充至VDD，晶体管M8和M9将节点Vout+和Vout-放电至地，通过晶体管M12和M13来复位VX和VY降低失调参数；
当处于第二阶段时，若单相时钟Φ值增加，即M3、M4的栅源电压小于阈值电压时，VL和VR以不同的速率放电，差分电压通过M6、M7、M10和M11组成的正反馈回路被放大，产生轨到轨的高低输出信号，晶体管M3和M4截止。
5.如权利要求4所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：所述动态比较器模块包括，
所述动态比较器模块不消耗静态功率，直接产生轨对轨输出，两级动态比较器采用了差分输入差分输出的结构，V+和V-是差分输入信号；
当V+＞V-时，Vout+输出高电平“1”，Vout-输出低电平“0”；
当V-＞V+时，Vout-输出高电平“1”，Vout+输出低电平“0”。
6.如权利要求5所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：所述控制逻辑模块包括，当比较器的比较结果输入到所述控制逻辑模块时，则依次从高位到低位来确定每一位数字码的输出，并且通过逻辑门电路控制电容下极板的电平以实现不同的电容开关时序。
7.如权利要求6所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：所述控制逻辑模块还包括逐次逼近的算法，
所述逐次逼近的算法包括，采样保持电路工作，处理输入信号；
将所述输入信号的结果进行模数转换，逐次逼近模数转换电路将最高位设置为1，低N-1位为0，将数字码100……00通过DAC转换为Vref/2，和输入电压Vin比较。
8.如权利要求7所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：所述逐次逼近的算法还包括，
若Vin＞Vref/2，则最高位数字码为1；
若Vin＜Vref/2，则最高位数字码为0；
将次高位设置为1，重复最高位的比较过程，得到次高位的数字码，并进行循环比较和转换，经过N次比较和转换之后，得到一个与输入模拟量对应的N位数字码，完成整个模数转换过程。
9.如权利要求8所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：还包括，
设置一个输入电压过渡点，对于非均匀的较低速输入信号，该过渡点被设置为采样信号的平均值；
将采样输入电压与该过渡点电压进行比较；
逐次逼近模数转换电路判断样本是否低于过渡点。
10.如权利要求9所述的低功耗的基于非均匀量化器的逐次逼近模数转换电路，其特征在于：还包括，电容器阵列使用金属-绝缘体-金属电容器。
CN202310931296.8A 2023-07-27 2023-07-27 一种低功耗的基于非均匀量化器的逐次逼近模数转换电路 Pending CN117318712A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310931296.8A CN117318712A (zh) 2023-07-27 2023-07-27 一种低功耗的基于非均匀量化器的逐次逼近模数转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310931296.8A CN117318712A (zh) 2023-07-27 2023-07-27 一种低功耗的基于非均匀量化器的逐次逼近模数转换电路

Publications (1)

Publication Number Publication Date
CN117318712A true CN117318712A (zh) 2023-12-29

Family

ID=89245225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310931296.8A Pending CN117318712A (zh) 2023-07-27 2023-07-27 一种低功耗的基于非均匀量化器的逐次逼近模数转换电路

Country Status (1)

Country Link
CN (1) CN117318712A (zh)

Similar Documents

Publication Publication Date Title
CN108574487B (zh) 逐次逼近寄存器模数转换器
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
US11296714B2 (en) Residue transfer loop, successive approximation register analog-to-digital converter, and gain calibration method
JP4897047B2 (ja) 非同期電流モード循環比較を使用するアナログ／ディジタル変換
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN111934688A (zh) 逐次逼近型模数转换器及方法
US10742228B2 (en) Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN110086468A (zh) 一种非二进制逐次逼近型模数转换器的权重校准方法
US11196434B1 (en) Successive approximation register (SAR) analog-to-digital converter (ADC) with noise-shaping property
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN110504966B (zh) 一种模数转换器的校准系统及方法
US10491232B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension
US20200007143A1 (en) Successive Approximation Register (SAR) Analog to Digital Converter (ADC) with Switchable Reference Voltage
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
CN113271102B (zh) 流水线模数转换器
US6859158B2 (en) Analog-digital conversion circuit
CN112688688A (zh) 基于分区式与逐次逼近寄存器辅助的流水线模数转换器
CN117318712A (zh) 一种低功耗的基于非均匀量化器的逐次逼近模数转换电路
CN113114258B (zh) 使用单位桥电容的逐次逼近型模数转换器及其量化方法
Wu et al. A design method of capacitor arrays for high-resolution SAR ADCs
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
CN114024550A (zh) 模数转换器和自动化配电设备
CN107517059B (zh) 一种提高模数转换器转换速度的电路及方法
TWI763524B (zh) 類比數位轉換器之操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication