CN117318637A - 一种放大器及射频集成电路 - Google Patents

Abstract

本发明公开了一种放大器及射频集成电路，放大器包括共源共栅放大模块、输出匹配模块、第一负反馈模块和第二负反馈模块。所述共源共栅放大模块包括输入端和输出端，所述共源共栅放大模块用于将输入端输入的射频信号放大后输出，所述输出匹配模块连接于所述共源共栅放大模块的输出端和所述放大器的输出端之间，用于调节输出匹配，所述第一负反馈模块连接于所述输出匹配模块的内部电路节点和所述共源共栅放大模块的输入端之间，所述第二负反馈模块连接于所述输出匹配模块的输出端和所述共源共栅放大模块的输入端之间。通过引入更有效的高频正反馈和低频负反馈，既提高了高频增益也抑制了低频增益，极大改善了放大器的增益平坦度。

Description

一种放大器及射频集成电路

技术领域

本发明涉及电子电路技术领域，尤其涉及一种放大器及射频集成电路。

背景技术

随着移动通信技术的发展，通信系统对射频芯片的性能需求越来越高，放大器作为射频芯片中的常见部件，也对其提出了更高的要求。

现有的共源共栅放大器的电路结构在芯片设计过程中很多时候会遇到增益平坦度满足不了要求的情况。

发明内容

本发明提供了一种放大器及射频集成电路，以改善增益平坦度，解决现有的共源共栅放大器增益平坦度满足不了要求的问题。

根据本发明的一方面，提供了一种放大器，包括：共源共栅放大模块，所述共源共栅放大模块包括输入端和输出端，所述共源共栅放大模块用于将输入端输入的射频信号放大后输出；

输出匹配模块，所述输出匹配模块连接于所述共源共栅放大模块的输出端和所述放大器的输出端之间，用于调节输出匹配；

第一负反馈模块，所述第一负反馈模块连接于所述输出匹配模块的内部电路节点和所述共源共栅放大模块的输入端之间；

第二负反馈模块，所述第二负反馈模块连接于所述输出匹配模块的输出端和所述共源共栅放大模块的输入端之间。

可选地，所述放大器还包括偏置端和第一电阻模块，所述偏置端用于输入偏置信号；

所述第一电阻模块的第一端连接所述偏置端，所述第一电阻模块的第二端连接所述共源共栅放大模块的输入端；

所述第一负反馈模块连接于所述输出匹配模块的内部电路节点和所述第一电阻模块的第一端之间；

所述第二负反馈模块连接于所述输出匹配模块的输出端和所述第一电阻模块的第一端之间。

可选地，所述第一负反馈模块包括串联的第一电阻和第一电容。

可选地，所述第二负反馈模块包括串联的第二电阻和第二电容。

可选地，所述第二负反馈模块还包括第三电阻；

所述第二电阻、所述第二电容和所述第三电阻串联，所述第二电容连接于所述第二电阻和所述第三电阻之间。

可选地，所述第一电阻模块包括第四电阻；所述第四电阻的两端分别作为所述第一电阻模块的第一端和第二端。

可选地，所述输出匹配模块包括第一电感和第二电感；

所述放大器还包括第三电感和第三电容；

所述第一电感的第一端连接所述共源共栅放大模块的输出端，所述第一电感的第二端连接所述第二电感的第一端，所述第二电感的第二端连接所述第三电容的第一端，所述第三电容的第二端连接所述放大器的输出端；所述第一电感的第二端和所述第二电感的第二端分别作为所述内部电路节点和所述输出匹配模块的输出端；

所述第三电感的第一端连接所述第二电感的第二端，所述第三电感的第二端连接第一电源。

可选地，所述共源共栅放大模块包括第一晶体管、第二晶体管、第五电阻、第六电阻、第七电阻、第八电阻和第四电容；

所述第一晶体管的栅极作为所述共源共栅放大模块的输入端，所述第一晶体管的漏极连接于所述第二晶体管的源极，所述第一晶体管的源极连接于所述第八电阻的第一端，所述第八电阻的第二端接地，所述第二晶体管的漏极作为所述共源共栅放大模块的输出端，所述第二晶体管的栅极连接于所述第五电阻的第一端，所述第五电阻的第二端连接于所述输出匹配模块的内部电路节点之间，所述第二晶体管的栅极还连接于所述第六电阻的第一端，所述第六电阻的第二端接地，所述第二晶体管的栅极还连接于所述第七电阻的第一端，所述第七电阻的第二端连接于所述第四电容的第一端，所述第四电容的第二端接地。

可选地，所述放大器还包括第五电容；

所述第五电容连接于所述放大器的输入端和所述共源共栅放大模块的输入端之间。

根据本发明的另一方面，提供了一种射频集成电路，包括上述任一项所述的放大器。

本发明实施例的技术方案，通过在输出匹配模块的输出端和共源共栅放大模块的输入端之间增加第二负反馈模块，引入了更有效的高频正反馈和低频负反馈，既提高了高频增益也抑制了低频增益，极大改善了放大器的增益平坦度。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有相关的一种共源共栅放大电器的电路原理图；

图2为图1电路减小R1’电阻值前后的ADS仿真示意图；

图3为图1电路增大L1’电感值前后的ADS仿真示意图；

图4为本发明实施例提供的一种放大电器的电路结构示意图；

图5为本发明实施例提供的另一种放大电器的电路结构示意图；

图6为本发明实施例提供的一种放大电器的电路原理图；

图7为图1电路减小R1’电阻值前后和图6电路的ADS仿真示意图；

图8为本发明实施例提供的另一种放大电器的电路原理图；

图9为图6电路和图8电路的ADS仿真示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1为现有相关的一种共源共栅放大器的电路原理图，如图1所示，R1’为负反馈电阻，L1’和L2’用于调节输出匹配。上述的放大器结构在芯片设计过程中会遇到增益平坦度满足不了设计指标的要求，为改善增益平坦度，通常会采用以下两种方法：

方法一、即减小图1电路中R1’的电阻值(即增大RC负反馈)，图2为图1电路减小R1’电阻值前后的ADS仿真示意图，参照图2，减小R1’的电阻值虽能改善增益平坦度，但这种方法同时降低了低频增益和高频增益，且恶化了放大器噪声。

方法二、增大图1电路中L1’的电感值，图3为图1电路增大L1’电感值前后的ADS仿真示意图，参照图3，增大L1’电感值能够提高高频增益，从而改善了增益平坦度，但由于没有降低低频增益，因此改善增益平坦度的效果不够明显。

为了更好的改善放大器的增益平坦度，本发明实施例提出了一种新的放大器电路结构，能够在提高高频增益的同时抑制低频增益，从而极大的改善了放大器的增益平坦度。

图4为本发明实施例提供的一种放大器的电路结构示意图，如图4所示，放大器10包括共源共栅放大模块11、输出匹配模块12、第一负反馈模块13和第二负反馈模块14，共源共栅放大模块11包括共源共栅放大模块的输入端111和共源共栅放大模块的输出端112，共源共栅放大模块14用于将共源共栅放大模块的输入端111输入的射频信号放大后输出。输出匹配模块12连接于共源共栅放大模块的输出端112和放大器的输出端RFout之间，用于调节输出匹配，其中，输出匹配模块的输入端121连接于共源共栅放大模块的输出端112。第一负反馈模块13连接于输出匹配模块12的内部电路节点和共源共栅放大模块11的输入端111之间，用于将经共源共栅放大模块14放大后的射频信号的一部分反馈到共源共栅放大模块14的输入端111，改善共源共栅放大模块11的增益平坦度。第二负反馈模块14连接于输出匹配模块的输出端122和共源共栅放大模块的输入端111之间，第二负反馈模块14经输出匹配模块12与第一负反馈模块13并联，能够将输出匹配模块12输出的射频信号的一部分反馈到共源共栅放大模块14的输入端111，进一步改善了共源共栅放大模块11的增益平坦度。

本发明实施例通过在输出匹配模块的输出端122和共源共栅放大模块的输入端111之间增加第二负反馈模块14，引入了更有效的高频正反馈和低频负反馈，既提高了高频增益也抑制了低频增益，极大改善了放大器的增益平坦度。

在本发明一个可选的实施例中，图5为本发明实施例提供的另一种放大电器的电路结构示意图，参照图5，放大器10包括共源共栅放大模块11、输出匹配模块12、第一负反馈模块13、第二负反馈模块14、偏置端Vbia和第一电阻模块15，共源共栅放大模块11包括共源共栅放大模块的输入端111和共源共栅放大模块的输出端112，共源共栅放大模块14用于将共源共栅放大模块的输入端111输入的射频信号放大后输出，输出匹配模块12连接于共源共栅放大模块的输出端112和放大器的输出端RFout之间，用于调节输出匹配，其中，输出匹配模块的输入端121连接于共源共栅放大模块的输出端112。偏置端Vbia用于输入偏置信号，第一电阻模块15的第一端连接偏置端Vbia，第一电阻模块15的第二端连接共源共栅放大模块的输入端111，第一负反馈模块13连接于输出匹配模块12的内部电路节点和第一电阻模块15的第一端之间，第二负反馈模块14连接于输出匹配模块的输出端122和第一电阻模块15的第一端之间，具体的，偏置端Vbia能够为共源共栅放大模块11提供恒定的电压，以使共源共栅放大模块11中的晶体管处于放大状态，第一电阻模块15用于调节晶体管的偏置电流，确保晶体管工作在适合的静态工作点。

在本发明一个可选的实施例中，图6为本发明实施例提供的一种放大电器的电路原理图，一并参照图5和图6，第一负反馈模块13包括串联的第一电阻R1和第一电容C1，第一电容C1的第一端连接于输出匹配模块12的内部电路节点，第一电容C1的第二端连接于第一电阻R1的第一端，第一电阻R1的第二端连接于第一电阻模块15的第一端。

第二负反馈模块14包括串联第二电阻R2和第二电容C2，第二电容C2的第一端连接于输出匹配模块12的输出端，第二电容C2的第二端连接于第二电阻R2的第一端，第二电阻R2的第二端连接于第一电阻模块15的第一端。

输出匹配模块12包括串联的第一电感L1和第二电感L2，放大器10还包括第三电感L3和第三电容C3，第一电感L1的第一端连接共源共栅放大模块11的输出端，第一电感L1的第二端连接第二电感L2的第一端，第二电感L2的第二端连接第三电容C3的第一端，第三电容C3的第二端连接放大器的输出端Rfout，第一电感L1的第二端和第二电感L2的第二端分别作为内部电路节点和输出匹配模块12的输出端，第三电感L3的第一端连接第二电感L2的第二端，第三电感L3的第二端连接第一电源VDD。

共源共栅放大模块11包括第一晶体管Q1、第二晶体管Q2、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8和第四电容C4，第一晶体管Q1的栅极作为共源共栅放大模块11的输入端，第一晶体管Q1的漏极连接于第二晶体管Q2的源极，第一晶体管Q1的源极连接于第八电阻R8的第一端，第八电阻R8的第二端接地，第二晶体管Q2的漏极作为共源共栅放大模块11的输出端，第二晶体管Q2的栅极连接于第五电阻R5的第一端，第五电阻R5的第二端连接于输出匹配模块12的内部电路节点之间(第五电阻R5的第二端连接于第一电感L1的第二端)，第二晶体管Q2的栅极还连接于第六电阻R6的第一端，第六电阻R6的第二端接地，第二晶体管Q2的栅极还连接于第七电阻R7的第一端，第七电阻R7的第二端连接于第四电容C4的第一端，第四电容C4的第二端接地，在本实施例中，第一晶体管Q1作为共源共栅放大模块的主要增益单元，第二晶体管Q2作为电流缓冲器，用以提高电流缓冲，射频信号经第一晶体管Q1放大及第二晶体管Q2缓冲和第一电感L1匹配后，其中一部分射频信号经第一电容C1和第一电阻R1组成的RC负反馈电路后反馈到第一晶体管Q1的栅极，从而改善共源共栅放大模块11的增益平坦度。第二电容C2和第二电阻R2经第二电感L2与第一电容C1和第一电阻R1组成的RC负反馈电路并联，射频信号经第一晶体管Q1放大及第二晶体管Q2缓冲和第一电感L1、第二电感L2的匹配后，其中一部分射频信号经第二电容C2和第二电阻R2组成的RC负反馈电路后反馈到第一晶体管Q1的栅极，从而进一步了改善共源共栅放大模块11的增益平坦度。

放大器10还包括第五电容C5，第五电容C5连接于放大器10的输入端和共源共栅放大模块11的输入端之间。

第一电阻模块15包括第四电阻R4，第四电阻R4的两端分别作为第一电阻模块15的第一端和第二端，第四电阻R4的第一端连接于偏置端Vbia，第四电阻R4的第二端连接于第一晶体管Q1的栅极，在本实施例中，偏置端Vbia能够为第一晶体管Q1的栅极提供恒定的电压，以使第一晶体管Q1处于放大状态，第四电阻R4用于调节第一晶体管Q1的栅极偏置电流，确保第一晶体管Q1工作在适合的静态工作点。

图7为图1电路减小R1’电阻值前后和图6电路的ADS仿真示意图，参照图7，相较于图1的电路结构，图6电路结构既提高了高频增益，也抑制了低频增益，改善增益平坦度的效果十分明显，且相较于图1电路减小R1’电阻值的方法，引入的噪声更小。

在本发明一个可选的实施例中，图8为本发明实施例提供的另一种放大电器的电路原理图，一并参照图5和图8，第一负反馈模块13包括串联的第一电阻R1和第一电容C1，第一电容C1的第一端连接于输出匹配模块12的内部电路节点，第一电容C1的第二端连接于第一电阻R1的第一端，第一电阻R1的第二端连接于第一电阻模块15的第一端。

第二负反馈模块14包串联的第二电阻R2、第二电容C2和第三电阻R3，第二电容C2连接于第二电阻R2和第三电阻R3之间，第三电阻R3的第一端连接于输出匹配模块12的输出端，第三电阻R3的第二端连接于第二电容C2的第一端，第二电容C2的第二端连接于第二电阻R2的第一端，第二电阻R2的第二端连接于第一电阻模块15的第一端。

输出匹配模块12包括串联的第一电感L1和第二电感L2，放大器10还包括第三电感L3和第三电容C3，第一电感L1的第一端连接共源共栅放大模块11的输出端，第一电感L1的第二端连接第二电感L2的第一端，第二电感L2的第二端连接第三电容C3的第一端，第三电容C3的第二端连接放大器的输出端Rfout，第一电感L1的第二端和第二电感L2的第二端分别作为内部电路节点和输出匹配模块12的输出端，第三电感L3的第一端连接第二电感L2的第二端，第三电感L3的第二端连接第一电源VDD。

共源共栅放大模块11包括第一晶体管Q1、第二晶体管Q2、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8和第四电容C4，第一晶体管Q1的栅极作为共源共栅放大模块11的输入端，第一晶体管Q1的漏极连接于第二晶体管Q2的源极，第一晶体管Q1的源极连接于第八电阻R8的第一端，第八电阻R8的第二端接地，第二晶体管Q2的漏极作为共源共栅放大模块11的输出端，第二晶体管Q2的栅极连接于第五电阻R5的第一端，第五电阻R5的第二端连接于输出匹配模块12的内部电路节点之间(第五电阻R5的第二端连接于第一电感L1的第二端)，第二晶体管Q2的栅极还连接于第六电阻R6的第一端，第六电阻R6的第二端接地，第二晶体管Q2的栅极还连接于第七电阻R7的第一端，第七电阻R7的第二端连接于第四电容C4的第一端，第四电容C4的第二端接地。

放大器10还包括第五电容C5，第五电容C5连接于放大器10的输入端和共源共栅放大模块11的输入端之间。

第一电阻模块15包括第四电阻R4，第四电阻R4的两端分别作为第一电阻模块15的第一端和第二端，第四电阻R4的第一端连接于偏置端Vbia，第四电阻R4的第二端连接于第一晶体管Q1的栅极。

图9为图6电路和图8电路的ADS仿真示意图，参照图9，图8电路的电路结构相较于图6的电路结构能够进一步改善增益平坦度，原因在于在第二电容C2和第二电感L2之间增加了第三电阻R3，能够提高整体反馈线路在应用频率的Q值。

在本发明一个可选的实施例中，还提供了一种射频集成电路，包括上述实施例中的放大器。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种放大器，其特征在于，包括：

共源共栅放大模块，所述共源共栅放大模块包括输入端和输出端，所述共源共栅放大模块用于将输入端输入的射频信号放大后输出；

输出匹配模块，所述输出匹配模块连接于所述共源共栅放大模块的输出端和所述放大器的输出端之间，用于调节输出匹配；

第一负反馈模块，所述第一负反馈模块连接于所述输出匹配模块的内部电路节点和所述共源共栅放大模块的输入端之间；

第二负反馈模块，所述第二负反馈模块连接于所述输出匹配模块的输出端和所述共源共栅放大模块的输入端之间。

2.根据权利要求1所述的放大器，其特征在于，所述放大器还包括偏置端和第一电阻模块，所述偏置端用于输入偏置信号；

所述第一电阻模块的第一端连接所述偏置端，所述第一电阻模块的第二端连接所述共源共栅放大模块的输入端；

所述第一负反馈模块连接于所述输出匹配模块的内部电路节点和所述第一电阻模块的第一端之间；

所述第二负反馈模块连接于所述输出匹配模块的输出端和所述第一电阻模块的第一端之间。

3.根据权利要求1或2所述的放大器，其特征在于，所述第一负反馈模块包括串联的第一电阻和第一电容。

4.根据权利要求1或2所述的放大器，其特征在于，所述第二负反馈模块包括串联的第二电阻和第二电容。

5.根据权利要求4所述的放大器，其特征在于，所述第二负反馈模块还包括第三电阻；

所述第二电阻、所述第二电容和所述第三电阻串联，所述第二电容连接于所述第二电阻和所述第三电阻之间。

6.根据权利要求2所述的放大器，其特征在于，所述第一电阻模块包括第四电阻；所述第四电阻的两端分别作为所述第一电阻模块的第一端和第二端。

7.根据权利要求1所述的放大器，其特征在于，所述输出匹配模块包括第一电感和第二电感；

所述放大器还包括第三电感和第三电容；

所述第一电感的第一端连接所述共源共栅放大模块的输出端，所述第一电感的第二端连接所述第二电感的第一端，所述第二电感的第二端连接所述第三电容的第一端，所述第三电容的第二端连接所述放大器的输出端；所述第一电感的第二端和所述第二电感的第二端分别作为所述内部电路节点和所述输出匹配模块的输出端；

所述第三电感的第一端连接所述第二电感的第二端，所述第三电感的第二端连接第一电源。

8.根据权利要求1所述的放大器，其特征在于，所述共源共栅放大模块包括第一晶体管、第二晶体管、第五电阻、第六电阻、第七电阻、第八电阻和第四电容；

所述第一晶体管的栅极作为所述共源共栅放大模块的输入端，所述第一晶体管的漏极连接于所述第二晶体管的源极，所述第一晶体管的源极连接于所述第八电阻的第一端，所述第八电阻的第二端接地，所述第二晶体管的漏极作为所述共源共栅放大模块的输出端，所述第二晶体管的栅极连接于所述第五电阻的第一端，所述第五电阻的第二端连接于所述输出匹配模块的内部电路节点之间，所述第二晶体管的栅极还连接于所述第六电阻的第一端，所述第六电阻的第二端接地，所述第二晶体管的栅极还连接于所述第七电阻的第一端，所述第七电阻的第二端连接于所述第四电容的第一端，所述第四电容的第二端接地。

9.根据权利要求1所述的放大器，其特征在于，所述放大器还包括第五电容；

所述第五电容连接于所述放大器的输入端和所述共源共栅放大模块的输入端之间。

10.一种射频集成电路，其特征在于，包括如权利要求1-9任一项所述的放大器。