CN117311768B - 一种动态可重配fpga固件的系统和方法 - Google Patents

Abstract

本发明公开了一种动态可重配FPGA固件的系统和方法，属于FPGA技术领域。该系统包括FPGA、CPLD、BMC、QSPI Flash、多路复用器Mux、电压调整器VR、JTAG、NIC、PCIe、USB接口；在FPGA和CPLD之间增加FW_ID信号、Config_n信号及init_Done信号的连接，在BMC和CPLD之间增加FW_FAIL_Info信号以及Doorbell信号的连接。为了匹配不同场景的FPGA功能，CPLD根据FW_ID选择对应的配置对FPGA进行相应的配置。本发明能实现FPGA根据场景需要进行固件的重配，无需更改线路，即可实现固件的远程配置，保证板卡正常运行，减少运维人员现场配置的成本。

Description

一种动态可重配FPGA固件的系统和方法

技术领域

本发明属于FPGA技术领域，尤其涉及一种动态可重配FPGA固件的系统和方法。

背景技术

IPU（Infrastructure Processing Unit，基础设施处理器）/DPU（DataProcessing Unit，数据处理器）作为除CPU和GPU外的第三种计算单元，主要用于新一代服务器硬件架构中的网络、存储、安全以及基础管理单元卸载，是下一代云计算架构的核心单元之一。

目前IPU/DPU主要采用两种方案进行，一是定制的ASIC（Application SpecificIntegrated Circuit，专用集成电路），另外是通过FPGA（Field- Programmable GateArray，现场可编程门阵列）来实现。由于IPU/DPU所需处理的业务场景复杂多变，需要处理的数据类型各不相同，且需要经常进行场景转换。基于FPGA的可重复编程、硬件可编程、优秀的IP集成能力等，目前主要的云厂商大部分都采用FPGA来作为IPU/DPU的核心单元，并根据场景需求辅以额外的SoC（System on Chip，系统级芯片）来满足数据处理需求。因此，典型的IPU/DPU，其主要的功能模块包括用于数据卸载加速的FPGA、用于数据处理的SoC、用于管理卸载的BMC（Baseboard Management Controller，基板管理控制器）及CPLD（ComplexProgrammable Logic Device，复杂可编程逻辑器件），以及用于数据通信的高速网络端口等。

由于场景多变，不同的场景需要应用不同的FPGA固件，比如需要根据场景支持PCIe EP,RP模式，即使同样的EP模式，也可能需要支持single host和multi host等不同场景，因此需要使用不同的FPGA固件，这样会导致硬件的更改和固件维护的困难

FPGA需要及时根据场景进行固件的可重配，换句话说，需要根据特定的场景动态获取相应场景的固件，传统上来说，切换FPGA的固件需要外界强制进行，从而会导致运维人员现场进行固件升级、断电、重启等繁琐工作，同时往往会影响数据中心正在运营的业务，增加了系统停机时间，降低了系统可用性。

发明内容

针对现有技术的不足，本发明目的在于提供一种动态可重配FPGA 固件的系统和方法,以维护硬件的稳定。本发明解决了现有技术中FPGA固件需要运维人员现场升级，影响正常运行业务的技术问题。

本发明的具体技术方案如下：

一种动态可重配FPGA固件的系统，包括FPGA、CPLD、BMC、QSPI Flash、多路复用器Mux、电压调整器VR、JTAG、NIC、PCIe、USB接口；其中，FPGA为现场可编程门阵列，CPLD为复杂可编程逻辑器件，BMC为基板管理控制器，QSPI Flash为QSPI闪存，JTAG为联合测试行为组织，NIC为网络接口卡、PCIe为高速串行计算机扩展总线；FPGA与CPLD之间连接有PERST_n信号，PERST_n信号用于FPGA PCIe接口的复位，CPLD与电压调整器VR之间连接有VR_EN信号与VR_PG信号，CPLD控制VR_EN信号实现相应电压调整器VR电压的输出，VR_PG信号则是电压调整器VR用于向CPLD反馈VR状态的信号，JTAG与FPGA相互连接；在FPGA和CPLD之间增加FW_ID信号、Config_n信号及init_Done信号的连接，在BMC和CPLD之间增加FW_FAIL_Info失败信号以及Doorbell门铃信号的连接；FW_ID信号用于CPLD读取FPGA当前场景的固件，Config_n信号用来触发FPGA进行固件重新加载，init_Done信号用于FPGA配置及初始化完成通知CPLD，FW_FAIL_Info用于场景固件加载失败通知BMC；Doorbell门铃信号用于QSPI Flash备份区域升级完成通知CPLD；BMC和FPGA的QSPI通过2选1的多路复用器Mux连接至QSPIFlash。

QSPI Flash内划分两个区块用于存储不同版本的FPGA固件；其中一个区块为运行区块，用于存储当前运行的FPGA固件；另一区块为备份区块，用于存储即将切换的FPGA固件。BMC和FPGA的QSPI通过2选1的多路复用器Mux连接至QSPI Flash。

当固件远程升级时，BMC可以控制多路复用器Mux来选通与QSPI Flash之间的连接；将固件拷贝入QSPI Flash备份区块；校验成功拷贝完成之后BMC发送Doorbell信号至CPLD；CPLD检测Doorbell到信号有效后，根据项目需要执行掉电重启或重置Config_n信号；随后检测init_Done信号，检测到init_Done信号之后读取FPGA的FW_ID信号，根据FW_ID信号匹配FW_ID表中的配置，将配置下发给FPGA做相应的配置。

本发明实施例的技术方案至少可以带来以下有益效果：本发明采用软件FW_ID，可以支持无限多的固件版本和场景应用,能实现FPGA根据场景需要进行固件的重配，无需更改线路，即可实现固件的远程配置，减少运维人员现场配置的成本；本发明能够实现可动态重配，根据需要决定是否断电处理，满足系统运维需要。

附图说明

图1为本发明实施例的硬件功能模块示意图。

图2为本发明的软件流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实现的IPU/DPU板卡硬件功能模块示意图，包括FPGA、CPLD、BMC、QSPI Flash、多路复用器Mux、电压调整器VR、JTAG、NIC、PCIe、USB接口；其中，FPGA为现场可编程门阵列，CPLD为复杂可编程逻辑器件，BMC为基板管理控制器，QSPI Flash为QSPI闪存，JTAG为联合测试行为组织，NIC为网络接口卡、PCIe为高速串行计算机扩展总线。FPGA是IPU/DPU板卡中的核心部件，通过它满足场景实现等；在板卡上采用CPLD实现对板卡电源上电、时序控制、复位以及辅助BMC的功能；BMC实现板卡管理和系统远程升级的功能；QSPIFlash作为FPGA的固件存储器，QSPI Flash内划分两个区块用于存储不同版本的FPGA固件；其中一个区块为运行区块，用于存储当前运行的FPGA固件；另一区块为备份区块，用于存储即将切换的FPGA固件；NIC/PCIe/USB接口主要用于BMC和外界通信以及固件的远程升级；JTAG作为FPGA自带的一种固件更新总线，用于本地FPGA/CPLD的固件更新，可以确保在远程升级固件完全失效时的最后一道屏障；电压调整器VR主要用于给板卡上的元件进行供电，一般由CPLD控制。

FPGA与CPLD之间连接有PERST_n信号，PERST_n信号用于对FPGA PCIe接口的复位，CPLD与电压调整器VR之间连接有VR_EN信号与VR_PG信号，CPLD采用VR_EN信号实现对电压调整器VR电压输出的控制，VR_PG信号则是电压调整器VR用于向CPLD反馈它的电压输出状态，电压调整器VR主要是用于满足板卡的电源输出，一般由CPLD进行控制。CPLD根据FPGA等芯片的上电时序要求，启动或者关闭VR_EN信号，电压调整器VR会根据VR_EN信号输出对应电压，并在电压稳定后，通过VR_PG信号反馈给CPLD VR的状态JTAG与FPGA相互连接。

另外，本发明在FPGA和CPLD之间增加FW_ID信号、Config_n信号及init_Done信号的连接，在BMC和CPLD之间增加FW_FAIL_Info失败信号以及Doorbell门铃信号的连接。其中，FW_ID信号用于CPLD读取FPGA当前场景的固件，Config_n信号用来触发FPGA进行固件重新加载，init_Done信号用于FPGA配置及初始化完成通知CPLD，FW_FAIL_Info用于场景固件加载失败通知BMC；Doorbell门铃信号用于QSPI Flash备份区域升级完成通知CPLD。

为了让FPGA在固件升级过程中能够正常工作，BMC和FPGA的QSPI通过2选1的多路复用器Mux连接至QSPI Flash。当固件远程升级时，BMC可以控制多路复用器Mux来选通与QSPI Flash之间的连接，将固件拷贝入QSPI Flash备份区块；校验成功拷贝完成之后BMC发送Doorbell信号至CPLD，CPLD检测Doorbell到信号有效后，根据项目需要执行掉电重启或重置Config_n配置信号；随后检测init_Done信号，检测到init_Done信号之后读取FPGA的FW_ID信号，根据FW_ID匹配FW_ID表中的配置，将配置下发给FPGA做相应的配置。

如图2所示，本发明实现的一种动态可重配FPGA固件的方法，能够根据不同场景的应用需要实现远程固件升级，无需运维人员到现场，减少运维人员现场配置的成本。

动态重配FPGA固件之前，需要首先升级FPGA、CPLD及BMC软件版本，配套软件版本中FPGA需要新增FW_ID、init_Done及Config_n，每个场景的FW_ID唯一且独立并固化在FPGA配置文件中；CPLD需要新增FW_ID、FW_FAIL_Info、Doorbell、Config_n、init_Done及FW_ID表，FW_ID表中存储FW_ID及对应场景下固件配置；BMC需要新增FW_FAIL_Info及Doorbell。在工厂出厂配置时，FPGA需要支持远程升级的功能，因此需要通过JTAG Cable对FPGA进行首次固件烧录，并通过JTAG线缆来烧录CPLD，通过离线烧录来烧录好BMC固件。

在软硬件配套下，动态可重配FPGA固件的方法通过如下步骤实现：

步骤S1:FPGA正常运行过程中，需要切换场景时，管理者通过NIC/PCIe/USB等接口进行远程固件升级，BMC接收远程升级固件，接收完毕后，校验固件完整性；校验失败执行步骤S2，校验成功执行步骤S3；

步骤S2:BMC通过NIC/PCIe/USB接口发送固件校验有误给管理者；

步骤S3:BMC启动切换多路复用器Mux，使QSPI Flash与BMC连接，将多路复用器Mux的QSPI的控制权切换给BMC；BMC启动对QSPI Flash的固件写入操作，将固件写入QSPIFlash备份区块；写入完毕，BMC再次启动切换多路复用器Mux，使QSPI Flash与FPGA连接，BMC将多路复用器Mux的控制权交还给FPGA；同时发送Doorbell信号至CPLD，告知CPLD远程升级的FPGA固件已经存放至QSPI Flash备份区块中；

步骤S4：CPLD检测Doorbell到信号有效后，根据项目需求判断需要掉电重启或重置Config_n信号；如果需要掉电重启，则执行步骤S5；如果需要重置Config_n信号，则执行步骤S6；

步骤S5：CPLD强迫板卡重新上电，FPGA执行步骤S7的流程；CPLD检测FPGA的init_Done信号；

步骤S6：CPLD启动Config_n信号的低脉冲信号，FPGA接收到Config_n信号后触发重新加载固件流程，即FPGA执行步骤S7的流程，CPLD检测FPGA的init_Done信号；

步骤S7：FPGA从QSPI Flash中读取两个区块的固件，然后判断两个固件版本的新旧，加载新版本的固件,从QSPI Flash中读取配置文件，对FPGA进行配置和初始化，配置和初始化结束后置位init_Done信号；

步骤S8：CPLD检测到init_Done信号后，读取FPGA配置的FW_ID信号，并查FW_ID表，若在FW_ID表中查到对应的FW_ID，则执行步骤S9；若未在FW_ID表中查到对应的FW_ID，则执行步骤S10；

步骤S9：根据FW_ID表中查出的配置信息对FPGA进行相应的配置；例如，PCIe1x16, 2x8,4x4不同的配置需要有不同的复位信息，通常来说，1x 16只需要一个复位信号，2x 8需要1+2个复位信号，其中一个用于全IP复位，另外两个分别复位各自x8的接口，4x 4需要1+4个复位信号，其中一个用于全IP复位，另外四个分别复位各自x4的接口；CPLD根据FW_ID判断目前FPGA的配置，从而决定对具体的IP控制信号进行控制，如复位信号或控制逻辑；

步骤S10：CPLD发送FW_FAIL_Info信号至BMC，告知管理者固件加载失败是不支持的固件；并且将系统关机，防止固件被篡改，出现其他问题。

可以理解，本发明是通过一些实施例进行描述的，本领域技术人员知悉的，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。

Claims (3)

1.一种动态可重配FPGA固件的系统，包括FPGA、CPLD、BMC、QSPI Flash、多路复用器Mux、电压调整器VR、JTAG、NIC、PCIe、USB接口；其中，FPGA为现场可编程门阵列，CPLD为复杂可编程逻辑器件，BMC为基板管理控制器，QSPI Flash为QSPI闪存，JTAG为联合测试行为组织，NIC为网络接口卡、PCIe为高速串行计算机扩展总线；FPGA与CPLD之间连接有PERST_n信号，PERST_n信号用于FPGA PCIe接口的复位，CPLD与电压调整器VR之间连接有VR_EN信号与VR_PG信号，CPLD控制VR_EN信号实现相应电压调整器VR电压的输出，VR_PG信号则是电压调整器VR用于向CPLD反馈VR状态的信号，JTAG与FPGA相互连接；其特征在于，在FPGA和CPLD之间增加FW_ID信号、Config_n信号及init_Done信号的连接，在BMC和CPLD之间增加FW_FAIL_Info失败信号以及Doorbell门铃信号的连接；FW_ID信号用于CPLD读取FPGA当前场景的固件，Config_n信号用来触发FPGA进行固件重新加载，init_Done信号用于FPGA配置及初始化完成通知CPLD，FW_FAIL_Info用于场景固件加载失败通知BMC；Doorbell门铃信号用于QSPIFlash备份区域升级完成通知CPLD；BMC和FPGA的QSPI通过2选1的多路复用器Mux连接至QSPI Flash，当固件远程升级时，BMC控制多路复用器Mux来选通与QSPI Flash之间的连接；FPGA正常运行过程中，需要切换场景时，管理者通过NIC/PCIe/USB接口进行远程固件升级，CPLD需要新增FW_ID表，FW_ID表中存储FW_ID及对应场景下固件配置；当固件远程升级时，BMC可以控制多路复用器Mux来选通与QSPI Flash之间的连接；将固件拷贝入QSPI Flash备份区块；校验成功拷贝完成之后BMC发送Doorbell信号至CPLD；CPLD检测Doorbell到信号有效后，根据项目需要执行掉电重启或重置Config_n信号；随后检测init_Done信号，检测到init_Done信号之后读取FPGA的FW_ID信号，根据FW_ID信号匹配FW_ID表中的配置，将配置下发给FPGA做相应的配置。

2.根据权利要求1所述动态可重配FPGA固件的系统，其特征在于，QSPI Flash内划分两个区块用于存储不同版本的FPGA固件；其中一个区块为运行区块，用于存储当前运行的FPGA固件；另一区块为备份区块，用于存储即将切换的FPGA固件。

3.基于权利要求2所述的系统实现动态可重配FPGA固件的方法，其特征在于，该方法包括如下步骤：

步骤S1:FPGA正常运行过程中，需要切换场景时，管理者通过NIC、PCIe或USB接口进行远程固件升级，BMC接收远程升级固件，接收完毕后，校验固件完整性；校验失败执行步骤S2，校验成功执行步骤S3；

步骤S2:BMC通过NIC、PCIe或USB接口发送固件校验有误给管理者；

步骤S3:BMC启动切换多路复用器Mux，使QSPI Flash与BMC连接，将多路复用器Mux的QSPI的控制权切换给BMC；BMC启动对QSPI Flash的固件写入操作，将固件写入QSPI Flash的备份区块；写入完毕，BMC再次启动切换多路复用器Mux，使QSPI Flash与FPGA连接，BMC将多路复用器Mux的控制权交还给FPGA；同时发送Doorbell信号至CPLD，告知CPLD远程升级的FPGA固件已经存放至QSPI Flash备份区块中；

步骤S4：CPLD检测Doorbell到信号有效后，根据项目需求判断需要掉电重启或重置Config_n信号；如果需要掉电重启，则执行步骤S5；如果需要重置Config_n信号，则执行步骤S6；

步骤S5：CPLD强迫板卡重新上电，FPGA执行步骤S7的流程；CPLD检测FPGA的init_Done信号；

步骤S6：CPLD启动Config_n信号的低脉冲信号，FPGA接收到Config_n信号后触发重新加载固件流程，即FPGA执行步骤S7的流程，CPLD检测FPGA的init_Done信号；

步骤S7：FPGA从QSPI Flash中读取两个区块的固件，然后判断两个固件版本的新旧，加载新版本的固件,从QSPI Flash中读取配置文件，对FPGA进行配置和初始化，配置和初始化结束后置位init_Done信号；

步骤S8：CPLD检测到init_Done信号后，读取FPGA配置的FW_ID信号，并查FW_ID表，若在FW_ID表中查到对应的FW_ID，则执行步骤S9；若未在FW_ID表中查到对应的FW_ID，则执行步骤S10；

步骤S9：根据FW_ID表中查出的配置信息对FPGA进行相应的配置；

步骤S10：CPLD发送FW_FAIL_Info信号至BMC，告知管理者固件加载失败是不支持的固件；并且将系统关机，防止固件被篡改，出现其他问题。