CN117291134A - 一种数字调制加载到信号源的设计 - Google Patents
一种数字调制加载到信号源的设计 Download PDFInfo
- Publication number
- CN117291134A CN117291134A CN202311469793.7A CN202311469793A CN117291134A CN 117291134 A CN117291134 A CN 117291134A CN 202311469793 A CN202311469793 A CN 202311469793A CN 117291134 A CN117291134 A CN 117291134A
- Authority
- CN
- China
- Prior art keywords
- signal
- digital
- analog
- modulation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 238000004891 communication Methods 0.000 claims abstract description 8
- 238000005516 engineering process Methods 0.000 claims abstract description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000001914 filtration Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/38—Circuit design at the mixed level of analogue and digital signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Amplitude Modulation (AREA)
Abstract
本发明公开了一种数字调制加载到信号源的设计，其包括：码元传输单元：是数字通信系统中的基本传输单元，一种离散的信号；信号调制单元：通过数字调制器和调制器组成，负责将数字信号转换为调制信号，采用数字信号处理技术将输入的数字信号进行采样、量化和编码处理，生成离散的调制信号样本序列；I/Q输出单元：将信号形式通过IQ分路输出给信号源，使信号源能同步输出对应的信号形式；通过IQ两路信号与信号源的IQ信号输入进行连接，使信号源有调制信号输入，从而输出各种调制信号，且可以任意修改频率和信号幅度，从而使其适应多种体制的系统调试，调制信号成本低，且调制信号体制可以根据实际需求变化，能适应多样性设计变化。
Description
技术领域
本发明涉及通信技术领域，特别涉及一种数字调制加载到信号源的设计。
背景技术
数字调制是一种将数字信号转换为模拟信号或者将数字信号与模拟信号进行混合的技术。它在通信系统中起到了重要的作用，可以提高信号传输的效率和质量，是系统调试多模式的一种方式。现有技术的设计是必须单独做一个具备调制信号的设备，且局限了射频信号的频率范围。如果需要覆盖频率宽的信号带宽，则增加了可控频综的频率范围，这样测试成本非常高，没有办法全频段覆盖。无法实现通过软件调制信号的输出，将需要的调制信号加载在信号源上来完成信号源输出调制信号的功能。
发明内容
本发明的目的在于至少解决现有技术中存在的技术问题之一，提供一种数字调制加载到信号源的设计，通过码元传输单元将信号传输至信号调制单元，通过IQ两路信号与信号源的IQ信号输入进行连接，使信号源有调制信号输入，从而输出各种调制信号，且可以任意修改频率和信号幅度，从而使其适应多种体制的系统调试，调制信号成本低，且调制信号体制可以根据实际需求变化，能适应多样性设计变化。
本发明还提供具有上述一种数字调制加载到信号源的设计，一种数字调制加载到信号源的设计，包括：
码元传输单元：是数字通信系统中的基本传输单元，它代表了一种离散的信号状态；信号调制单元：通过数字调制器和调制器组成，数字调制器是负责将数字信号转换为调制信号的部分，它通常采用数字信号处理技术，将输入的数字信号进行采样、量化和编码处理，生成离散的调制信号样本序列，调制器是负责将调制信号转换为模拟信号的部分，它将数字调制器生成的离散调制信号样本序列进行插值和滤波处理，生成连续的模拟调制信号，通过软件设计需要的信号形式，加载在信号处理板上，就能得到需要的宽带信号或者扩频信号；I/Q输出单元：将信号形式通过IQ分路输出给信号源，使得信号源能同步输出对应的信号形式；I路输出：通过高频电缆将输出单元中的调制信号经I路出输；Q路输出：通过高频电缆将输出单元中的调制信号经Q路出输。
根据本发明提供的一种数字调制加载到信号源的设计，数字调制器一般包括调制器控制逻辑、数据处理单元和数字调制算法，通过数字部分接收来自数字信号源的数字信号，并将其转换为模拟部分可以处理的形式，模拟部分将数字信号转换为模拟电压、电流或其他形式的模拟信号，以供模拟电路使用。
根据本发明提供的一种数字调制加载到信号源的设计，调制器通过插值滤波器将离散的信号序列进行插值处理，生成连续的信号，数字模拟转换器将数字信号转换为模拟信号的设备或电路，它将离散的数字信号转换为连续的模拟信号，模拟调制电路将模拟信号与一个或多个高频载波信号相结合，生成调制信号，用于在通信系统中传输模拟信号。
根据本发明提供的一种数字调制加载到信号源的设计，信号调制单元，通过在FPGA中实现任意信号的调制信号可以通过算法来完成，以下是一种实现方法：数字信号生成：首先使用FPGA中的逻辑电路和时钟信号生成需要调制的数字信号，可以使用FPGA的逻辑门、计数器、状态机等组件来生成需要的数字信号；数字调制算法：根据所需的调制方式，使用适当的数字调制算法将数字信号转换为调制信号，这些算法可以使用FPGA中的逻辑电路来实现，例如乘法器、加法器、查找表；数字信号转模拟信号：通过数字模拟转换器将调制信号转换为模拟信号，FPGA中可以使用DAC模块或外部DAC芯片来实现这一功能，数字调制算法生成的数字信号通过DAC转换为模拟信号，供模拟电路使用；模拟信号输出：将模拟信号输出到外部电路或设备进行进一步处理或传输，可以使用FPGA的输出引脚或外部接口(将模拟信号输出。
根据本发明提供的一种数字调制加载到信号源的设计，I/Q输出单元通过以下几个部分组成：模拟信号输入：I/Q输出单元接收模拟信号作为输入，这些模拟信号可以是音频信号、基带信号或其他需要进行调制的信号；数字信号生成：输入的模拟信号经过模数转换器转换为数字信号，使用数字信号处理算法将数字信号分成实部和虚部，形成I/Q信号；数字调制：I/Q信号经过数字调制算法进行调制，这些算法可以是幅度调制、频率调制、相位调制方式；数字模拟转换：调制后的I/Q信号通过数字模拟转换器转换为模拟信号，DAC将数字信号转换为模拟信号，从而在模拟电路中进一步处理或传输；模拟信号输出：模拟信号通过输出端口或接口输出到外部电路或设备，用于传输或接收信号。
有益效果
与现有技术相比较，本发明数字调制加载到信号源的设计，通过码元传输单元将信号传输至信号调制单元，通过IQ两路信号与信号源的IQ信号输入进行连接，使信号源有调制信号输入，从而输出各种调制信号，且可以任意修改频率和信号幅度，从而使其适应多种体制的系统调试，调制信号成本低，且调制信号体制可以根据实际需求变化，能适应多样性设计变化。
附图说明
下面结合附图和实施例对本发明进一步地说明；
图1为本发明一种数字调制加载到信号源的设计的原理图。
具体实施方式
本部分将详细描述本发明的具体实施例，本发明之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本发明的每个技术特征和整体技术方案，但其不能理解为对本发明保护范围的限制。
参照图1，本发明实施例一种数字调制加载到信号源的设计，其包括：
码元传输单元：是数字通信系统中的基本传输单元，它代表了本实施例的离散的信号状态；信号调制单元：通过数字调制器和调制器组成，数字调制器是负责将数字信号转换为调制信号的部分，它通常采用数字信号处理技术，将输入的数字信号进行采样、量化和编码处理，生成离散的调制信号样本序列，数字调制器一般包括调制器控制逻辑、数据处理单元和数字调制算法，调制器是负责将调制信号转换为模拟信号的部分，它将数字调制器生成的离散调制信号样本序列进行插值和滤波处理，生成连续的模拟调制信号，通过软件设计需要的信号形式，加载在信号处理板上，就能得到需要的宽带信号或者扩频信号；I/Q输出单元：将信号形式通过IQ分路输出给信号源，使得信号源能同步输出对应的信号形式；I路输出：通过高频电缆将输出单元中的调制信号经I路出输；Q路输出：通过高频电缆将输出单元中的调制信号经Q路出输。
数字调制器一般包括调制器控制逻辑、数据处理单元和数字调制算法，通过数字部分接收来自数字信号源的数字信号，并将其转换为模拟部分可以处理的形式，模拟部分将数字信号转换为模拟电压、电流或其他形式的模拟信号，以供模拟电路使用。
调制器通过插值滤波器将离散的信号序列进行插值处理，生成连续的信号，数字模拟转换器将数字信号转换为模拟信号的设备或电路，它将离散的数字信号转换为连续的模拟信号，模拟调制电路将模拟信号与一个或多个高频载波信号相结合，生成调制信号，用于在通信系统中传输模拟信号。
信号调制单元，通过在FPGA中实现任意信号的调制信号可以通过算法来完成，以下是本实施例的实现方法：数字信号生成：首先使用FPGA中的逻辑电路和时钟信号生成需要调制的数字信号，可以使用FPGA的逻辑门、计数器、状态机等组件来生成需要的数字信号；数字调制算法：根据所需的调制方式，使用适当的数字调制算法将数字信号转换为调制信号，这些算法可以使用FPGA中的逻辑电路来实现，例如乘法器、加法器、查找表；数字信号转模拟信号：通过数字模拟转换器将调制信号转换为模拟信号，FPGA中可以使用DAC模块或外部DAC芯片来实现这一功能，数字调制算法生成的数字信号通过DAC转换为模拟信号，供模拟电路使用；模拟信号输出：将模拟信号输出到外部电路或设备进行进一步处理或传输，可以使用FPGA的输出引脚或外部接口将模拟信号输出。
I/Q输出单元通过以下几个部分组成：模拟信号输入：I/Q输出单元接收模拟信号作为输入，这些模拟信号可以是音频信号、基带信号或其他需要进行调制的信号；数字信号生成：输入的模拟信号经过模数转换器转换为数字信号，使用数字信号处理算法将数字信号分成实部和虚部，形成I/Q信号；数字调制：I/Q信号经过数字调制算法进行调制，这些算法可以是幅度调制、频率调制、相位调制调制方式；数字模拟转换：调制后的I/Q信号通过数字模拟转换器转换为模拟信号，DAC将数字信号转换为模拟信号，从而在模拟电路中进一步处理或传输；模拟信号输出：模拟信号通过输出端口或接口输出到外部电路或设备，用于传输或接收信号。
工作原理：调制信号板产生的多种形式的调制信号，经过I路或者Q路输出后，加载到信号源的调制输入口，也可以只连接其中一种调制信号，作为参考给信号源，参考信号频率是10MHz调制信号，信号源接收机外部10MHz调制信号后，将收到的调制信号加载到信号源里面，同时输出与信号源输出设置对应的频率给系统或者设备使用。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (5)
1.一种数字调制加载到信号源的设计，其特征在于，包括：
码元传输单元：是数字通信系统中的基本传输单元，一种离散的信号；
信号调制单元：通过数字调制器和调制器组成，负责将数字信号转换为调制信号，采用数字信号处理技术将输入的数字信号进行采样、量化和编码处理，生成离散的调制信号样本序列；
I/Q输出单元：将信号形式通过IQ分路输出给信号源，使信号源能同步输出对应的信号形式；
I路输出：通过高频电缆将输出单元中的调制信号经I路出输；
Q路输出：通过高频电缆将输出单元中的调制信号经Q路出输。
2.根据权利要求1所述的一种数字调制加载到信号源的设计，其特征在于，数字调制器一般包括调制器控制逻辑、数据处理单元和数字调制算法，通过数字部分接收来自数字信号源的数字信号，并将其转换为模拟部分进行处理，模拟部分将数字信号转换为模拟电压、电流形式的模拟信号，以供模拟电路使用。
3.根据权利要求1所述的一种数字调制加载到信号源的设计，其特征在于，调制器通过插值滤波器将离散的信号序列进行插值处理，生成连续的信号，通过数字模拟转换器将数字信号转换为模拟信号，将离散的数字信号转换为连续的模拟信号，通过模拟调制电路将模拟信号与一个或多个高频载波信号相结合，生成调制信号。
4.根据权利要求1所述的一种数字调制加载到信号源的设计，其特征在于，信号调制单元，通过在FPGA中实现任意信号的调制信号通过算法来完成，以下是一种实现方法：
数字信号生成：首先使用FPGA中的逻辑电路和时钟信号生成需要调制的数字信号，使用FPGA的逻辑门、计数器、状态机组件来生成数字信号；
数字调制算法：根据调制方式，使用数字调制算法，将数字信号转换为调制信号，其算法通过FPGA中的逻辑电路来实现；
数字信号转模拟信号：通过数字模拟转换器将调制信号转换为模拟信号，数字调制算法生成的数字信号通过DAC转换为模拟信号，供模拟电路使用；
模拟信号输出：将模拟信号输出到外部电路或设备进行进一步处理或传输，使用FPGA的输出引脚或外部接口将模拟信号输出。
5.根据权利要求1所述的一种数字调制加载到信号源的设计，其特征在于，I/Q输出单元通过以下几个部分组成：
模拟信号输入：I/Q输出单元接收模拟信号作为输入；
数字信号生成：输入的模拟信号经过模数转换器转换为数字信号，使用数字信号处理算法将数字信号分成实部(I)和虚部(Q)，形成I/Q信号；
数字调制：I/Q信号经过数字调制算法进行调制；
数字模拟转换：调制后的I/Q信号通过数字模拟转换器转换为模拟信号，DAC将数字信号转换为模拟信号在模拟电路中进一步处理；
模拟信号输出：模拟信号通过输出端口或接口输出到外部电路和设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311469793.7A CN117291134A (zh) | 2023-11-07 | 2023-11-07 | 一种数字调制加载到信号源的设计 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311469793.7A CN117291134A (zh) | 2023-11-07 | 2023-11-07 | 一种数字调制加载到信号源的设计 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117291134A true CN117291134A (zh) | 2023-12-26 |
Family
ID=89253633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311469793.7A Pending CN117291134A (zh) | 2023-11-07 | 2023-11-07 | 一种数字调制加载到信号源的设计 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117291134A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1204189A (zh) * | 1997-03-19 | 1999-01-06 | 索尼公司 | 接收设备和信号接收方法 |
| US20050249316A1 (en) * | 2003-06-16 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | Digital signal receiver |
| CN102946370A (zh) * | 2012-12-05 | 2013-02-27 | 天津光电通信技术有限公司 | 一种基于fpga实现fm调频和解调数字逻辑电路的方法 |
| CN108566205A (zh) * | 2018-04-19 | 2018-09-21 | 南通大学 | 一种基于fpga实现的d/a转换器 |
| CN111917411A (zh) * | 2020-08-03 | 2020-11-10 | 中南民族大学 | 一种基于模拟电路的类数字qpsk调制电路 |
| CN115022141A (zh) * | 2022-06-17 | 2022-09-06 | 四川九洲电器集团有限责任公司 | 一种gmsk信号数字调制发射装置及方法 |
| CN115296969A (zh) * | 2022-07-28 | 2022-11-04 | 湖南迈克森伟电子科技有限公司 | 发射码元相位调整方法和系统 |
| CN115296968A (zh) * | 2022-07-28 | 2022-11-04 | 湖南迈克森伟电子科技有限公司 | 正交相移键控调制系统和方法 |
-
2023
- 2023-11-07 CN CN202311469793.7A patent/CN117291134A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1204189A (zh) * | 1997-03-19 | 1999-01-06 | 索尼公司 | 接收设备和信号接收方法 |
| US20050249316A1 (en) * | 2003-06-16 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | Digital signal receiver |
| CN102946370A (zh) * | 2012-12-05 | 2013-02-27 | 天津光电通信技术有限公司 | 一种基于fpga实现fm调频和解调数字逻辑电路的方法 |
| CN108566205A (zh) * | 2018-04-19 | 2018-09-21 | 南通大学 | 一种基于fpga实现的d/a转换器 |
| CN111917411A (zh) * | 2020-08-03 | 2020-11-10 | 中南民族大学 | 一种基于模拟电路的类数字qpsk调制电路 |
| CN115022141A (zh) * | 2022-06-17 | 2022-09-06 | 四川九洲电器集团有限责任公司 | 一种gmsk信号数字调制发射装置及方法 |
| CN115296969A (zh) * | 2022-07-28 | 2022-11-04 | 湖南迈克森伟电子科技有限公司 | 发射码元相位调整方法和系统 |
| CN115296968A (zh) * | 2022-07-28 | 2022-11-04 | 湖南迈克森伟电子科技有限公司 | 正交相移键控调制系统和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8165549B2 (en) | Method for notch filtering a digital signal, and corresponding electronic device | |
| US7619487B2 (en) | Polar modulation without analog filtering | |
| KR101944205B1 (ko) | 다중 대역 신호를 생성하는 시스템 및 방법 | |
| US7091778B2 (en) | Adaptive wideband digital amplifier for linearly modulated signal amplification and transmission | |
| Li et al. | A 21-GS/s single-bit second-order delta–sigma modulator for FPGAs | |
| JP6983331B2 (ja) | 無線周波数（ｒｆ）送信機及びｒｆ送信の方法 | |
| US6323795B1 (en) | Electronic digital-to-analog converter circuit for a baseband transmission system | |
| US20010050962A1 (en) | Transmitting circuit apparatus | |
| US20100124290A1 (en) | Digital Signal Transmission for Wireless Communication | |
| CN112236944B (zh) | 高速数字比特生成器 | |
| CN112204891B (zh) | 混合模式毫米波发送器 | |
| US6784817B2 (en) | Data generating method, data generator, and transmitter using the same | |
| CN100409567C (zh) | 放大器电路、传输装置、放大方法和传输方法 | |
| US9065472B1 (en) | Multi-function reconfigurable delta sigma DAC | |
| JP2002057732A (ja) | 送信回路装置 | |
| US7460843B2 (en) | Amplifier apparatus, polar modulation transmission apparatus and wireless communication apparatus | |
| CN117291134A (zh) | 一种数字调制加载到信号源的设计 | |
| KR100457175B1 (ko) | 직교 변조 송신기 | |
| US11601319B2 (en) | Digital modulator, communication device, and digital modulator control method | |
| CN107294546B (zh) | 一种数字预失真系统中射频链路及其工作方法 | |
| CN105530070A (zh) | 一种实现编码调制的方法及发射机 | |
| JP4128488B2 (ja) | 送信回路装置、及び無線通信装置 | |
| US7280610B2 (en) | Data converter, signal generator, transmitter and communication apparatus using the data converter or the signal generator, and data conversion method | |
| Shehata et al. | An FPGA based 1-bit all digital transmitter employing Delta-Sigma Modulation with RF output for SDR | |
| KR20110070675A (ko) | 디지털 ｒｆ 컨버터 및 이를 포함하는 디지털 ｒｆ 변조기와 송신기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |