CN117251392A - Spi数据传输方法及系统 - Google Patents

Spi数据传输方法及系统 Download PDF

Info

Publication number
CN117251392A
CN117251392A CN202311267083.6A CN202311267083A CN117251392A CN 117251392 A CN117251392 A CN 117251392A CN 202311267083 A CN202311267083 A CN 202311267083A CN 117251392 A CN117251392 A CN 117251392A
Authority
CN
China
Prior art keywords
spi
data
master device
transmission
slave device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311267083.6A
Other languages
English (en)
Inventor
方云蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Smart Drive Shanghai Intelligent Technology Co ltd
Original Assignee
Continental Smart Drive Shanghai Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Smart Drive Shanghai Intelligent Technology Co ltd filed Critical Continental Smart Drive Shanghai Intelligent Technology Co ltd
Priority to CN202311267083.6A priority Critical patent/CN117251392A/zh
Publication of CN117251392A publication Critical patent/CN117251392A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种SPI数据传输方法，用于在SPI主器件与SPI从器件之间进行数据传输，包括：以预定周期基于SPI从器件的待发送数据生成第一传输数据，并存储于SPI从器件的第一缓存区；SPI从器件向SPI主器件发送触发信号，以触发SPI主器件的中断；在触发SPI主器件的中断后，基于SPI主器件的待发送数据生成第二传输数据，并存储于SPI主器件的第二缓存区；由SPI主器件启动SPI主器件与SPI从器件之间的数据交换；以及在数据交换完成后，关闭SPI主器件的中断。

Description

SPI数据传输方法及系统
技术领域
本发明涉及数据传输技术领域，特别涉及SPI数据传输方法及系统。
背景技术
SPI(Serial Peripheral Interface，串行外设接口)是一种高速的、全双工、同步的通信总线。SPI通信以主从方式工作，这种模式通常有一个主器件和一个或多个从器件，主器件与从器件之间通常利用3根线或4根线进行传输。
目前，SPI主器件与SPI从器件之间的通信方式通常具有以下缺陷：虽然SPI为全双工通信总线，然而往往未能实现全双工，效率较低；处理逻辑复杂，同时请求SPI主器件与SPI从器件的数据发送时，需要花费大量的复杂逻辑避免变量/外部设备的重用；对于数据量较小且发送次数多的数据时，会触发大量的中断，影响整体性能。
发明内容
本发明是为了解决上述问题而完成的，其的在于提供一种SPI数据传输及系统，能实现全双工的SPI通信，提高数据传输效率。
根据本发明的一个方面，提供一种SPI数据传输方法，该SPI数据传输方法用于在SPI主器件与SPI从器件之间进行数据传输，包括：以预定周期基于SPI从器件的待发送数据生成第一传输数据，并存储于SPI从器件的第一缓存区；SPI从器件向SPI主器件发送触发信号，以触发SPI主器件的中断；在触发SPI主器件的中断后，基于SPI主器件的待发送数据生成第二传输数据，并存储于SPI主器件的第二缓存区；由SPI主器件启动SPI主器件与SPI从器件之间的数据交换；以及在数据交换完成后，关闭SPI主器件的中断。
优选地，所述第一传输数据及所述第二传输数据分别包括数据包头、数据内容及数据包尾，所述数据包头包含用于表示当前帧来源的比特位，所述数据包尾用于对传输的数据进行校验。
优选地，以预定周期基于所述SPI从器件的待发送数据生成第一传输数据，并存储于所述SPI从器件的第一缓存区中，若所述SPI从器件的待发送数据为空，则生成数据内容为dummy的第一传输数据。
优选地，在触发所述SPI主器件的中断后，基于所述SPI主器件的待发送数据生成第二传输数据，并存储于所述SPI主器件的第二缓存区中，若所述SPI主器件的待发送数据为空，则生成数据内容为dummy的第二传输数据。
优选地，所述数据包头还包含用于表示所述SPI主器件上一发送帧是否被正确接收的比特位及用于表示所述SPI从器件上一发送帧是否被正确接收的比特位。
优选地，当接收到的传输数据的所述数据包头显示所述SPI主器件上一发送帧未被正确接收时，在下一帧的数据交换中，所述SPI主器件根据当前帧的待发送数据及过去两帧的待发送数据生成第二传输数据。
优选地，当接收到的传输数据的所述数据包头显示所述SPI从器件上一发送帧未被正确接收时，在下一帧的数据交换中，所述SPI从器件根据当前帧的待发送数据及过去两帧的待发送数据生成第一传输数据。
优选地，所述预定周期为5ms。
优选地，由所述SPI主器件启动所述SPI主器件与所述SPI从器件之间的数据交换中，进一步包括：所述SPI主器件的第二DMA控制器将存储于所述第二缓存区的所述第二传输数据通过SPI通信发送至所述SPI从器件，所述SPI从器件的第一DMA控制器将存储于所述第一缓存区的所述第一传输数据通过SPI通信发送至所述SPI主器件；在所述第一传输数据接收完成后，所述SPI主器件的第二DMA控制器将接收到的第一传输数据存储至第二缓存区；以及在所述第二传输数据接收完成后，所述SPI从器件的第一DMA控制器将接收到的第二传输数据存储至第一缓存区。
根据本发明的另一个方面，提供一种SPI数据传输系统，包括通过SPI总线连接的SPI主器件与SPI从器件，其中，所述SPI从器件以预定周期基于所述SPI从器件的待发送数据生成第一传输数据，存储于所述SPI从器件的第一缓存区，并且所述SPI从器件向所述SPI主器件发送触发信号，以触发所述SPI主器件的中断，在触发所述SPI主器件中断后，所述SPI主器件基于所述SPI主器件的待发送数据生成第二传输数据，并存储于所述SPI主器件的第二缓存区，并由所述SPI主器件启动所述SPI主器件与所述SPI从器件之间的数据交换，在数据交换完成后，关闭所述SPI主器件的中断。
附图说明
图1是本发明实施例提供的SPI数据传输方法的流程示意图。
图2是本发明实施例提供的SPI数据传输方法中使用的数据帧格式的一个示例。
图3是本发明实施例提供的SPI数据传输系统的架构示意图。
具体实施方式
下面，结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
本文所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组。
本文所述实施例可借助本公开的理想示意图而参考平面图和/或截面图进行描述。因此，可根据制造技术和/或容限来修改示例图示。因此，实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不旨在是限制性的。
除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
本发明实施例提供一种SPI数据传输方法及系统是基于同一构思的，由于方法及系统解决问题的原理相似，因此系统与方法的实施可以相互参见，重复之处不再赘述。
图1是本发明实施例提供的SPI数据传输方法的流程示意图。说明书提供了如实施例或流程图的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。图2是本发明实施例提供的SPI数据传输方法中使用的数据帧格式的一个示例。
如图1所示，本实施例提供的SPI数据传输方法用于在SPI主器件200与SPI从器件100之间进行数据传输,包括如下步骤。
S101：以预定周期基于SPI从器件100的待发送数据生成第一传输数据，并存储于SPI从器件100的第一缓存区102。
SPI从器件100以预定周期(每隔一个预定的时间间隔)基于SPI从器件的待发送数据生成第一传输数据。本实施例中，该预定周期采用5ms，此处的待发送数据是SPI从器件100在该时间间隔5ms中生成的需要发送至SPI主器件200的数据。因此，本实施例中，SPI从器件100每隔5ms基于SPI从器件100的待发送数据生成第一传输数据，并存储于SPI从器件100的第一缓存区102。
其中，如图2的数据帧格式所示，第一传输数据可以包括数据包头、数据内容及数据包尾。数据包头可以包含用于表示当前帧来源的比特位。数据包尾可以用于对传输的数据进行校验，例如是用于校验接收数据的正确性的CRC。
有时也会存在在该时间间隔5ms中，SPI从器件100没有待发送数据的情况，即SPI从器件100的待发送数据为空的的情况。在这种情况下，则生成数据内容为dummy的第一传输数据。
S102：SPI从器件100向SPI主器件200发送触发信号，以触发SPI主器件200的中断。
由于SPI从器件100无法主动发起传输，因此在生成第一传输数据后，SPI从器件100需要向SPI主器件200发送触发信号，以触发SPI主器件200的中断。而SPI主器件200在接收到该触发信号后，会触发SPI主器件200的中断。
S103：在触发SPI主器件200的中断后，基于SPI主器件200的待发送数据生成第二传输数据，并存储于SPI主器件200的第二缓存区202。
SPI主器件200中断后，基于SPI主器件200的待发送数据生成第二传输数据。此处的待发送数据是SPI主器件200在上一次向SPI从器件100传输数据到本次传输的时间间隔中生成的发送数据。
同样地，如图2的数据帧格式所示，第二传输数据可以包括数据包头、数据内容及数据包尾。数据包头可以包含用于表示当前帧来源的比特位。数据包尾可以用于对传输的数据进行校验，例如是用于校验接收数据的正确性的CRC。
有时也会存在在上一次向SPI从器件100传输数据到本次传输的时间间隔中，SPI主器件200没有待发送数据的情况，即SPI主器件200的待发送数据为空的的情况。在这种情况下，则生成数据内容为dummy的第二传输数据。
S104：由SPI主器件200启动SPI主器件200与SPI从器件100之间的数据交换。
在SPI主器件200生成了第二传输数据，并存储于SPI主器件200的第二缓存区202之后，由SPI主器件200启动SPI主器件200与SPI从器件100之间的数据交换。
具体而言，进一步可以包括以下子步骤：
SPI主器件200的第二DMA控制器203将存储于第二缓存区202的第二传输数据通过SPI通信发送至SPI从器件100，SPI从器件100的第一DMA控制器103将存储于第一缓存区102的第一传输数据通过SPI通信发送至SPI主器件200；
在第一传输数据接收完成后,SPI主器件200的第二DMA控制器203将接收到的第一传输数据存储至第二缓存区202；以及
在第二传输数据接收完成后，SPI从器件100的第一DMA控制器103将接收到的第二传输数据存储至第一缓存区102。
也就是说，本实施例中，分别由SPI主器件200的第二DMA控制器203及SPI从器件100的第一DMA控制器103进行数据交换，从而能降低SPI主器件200、SPI从器件100的主控单元的负荷。
S105：在数据交换完成后，关闭SPI主器件200的中断。
由此，SPI主器件200与SPI从器件100之间的一次数据交换完成。通过这种全双工定时数据交换的方案，能增加SPI通信总线的利用率。
此外，优选地，对于第一传输数据及第二传输数据的数据帧格式中，数据包头还包含用于表示SPI主器件200上一发送帧是否被正确接收的比特位及用于表示SPI从器件100上一发送帧是否被正确接收的比特位。图2示出了数据包头的一个示例，该数据包头包括用于表示当前帧来源的标志Master_frame_flag、Slave_frame_flag、用于表示SPI主器件200上一发送帧被正确接收的标志Master_send_successful_flag以及用于表示SPI从器件100上一发送帧被正确接收的标志Slave_send_successful_flag。
若当前帧为SPI主器件200帧即第二传输数据，则Master_frame_flag为1，Slave_frame_flag为0，若当前帧为SPI从器件100帧即第一传输数据，则Slave_frame_flag为1，Master_frame_flag为0。若SPI主器件200上一发送帧被正确接收，则Master_send_successful_flag为1，若SPI主器件200上一发送帧未被正确接收，则Master_send_successful_flag为0，若SPI从器件100上一发送帧被正确接收，则Slave_send_successful_flag为1，若SPI从器件100上一发送帧未被正确接收，则Slave_send_successful_flag为0。
当接收到的第一传输数据的数据包头显示SPI主器件200上一发送帧未被正确接收时，在下一帧的数据交换中，SPI主器件200根据当前帧的待发送数据及过去两帧的待发送数据生成第二传输数据。同样，当接收到的第二传输数据的数据包头显示SPI从器件100上一发送帧未被正确接收时，在下一帧的数据交换中，SPI从器件100根据当前帧的待发送数据及过去两帧的待发送数据生成第一传输数据。
例如，若在当前帧(帧2)的数据交换中，SPI主器件200接收到的第一传输数据显示SPI主器件200上一发送帧(帧1)未被正确接收(Master_send_successful_flag为0)，则在下一帧(帧3)的数据交换中，SPI主器件200根据当前帧(帧3)的待发送数据及过去两帧(帧1、帧2)的待发送数据生成第二传输数据，也就是说，SPI主器件200将当前帧(帧3)的待发送数据及过去两帧(帧1、帧2)的待发送数据均填充到第二传输数据的数据内容中。
同样地，若在当前帧(帧2)的数据交换中，SPI从器件100接收到的第二传输数据显示SPI从器件100上一发送帧(帧1)未被正确接收(Slave_send_successful_flag为0)，则在下一帧(帧3)的数据交换中，SPI从器件100根据当前帧(帧3)的待发送数据及过去两帧(帧1、帧2)的待发送数据生成第一传输数据，也就是说，SPI从器件100将当前帧(帧3)的待发送数据及过去两帧(帧1、帧2)的待发送数据均填充到第一传输数据的数据内容中。
通过将用于验证上一帧数据是否正确接收的校验信息添加在数据包头中，可以降低的SPI主器件200与SPI从器件100之间数据发送次数，从而提高数据传输效率。
此外，在CRC数据校验中可以使用单指令多数据(Single Instruction MultipleData，SIMD)以提高CPU的利用率，降低负荷。
图3是本发明实施例提供的SPI数据传输系统1的架构示意图。
如图3所示，SPI数据传输系统1包括通过SPI总线300连接的SPI主器件200与SPI从器件100。SPI主器件200包括第二主控单元201、第二缓存区202及第二DMA控制器203。SPI从器件100包括第一主控单元101、第一缓存区102及第一DMA控制器103。
SPI数据传输系统1的SPI从器件100以预定周期基于SPI从器件100的待发送数据生成第一传输数据，存储于SPI从器件100的第一缓存区102，并且SPI从器件向SPI主器件200发送触发信号，以触发SPI主器件200的中断。这里的处理可以由SPI从器件100的第一主控单元101执行。
在触发SPI主器件200中断后，SPI主器件200基于SPI主器件200的待发送数据生成第二传输数据，并存储于SPI主器件200的第二缓存区202，并由SPI主器件200启动SPI主器件200与SPI从器件100之间的数据交换，在数据交换完成后，关闭SPI主器件200的中断。SPI主器件200与SPI从器件100之间的数据交换利用第一DMA控制器103及第二DMA控制器203进行，其他的处理则可以由SPI主器件200的第二主控单元201执行。
根据本实施例所涉及的SPI数据传输系统1能实现全双工定时数据交换，从而提高了数据传输效率。
本领域技术人员应该能够意识到，结合本文中所公开地实施例描述地各示例的模块、单元以及方法步骤，能够以电子硬件、计算机软件或者两者的结合来事先，为了清楚地说明电子硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以电子硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来实用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，本发明中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本发明中公开的(但不限于)具有类似功能的技术特征进行相互替换而形成的技术方案。

Claims (10)

1.一种SPI数据传输方法，该SPI数据传输方法用于在SPI主器件与SPI从器件之间进行数据传输，其特征在于，包括：
以预定周期基于所述SPI从器件的待发送数据生成第一传输数据，并存储于所述SPI从器件的第一缓存区；
所述SPI从器件向所述SPI主器件发送触发信号，以触发所述SPI主器件的中断；
在触发所述SPI主器件的中断后，基于所述SPI主器件的待发送数据生成第二传输数据，并存储于所述SPI主器件的第二缓存区；
由所述SPI主器件启动所述SPI主器件与所述SPI从器件之间的数据交换；以及
在数据交换完成后，关闭所述SPI主器件的中断。
2.如权利要求1所述的SPI数据传输方法，其特征在于，
所述第一传输数据及所述第二传输数据分别包括数据包头、数据内容及数据包尾，所述数据包头包含用于表示当前帧来源的比特位，所述数据包尾用于对传输的数据进行校验。
3.如权利要求2所述的SPI数据传输方法，其特征在于，以预定周期基于所述SPI从器件的待发送数据生成第一传输数据，并存储于所述SPI从器件的第一缓存区中，
若所述SPI从器件的待发送数据为空，则生成数据内容为dummy的第一传输数据。
4.如权利要求2所述的SPI数据传输方法，其特征在于，在触发所述SPI主器件的中断后，基于所述SPI主器件的待发送数据生成第二传输数据，并存储于所述SPI主器件的第二缓存区中，
若所述SPI主器件的待发送数据为空，则生成数据内容为dummy的第二传输数据。
5.如权利要求2至4任一项所述的SPI数据传输方法，其特征在于，
所述数据包头还包含用于表示所述SPI主器件上一发送帧是否被正确接收的比特位及用于表示所述SPI从器件上一发送帧是否被正确接收的比特位。
6.如权利要求5所述的SPI数据传输方法，其特征在于，
当接收到的传输数据的所述数据包头显示所述SPI主器件上一发送帧未被正确接收时，在下一帧的数据交换中，所述SPI主器件根据当前帧的待发送数据及过去两帧的待发送数据生成第二传输数据。
7.如权利要求5所述的SPI数据传输方法，其特征在于，
当接收到的传输数据的所述数据包头显示所述SPI从器件上一发送帧未被正确接收时，在下一帧的数据交换中，所述SPI从器件根据当前帧的待发送数据及过去两帧的待发送数据生成第一传输数据。
8.如权利要求1至4任一项所述的SPI数据传输方法，其特征在于，
所述预定周期为5ms。
9.如权利要求1或2所述的SPI数据传输方法，其特征在于，由所述SPI主器件启动所述SPI主器件与所述SPI从器件之间的数据交换中，进一步包括：
所述SPI主器件的第二DMA控制器将存储于所述第二缓存区的所述第二传输数据通过SPI通信发送至所述SPI从器件，所述SPI从器件的第一DMA控制器将存储于所述第一缓存区的所述第一传输数据通过SPI通信发送至所述SPI主器件；
在所述第一传输数据接收完成后，所述SPI主器件的第二DMA控制器将接收到的第一传输数据存储至第二缓存区；以及
在所述第二传输数据接收完成后，所述SPI从器件的第一DMA控制器将接收到的第二传输数据存储至第一缓存区。
10.一种SPI数据传输系统，其特征在于，包括通过SPI总线连接的SPI主器件与SPI从器件，
其中，所述SPI从器件以预定周期基于所述SPI从器件的待发送数据生成第一传输数据，存储于所述SPI从器件的第一缓存区，并且所述SPI从器件向所述SPI主器件发送触发信号，以触发所述SPI主器件的中断，
在触发所述SPI主器件中断后，所述SPI主器件基于所述SPI主器件的待发送数据生成第二传输数据，并存储于所述SPI主器件的第二缓存区，并由所述SPI主器件启动所述SPI主器件与所述SPI从器件之间的数据交换，在数据交换完成后，关闭所述SPI主器件的中断。
CN202311267083.6A 2023-09-27 2023-09-27 Spi数据传输方法及系统 Pending CN117251392A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311267083.6A CN117251392A (zh) 2023-09-27 2023-09-27 Spi数据传输方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311267083.6A CN117251392A (zh) 2023-09-27 2023-09-27 Spi数据传输方法及系统

Publications (1)

Publication Number Publication Date
CN117251392A true CN117251392A (zh) 2023-12-19

Family

ID=89136532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311267083.6A Pending CN117251392A (zh) 2023-09-27 2023-09-27 Spi数据传输方法及系统

Country Status (1)

Country Link
CN (1) CN117251392A (zh)

Similar Documents

Publication Publication Date Title
CN106951388B (zh) 一种基于PCIe的DMA数据传输方法及系统
US8103869B2 (en) Distributed (modular) internal architecture
US20030074502A1 (en) Communication between two embedded processors
CN107832250B (zh) 一种基于spi的主从通讯时序方法
JPS63296540A (ja) 単一集積回路マイクロ制御器におけるマルチプロトコル通信制御器
CN112395230A (zh) 一种基于可编程逻辑器件的uart接口扩展电路
KR100614638B1 (ko) 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법
CN108255776A (zh) 一种兼容apb总线的i3c主设备、主从系统及通信方法
CN109688555B (zh) 一种信号数据的实时采集与通信系统及方法
CN116627869B (zh) 应用于电子设备的数据传输方法及装置
KR101559089B1 (ko) 장치의 컴포넌트들 간에 메모리 자원들을 공유하기 위한 통신 프로토콜
US12001375B2 (en) Interconnect system
JP2009502072A (ja) ＦｌｅｘＲａｙ通信モジュール及びＦｌｅｘＲａｙ通信制御装置、並びにＦｌｅｘＲａｙ通信接続とＦｌｅｘＲａｙ加入者装置との間でメッセージを伝送する方法
CN113904762B (zh) 一种带环形缓冲区的全双工485总线通信系统及方法
CN117118828B (zh) 一种协议转换器、电子设备及一种配置方法
CN117251392A (zh) Spi数据传输方法及系统
CN107222379A (zh) 一种串口通信的方法和装置
CN113051212B (zh) 图形处理器、数据传输方法、装置、电子设备和存储介质
CN110928828B (zh) 处理器间业务处理系统
CN111966623A (zh) Mcu与多个fpga使用spi进行实时全双工可靠通信的方法
US7779186B2 (en) Master-slave card system and method for operating the same
US20230214607A1 (en) Main Device, Sub-device and Communication System
Stangaciu et al. PARSECS_RT: A real-time PARSECS-based communication protocol stack for critical sensing applications
US6711179B1 (en) Signal processing apparatus with three layer processing sections, and signal processing system with said two signal processing apparatuses
WO2023024720A1 (zh) 数据传输方法、系统、集成电路、多芯片结构和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination