CN117239397A - 天线封装结构 - Google Patents

天线封装结构 Download PDF

Info

Publication number
CN117239397A
CN117239397A CN202310656001.0A CN202310656001A CN117239397A CN 117239397 A CN117239397 A CN 117239397A CN 202310656001 A CN202310656001 A CN 202310656001A CN 117239397 A CN117239397 A CN 117239397A
Authority
CN
China
Prior art keywords
dielectric layer
antenna
substrate
glass substrate
antenna package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310656001.0A
Other languages
English (en)
Inventor
陈冠能
胡瀚文
蔡逸杰
王毓驹
张立翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangfei Technology Co ltd
Original Assignee
Chuangfei Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/066,002 external-priority patent/US20230402744A1/en
Application filed by Chuangfei Technology Co ltd filed Critical Chuangfei Technology Co ltd
Publication of CN117239397A publication Critical patent/CN117239397A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明提供一种天线封装结构。该天线封装结构包含一玻璃基板、一互连结构、复数个半导体芯片,以及一天线阵列结构。该玻璃基板具有一第一表面及相对于该第一表面的一第二表面。该互连结构是设置于该玻璃基板的该第一表面上方。所述这些半导体芯片是安装于该互连结构上方。该天线阵列结构是形成于该玻璃基板的该第二表面。进一步地,所述这些半导体芯片是通过该互连结构及该玻璃基板而耦接于该天线阵列结构。

Description

天线封装结构
技术领域
本发明所揭示内容是关于一种天线封装结构。
背景技术
在现代的无线通信技术中,与传统天线技术相比,相控阵列天线(phased arrayantenna)技术因为具有更高的增益、更高的可靠性和波束控制能力等优点,从而受到广泛的关注。相控阵列天线技术是在良好的间距控制下,将天线以阵列方式排列,且因此布署有阵列天线的基板的面积,会远比设置传统非阵列天线的基板的面积大得多。在开发成本合理的大面积天线阵列时,基板的平坦度即为其中重要的问题。另一方面而言,天线阵列也需要更高的电路密度和更低功耗的射频(RF)电路来实现更好的信号处理性能。
发明内容
本发明在一个示范实施例中,提供一种天线封装结构。该天线封装结构包含一玻璃基板、一互连结构、复数个半导体芯片,以及一天线阵列结构。该玻璃基板具有一第一表面及相对于该第一表面的一第二表面。该互连结构是设置于该玻璃基板的该第一表面上方。所述这些半导体芯片是安装于该互连结构上方。该天线阵列结构是形成于该玻璃基板的该第二表面。进一步地,所述这些半导体芯片是通过该互连结构及该玻璃基板而耦接于该天线阵列结构。
本发明在另一个示范实施例中,提供一种天线封装结构。该天线封装结构包含一基板、一半导体芯片,以及一天线。该基板具有一第一表面及相对于该第一表面的一第二表面。该半导体芯片是安装于该基板的该第一表面上方。该天线是形成于该基板的该第二表面。另外,该半导体芯片是通过该基板而电磁耦接于该天线。
图式简单说明
在阅读了下文实施方式以及附随图式时,能够最佳地理解本揭露的多种态样。应注意到,根据本领域的标准作业习惯,图中的各种特征并未依比例绘制。事实上,为了能够清楚地进行描述,可能会刻意地放大或缩小某些特征的尺寸。
图1A是依据本发明所揭示的一些比较实施例的天线封装结构的剖视图。
图1B是依据本发明所揭示的一些比较实施例的天线封装结构的立体示意图。
图1C是依据本发明所揭示的一些比较实施例的天线封装结构的剖视图。
图1D是依据本发明所揭示的一些比较实施例的天线封装结构的剖视图。
图2是依据本发明所揭示的一些实施例的天线封装结构的剖视图。
图3是依据本发明所揭示的一些实施例的天线封装结构的立体示意图。
图4是依据本发明所揭示的一些实施例的天线封装结构的剖视图。
图5是依据本发明所揭示的一些实施例的天线封装结构的剖视图。
图6是依据本发明所揭示的一些实施例的天线封装结构的剖视图。
图7是依据本发明所揭示的一些实施例的天线封装结构的剖视图。
实施方式
本申请主张在先申请的申请日为2022年6月14日的美国专利临时申请案No.63/351,881以及申请日为2022年12月14日的美国专利申请案No.18/066,002的优先权,在此将其全文引入作为参照。
以下揭露内容提供用于实施本发明的不同特征的许多不同实施例或实例。下文描述组件及配置的特定实例以简化本发明。当然,此等仅为实例且不旨在限制。举例而言,在下列描述中,第一构件形成于第二构件上方或第一构件形成于第二构件之上,可包含该第一构件及该第二构件直接接触的实施例,且亦可包含额外构件形成在该第一构件与该第二构件之间的实施例,使该第一构件及该第二构件可不直接接触的实施例。另外,本揭露可在各种实例中重复元件符号及/或字母。此重复出于简化及清楚的目的,且本身不代表所论述的各项实施例及/或配置之间的关系。
此外,为便于描述,可在本文中使用诸如「在...下面」、「在...下方」、「下」、「在...上方、上及类似者的空间相对术语来描述一个组件或构件与另一(些)元件或构件的关系,如图中绘示。空间相对术语旨在涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。该装置可以有其他定向(旋转90度或按其他定向),同样可以相应地用来解释本文中使用的空间相对描述词。
如本文中所使用诸如「第一」、「第二」、和「第三」等用语说明各种组件、部件、区域、层、和/或区段,这些组件、部件、区域、层、和/或区段不应受到这些用语限制。这些用语可能仅是用于区别一个组件、部件、区域、层、或区段与另一个。当文中使用「第一」、「第二」、和「第三」等用语时,并非意味着顺序或次序,除非由该上下文明确所指出。
图1A所示的比较实施例是关于一种具有封装基板91的天线封装结构90。在该实施例中,天线封装结构90是以封装天线(Antenna-in-Package,AiP)技术而封装。AiP技术是一种天线封装方案,其能将一个或多个天线实施在一个可以承载RF裸芯片(收发器)的IC封装当中。举例而言,典型的AiP可以包含一个或多个RF芯片92,其藉由焊球而附接至封装基板91上,以连接到印刷电路板(PCB)93,而天线阵列94也是形成于PCB 93上。在其他例子中,参考图1B所示,RF芯片92可被内嵌在液晶聚合物(liquid crystal polymer,LCP)层95当中,LCP 95是附接至一可挠式印刷电路板(flexible PCB,FPCB)96的一侧,而天线阵列94是形成于FPCB 96的另一侧上。
在图1C所示的另一比较实施例中,在天线封装结构90当中所使用的PCB可为高密度互连(high density interconnector,HDI)PCB 97,其相较于传统PCB,其于每单位面积具有更高的布线密度。一般而言,HDI PCB的定义包含具备以下一种或各种特征:包括微通孔、盲孔及埋孔;具有增层(built-up)的压合结构;以及具备较佳的信号表现。经由使用HDI技术,设计者可以在原始的PCB两侧放置更多的元件。通过使用多重通孔工艺-包含使用导通孔在垫(via-in-pad,VIP)及盲孔技术,元件可以被放置得更靠近,且在元件的尺寸缩小之际,仍能实现更多但具有更小几何形状的I/O。HDI PCB 97当中最多可以有大约16层金属层。HDI PCB 97当中的寄生电容低,但是HDI PCB 97的热膨胀系数是高到足以引起外型轮廓产生缺陷的情况,例如翘曲。
除了HDI PCB 97之外,图1D当中所示的PCB可为低温共烧陶瓷(low temperatureco-fired ceramic,LTCC)基板98,其是玻璃陶瓷多层基板的一种替代型。LTCC是关于一种压合技术,可应用于高频模块、半导体封装用基板以及对环境条件耐受性要求较高的基板。举例而言,由于LTCC的材料包含陶瓷,因此其对于热和湿度有较佳的耐受性,也不会发生除气(outgassing)。LTCC基板98当中最多可以有大约60层金属层。除此之外,由于LTCC基板98的热膨胀系数与硅较接近,因此较有利于安装裸芯片于其上。然而,基于成本高、精度低、层间对位的准确度不佳,以及烧结过程中发生收缩等问题,LTCC基板98的应用是存在限制。
参考图2,在本发明的一些实施例中,提供一种具有玻璃基板的天线封装结构10。天线封装结构10具有一基板100、复数个半导体芯片102,以及一天线阵列结构104。基板100包含一第一表面100A以及相对于第一表面100A的一第二表面100B。在一些实施例中,基板100包含一平坦轮廓,因此第一表面100A及第二表面100B实质上皆为平面,且两者互相平行。从而,在选择基板100的材料时,需要考量使用该材料应能确保基板100的两个主要侧面的平坦度。
也就是说,虽然硅基板(例如硅晶圆、硅基印刷电路板、或类似物)在当前的电子技术中是一个普遍的选择,但当基板是实施于一些需要大面积的天线封装结构的情况时,举例而言,像是具有20公分见方的基板,此等硅基板因为成本和平坦度的问题,并不会被作为优先的选择。详言之,在制造天线封装结构时,使用硅基板的平坦度也许是可被接受的,然而硅基板的成本却会成为一道重大障碍。另外,硅晶圆的圆形形状也不适合制作天线阵列结构。而除了硅晶圆之外,诸如典型的印刷电路板等基板也不适用,因为这些基板并不能提供实质平坦的大面积表面。
因此,在本发明一些实施例中,基板100是玻璃基板。由玻璃制成的基板是兼具有低成本和出色的平坦度等多面向的优势。在一些实施例中,基板100具有四个直边而为矩形形状或是方形形状。在一些实施例中,基板100的一侧边的长度(即基板的侧边长)不小于约20cm。在一些实施例中,基板的一侧边的长度不小于约40cm。在一些实施例中,基板的一侧边的长度不小于约80cm,使得天线封装结构10可具有不小于约80cm*80cm的面积,此是远大于一般的硅基板的规格。换言之,本发明所实现的基板100是具有面板级尺寸,而用于形成典型的半导体结构的基板则为晶圆级尺寸。在一些实施例中,本发明的基板100可由薄膜晶体管(TFT)面板技术所供应,例如由3.5代线设备提供。另外,透过使用TFT面板技术,天线封装结构10的线宽可以明显地窄于普通的PCB(例如HDI PCB、LTCC基板,或类似物)的线宽。举例来说,该线宽可以窄到普通PCB线宽的1/8左右,因此可以减少寄生电容和信号损耗。在一些实施例中,用于形成基板100的玻璃材料可以是类似于玻璃的透明材料,例如熔硅石(fused silica)、氧化硅、石英或类似物等。
由于本发明的基板100用于天线封装结构的领域,因此基板100的面积必须对应于天线的结构。与用于形成半导体装置的基板(例如半导体基板、硅晶圆等)相比,形成于这种基板上的半导体装置的密度应尽可能的高,以降低半导体装置的平均成本。换言之,半导体设备是以密集排列的方式形成于基板上。相较之下,在本发明中,天线的结构并非以密集排列的方式形成于基板100上,因为天线的结构之间的间隔或间距是与天线的波长有关(例如1/2λ)。此外,以密集排列的方式形成于基板上的半导体装置最终会沿着基板的切割线而被切割,然而,本发明的基板100是用于将至少一个天线阵列定置于其上,且将会在毋需进一步分离这些天线结构的情况下实现最终产品。
另外,在一些实施例中,基板100的特征并非仅为一种玻璃制成的大面积基板,而且是一种具有极薄厚度的玻璃基板。在一些实施例中,基板100的厚度是不大于约5mm。在一些实施例中,基板100的厚度是不大于约3mm。在一些实施例中,基板100的厚度是不大于约2mm。在一些实施例中,基板100的厚度是介于约0.5mm至约1.5mm的范围内。在一些实施例中,基板100的厚度是考虑到天线结构的特定工作频率所对应的基板的介电常数(Dk)和介电损耗(Df)参数。一般而言,由玻璃所制成的基板可具有一些诸如良好的绝缘性能和低电性损耗(特别是在高工作频率)等优点。
在基板100为一种薄的大面积玻璃制基板的情况下,在本发明一些实施例中,基板100是一种无通孔玻璃基板。换言之,在此实施例中,并没有导电通孔结构或是玻璃穿孔(through glass via,TGV)形成于基板100中。在半导体制造的领域,有些玻璃基板可被钻出复数个穿孔用于半导体封装、用于形成玻璃中介板、用于形成立体的集成电路被动元件(Integrated passive device,IPD),或是用于形成微机电结构或感测装置等。这些在玻璃基板中的穿孔即称为TGV,其可经由激光钻孔或是蚀刻等技术而形成。然而,由于形成TGV的成本很高,基板的良率和结构强度也都会跟着降低。因此在本发明一些实施例中,基板100的轮廓是完整的,其并没有任何穿孔、沟槽、凹槽或类似结构。
如图2所示,在一些实施例中,一互连结构106是形成在玻璃制的基板100的第一表面100A上。在一些实施例中,互连结构106包含一个或多个重分布层(redistributionlayer,RDL)。所述这些半导体芯片102是安装在互连结构106上方。在一些实施例中,互连结构106包含多个介电层,而这些介电层包含复数个导电层(或称此处才为重分布层)以及导电通孔嵌于其内。在一些实施例中,重分布层及导电通孔是由导电材料所形成,例如铜、钨、铝、钛、钽、其等的合金,或是类似物。
如图2所示,在一些实施例中,互连结构106包含一第一介电层108设置于基板100的第一表面100A,以及一第二介电层110堆叠设置于第一介电层108上。另外,在这些复数个介电层的堆叠中,一第一重分布层112是形成于基板100的第一表面100A上,以及一第二重分布层114是形成于第一介电层108的一上表面上。在一些实施例中,第一重分布层112是内嵌于第一介电层108中的一导电金属图案,以及第二重分布层114是另一个导电金属图案,其是内嵌于第二介电层110中。在一些实施例中,第一重分布层112及第二重分布层114是通过互连结构106中的导电通孔而为电性连接。互连结构106中的介电层数量是取决于天线封装结构的布局设计。举例而言,在需要更多电源线的情况下,介电层的层数可达三层或是更多层。
在一些实施例中,第一介电层是形成于玻璃基板和第二介电层间。在一些实施例中,第一介电层108是配置为具有第一重分布层112,用以形成复数个孔径(aperature),并藉孔径而通过玻璃基板100以传输RF信号至天线阵列结构104。在一些实施例中,第一重分布层112是电性连接于一接地电位。在一些实施例中,第二介电层110是配置为具有第二重分布层114用以导通于一供应电源。第二重分布层114可被配置为信号端口,用于向/从孔径的对应位置传输信号。
在一些实施例中,至少一定数量的导电通孔包含一凹陷轮廓,且因此形成于其上的介电层可在一定程度上复制这样的凹陷轮廓。即如图2所示,一第一导电通孔116A包含一凹陷轮廓116B,且因此一部份的第二介电层110是内嵌入在第一导电通孔116A的凹陷轮廓116B中。同时,第二介电层110可具有一凹陷轮廓110B,其是在一定程度上复制自凹陷轮廓116B。凹陷轮廓110B是直接形成在第一导电通孔116A的凹陷轮廓116B上方。同样地,如果有更多的层形成于第二介电层110上方,则更多的凹陷轮廓(例如凹陷轮廓118B)可直接形成在凹陷轮廓110B上方。一般而言,第一导电通孔116A的凹陷轮廓116B会影响至少若干个形成在第一导电通孔116A上方的层的平坦度。
换言之,第二介电层110与第二重分布层114的平坦度可因形成于其下方的第一导电通孔116A而降低。因此,在一些实施例中,由于导电通孔需要着陆(land)在平坦的导电材料上,因此从互连结构106与基板100间的投影方向来看,形成在互连结构106中导电通孔是彼此交错。举例而言,第二介电层110中的一第二导电通孔126A是与第一介电层108中的第一导电通孔116A错开(即彼此在垂直方向上不对齐),以避开凹陷轮廓116B。而第一导电通孔116A则是经由第一导电通孔116A的一延长部分116C而与第二重分布层114相连接。也可以说,第一导电通孔116A的延长部分116C是第二重分布层114的一部份。意即,第二重分布层114能够不受凹陷轮廓116B的影响,且第二重分布层114具有一平坦顶表面以供第二导电通孔着陆于斯。
在一些实施例中,第三介电层118可被设置于第二介电层110上。在一些实施例中,第二介电层110是形成于第三介电层118及第一介电层108间。第三介电层是配置为具有一第三重分布层120。在一些实施例中,第三重分布层120是具有作为数字信号和RF信号的扇出层。在一些实施例中,第三重分布层120可被用于传递具有频率为约10GHz至约28GHz的RF信号。此外,第三介电层118为互连结构106中的顶层,因此第三介电层118也作为防焊层(阻焊层)使用,以在互连结构106上设置焊球。在一些实施例中,第三重分布层120包含复数个暴露于第三介电层118的介电材料之外的导电线,而半导体芯片102是安装于这些导电线上。换句话说,第三重分布层120是配置为从/向半导体芯片102接收/发送数字信号和RF信号。
在一些实施例中,互连结构106当中所使用的介电材料为绝缘材料,例如聚酰亚胺、环氧树脂等。在一些实施例中,互连结构106中的每个介电层都是聚酰亚胺薄膜。举例而言,第一介电层108和第二介电层110的材料可包含聚酰亚胺。在一些实施例中,第三介电层118的材料可与被其所覆盖的介电层的材料相同。互连结构106的介电材料的选择,是与介电层所需要的厚度要求有关。也就是说,在本发明的一些实施例中,介电层(例如第一介电层108)的厚度是约50μm。在一些实施例中,介电层的厚度是不小于约30μm。在一些实施例中,介电层的厚度是不小于约10μm。在一些实施例中,第一介电层108的厚度是介于约20μm至约60μm间,且第二介电层110的厚度是约10μm。与本发明中所采用由聚酰亚胺制成的介电层相比,在典型的半导体元件中,介电层的厚度要薄得多。举例而言,典型的半导体元件当中的介电层的厚度通常小于约5μm(例如,约2μm至3μm,或是更小),而这些薄介电层通常是由二氧化硅所制成。换言之,由于形成天线封装结构有厚度要求,因此一些常见用于半导体结构中的介电材料,在本发明中并不可行。
此外,互连结构106中的每个介电层的厚度可彼此不同。举例而言,第一介电层108的厚度可不同于与第一介电层108相邻接的第二介电层110的厚度。在一些实施例中,介电层的厚度是与通过的信号传输有关。举例而言,在一些实施例中,如图2所示的实施例,第一介电层108是较第二介电层110来得厚,这是因为第一介电层108的厚度是与对应于传输通过的RF信号。在介电层的厚度为约10μm或更小(例如6μm)的情况下,为了获得较佳的信号传输质量,其传输的RF信号的频率应为约50GHz或约60GHz。相反地,在通过介电层传输的RF信号的频率为约10GHz至约28GHz(或在约10GHz或在约28GHz)的情况下,介电层的厚度应增加到约50μm,以维持较佳的信号传输质量。换言之,本发明中的介电层的厚度是可调整的,此是取决于天线封装结构所设计的传输的RF信号的频率。另外,厚介电层(即用以实现具有10GHz及/至约28GHz的频率的RF信号传输)可为第一介电层108或第二介电层110,此是取决于是哪个层是设计作为传输路径。在一些实施例中,第二介电层110的厚度是大于第三介电层118的厚度。
在一些实施例中,第一重分布层112是配置为提供接地,并提供孔径以供电磁耦合之用(这将在后续段落中说明)。孔径可为形成于金属层并具有特定图案的一开口。在一些实施例中,第二重分布层114是配置为连接电源及用于作为过渡。在一些实施例中,第三重分布层120可被设置于第二介电层110上方,而如前所述,此第三重分布层120是配置为提供RF及数字信号的扇出。
在一些实施例中,互连结构106中不超过三个重分布层。互连结构106的层数通常与安装在互连结构106上的半导体芯片102的数量有关。在一个通常的PCB上安装16*16或32*32个芯片或晶粒的情况下,此PCB需要七或八个金属层,以藉由PCB当中的复杂布线来连接这些芯片或晶粒。然而,在本发明一些实施例中,由于安装于互连结构106上方的半导体芯片102可被互连结构106当中位于最顶处的重分布层的特定图案所连接,所以这些半导体芯片102是已经由复数个导电线130(见图3)而实现互连,而导电线130则是靠近于互连结构106的上表面;从而互连结构106中的重分布层的层数可以被简化至约二层或三层,无需使用前述的复杂布线。这些导电线130是暴露于互连结构106中的最顶层的介电层的介电材料外。
如前所述,介电层中的导电通孔可在其顶表面处具有凹陷轮廓。在一些实施例中,以结构的剖视角度而言,凹陷轮廓的深度是对应于导电通孔的深宽比。举例而言,当第一介电层108的厚度大于第二介电层110的厚度时,第一导电通孔116A(其是被第一介电层108所侧向环绕)的凹陷轮廓116B是大于第二介电层110中的一第二导电通孔126A的凹陷轮廓110B。在一些实施例中,由于第二介电层110的一部份是通过该凹陷轮廓而朝向第一介电层108突出,使得第二介电层110的一部分是内嵌于第一介电层108。换言之,肇因于凹陷轮廓116B所提供的凹槽结构,第二介电层110的底表面的一最低点(即凹陷轮廓116B的尖端边缘)是低于第一介电层108的一顶表面(即相较于第一介电层108的顶表面,该最低点是更靠近于基板100)。
凹陷轮廓110B是直接形成在第一导电通孔116A的第一凹陷轮廓116B上方。与之类似的,如果有任何额外的层形成于第二介电层110上方,则第二凹陷轮廓110B上方可形成更多的凹陷轮廓。如前所述,导电通孔的凹陷轮廓会影响形成于其上的介电层的平坦度。尽管在导电通孔上形成的介电层能在一定程度上补偿凹陷轮廓,然而,如果互连结构106当中仅有二层或三层介电层(例如本发明的一些实施例所记载),则互连结构106的顶表面仍可能会有呈现出凹陷轮廓。因此,在一些实施例中,互连结构106中的每一个导电通孔都彼此交错。
互连结构106及该等半导体芯片102是设置于基板100的第一表面100A上方的结构,而对应于这些结构,天线阵列结构104是设置于基板100的第二表面100B,因此基板100是被天线阵列结构104及互连结构106所夹设其中。
在一些实施例中,天线阵列结构104包含复数个相控阵列天线。相控阵列天线是一种阵列天线,其单个辐射器可以馈入不同的相移。在一些实施例中,天线阵列结构104中的相控阵列天线是通过互连结构106及基板100而无线耦接于半导体芯片102。相控阵列天线是与半导体芯片102逐一对应。意即,每一个半导体芯片102是通过基板100而电磁耦接于一个天线(即相控阵列天线)。在一个实施例中,每个半导体芯片102是位于相对应的天线的正下方或正上方,并具有基板100及互连结构106位于其间。在其他实施例中,每个半导体芯片102并非位于相对应的天线的正下方或正上方。举例而言,从天线阵列结构104的顶部观察,半导体芯片102可以稍微偏离相应的天线的位置。
如前所述,本发明的一些实施例中,由玻璃制成的薄基板是无通孔,此意味着它不具有贯穿玻璃基板的通孔(例如形成复数个TGV),因此基板100的第一表面100A以及第二表面100B是完全平坦且完整的。而当天线阵列结构104与半导体芯片102被设置于基板100相对的两侧时,为了要通过互连结构106及基板100而将天线阵列结构104及半导体芯片102无线耦接,电磁耦接技术即因此被应用。
也就是说,在一些实施例中,天线阵列结构104与半导体芯片102间的通信是基于穿过透明的基板100的RF信号。在一些实施例中,其中一个重分布层是经布置而在基板100的第一表面100A上形成一个或多个孔径,而此孔径是配置为传输或发射电磁信号。在一些实施例中,被第一介电层108覆盖的第一重分布层112可提供复数个形成于基板100的第一表面100A上的孔径124,用以引导RF信号,包含将来自互连结构106的信号耦接至天线阵列结构104,或是将来自天线阵列结构104的信号耦接至互连结构106。举例而言,每个孔径124可作为透镜以引导RF信号通过基板100,以在天线阵列结构104及半导体芯片102间进行通信。一般而言,孔径124的宽度不能太窄,否则此孔径124可能会引起RF信号的绕射。因此,在一些实施例中,孔径124的宽度是大于一下限值以避免产生绕射,且同时该宽度是小于一上限值,以确保该宽度是至少对应于执行信号的电磁耦合(即以发射电磁信号)。在一些实施例中,每个孔径124可与一校正孔径组成群组,该校正孔径是用以伴随着前述通过孔径124的RF信号而传输校正电磁信号。在一些实施例中,每个孔径124的宽度是与与之组成群组的校正孔径的宽度相同。在一些实施例中,每个孔径124是与与之组成群组的校正孔径相邻。由孔径124和校正孔径组成的群组可谓天线阵列结构104提供校正功能。具体而言,由于相控阵列天线是在基板100的第二表面100B布置为一阵列,因此属于不同相控阵列天线的信号会相互干扰,因此透过使用孔径的群组来进行自我校正的设计,可以确保天线阵列的工作质量。举例而言,在适当的校正计算之下,阵列布置下的相控阵列天线可以提供高质量的圆极化天线性能。
在一些替代实施例中,尽管存在一些诸如成本的考量因素,半导体芯片102和天线阵列结构并不通过经辐射RF信号跨越透明、玻璃制的基板100进行通信,而是让信号经由形成于基板中的实体线路进行传输,例如经由前述的TGV。这些替代实施例在一些罕见的情况下仍是可选择的技术方案。
如图4所示,在一些实施例中,可以使用复数个焊料凸块200或焊球(图4是展示其中之一)来将半导体芯片102键合在互连结构106上。复数个焊料凸块200是形成于最顶层的介电层的开口中。举例而言,即如图式中所展示的第三介电层118。在一些实施例中,一凸块下金属(Under Bump Metallization,UBM)层122可形成于每个开口中的焊料凸块200下方。相较于铜柱凸块,形成这些无铅的焊料凸块200的成本较低。另外,与其他金属凸块结构相比,焊料凸块200可以提供比共晶(eutectic,EU)凸块更好的可靠性。
由于最顶层的介电层是作为防焊层,所以最顶层的介电层(例如第三介电层118)可以覆盖每个用以连接焊接材料的导电金属(例如第三重分布层120)的至少一部分,如图所示,第三介电层118的每个开口的宽度是小于导电垫片的宽度(即最顶层的重分布层,例如第三重分布层120)。一般而言,防焊层是用于防止在导电线和导电垫片在和焊接过程以及后续的期间发生短路的风险。在本发明的一些实施例中,最顶层的介电层系作为防焊层,且最顶层的介电层的开口可暴露导电垫片,以形成UBM及/或焊料凸块200。
本发明中的半导体芯片102可以根据天线封装结构的类型而为RX芯片(例如接收器)或TX芯片(例如发射器)。意即,半导体芯片可包含复数个传输芯片,用以通过互连结构106及基板100而传输RF信号至天线阵列结构104,或是包含复数个接收芯片,用以通过互连结构106及基板100而自天线阵列结构104接收RF信号。另外,在天线封装结构的单体当中,所有安装于互连结构106上的半导体芯片102应皆为RX芯片或是皆为TX芯片,而非在一个天线封装结构中混合使用RX芯片以及TX芯片。
整体而言,每个半导体芯片102是以覆晶的形式键合于玻璃的基板100上(通过夹设于其间的互连结构106),以让半导体芯片102与位于基板100另一侧的天线阵列结构104中的每个天线进行通信。如前所述,半导体芯片102可通过焊接而键合于互连结构106。而除了焊接以外,一些替代的键合技术亦属可采。在一些实施例中,如图5所示,半导体芯片102可经由金属键合技术而被安装于互连结构106上。在一些实施例中,如图6所示,半导体芯片102可经由混合键合技术而被安装于互连结构106上。举例而言,互连结构106中的最顶层的介电层可贴合至半导体芯片102的一表面介电层,而在互连结构106中,分布于且共平面于该最顶层的介电层(例如一第一混合键合介电层128)的复数个导电垫片138以及表面介电层(例如一第二混合键合介电层132)及半导体芯片102的导电垫片134可通过退火程序而键合。在一些实施例中,如图7所示,半导体芯片102可经由玻璃覆晶(chip-on-glass,COG)技术而被安装于互连结构106上。举例而言,半导体芯片102可经由诸如异向性导电胶膜(anisotropic conductive film,ACF)或是非导电性胶膜(non-conductive films,NCF)等导电介质136,而电性耦接于互连结构106的金属垫片。基本上,所选择的键合技术是开放的,因此将半导体芯片102安装于基板100相对于具有天线阵列结构104的一侧的键合技术,并不限于图5至图7所展示的例示性实施例。
根据本发明的实施例,本发明提供了一种具有玻璃基板的天线封装结构。本发明出自于对基板表面平坦度的要求以及对基板的大面积的要求等面向,系因此选用玻璃制的基板,并且将天线阵列结构和半导体芯片分别形成与安装在基板的不同侧。此外,通过使用电磁耦合技术,天线阵列结构和半导体芯片可以通过经辐射电磁信号(例如光信号)跨越基板而进行通信,并不需要在基板中使用实体的通孔结构。此外,与基于HDI技术或是基于LTCC技术的PCB或基板相比,本发明的瑱线封装结构具有相当少的层数供布线,此种简化的布线可以让天线封装结构更薄,并且具有更好和更快的性能,以及相当具有吸引力的良率及成本。
上文的叙述简要地提出了本发明某些实施例的特征,而使本发明所属技术领域具有通常知识者能够更全面地理解本发明内容的多种态样。本发明所属技术领域具有通常知识者当可明了,其可轻易地利用本发明内容作为基础,来设计或更动其他制程与结构,以实现与此处的实施方式相同的目的和/或达到相同的优点。本发明所属技术领域具有通常知识者应当明白,这些均等的实施方式仍属于本发明内容的精神与范围,且其可进行各种变更、替代与更动,而不会悖离本发明内容的精神与范围。
符号说明
10:天线封装结构
90:天线封装结构
91:封装基板
92:RF芯片
93:印刷电路板(PCB)
94:天线阵列
95:液晶聚合物(LCP)
96:可挠式印刷电路板(FPCB)
97:高密度互连(HDI)PCB
98:低温共烧陶瓷(LTCC)基板
100:基板
100A:第一表面
100B:第二表面
102:半导体芯片
104:天线阵列结构
106:互连结构
108:第一介电层
110:第二介电层
110B:(第二)凹陷轮廓
112:第一重分布层
114:第二重分布层
116A:第一导电通孔
116B:(第一)凹陷轮廓
116C:延长部分
118:第三介电层
118B:凹陷轮廓
120:第三重分布层
122:凸块下金属(UBM)层
124:孔径
126A:第二导电通孔
128:第一混合键合介电层
130:导电线
132:第二混合键合介电层
134:导电垫片
136:导电介质
138:导电垫片
200:焊料凸块

Claims (20)

1.一种天线封装结构,其包含:
一玻璃基板,其具有一第一表面及相对于该第一表面的一第二表面;
一互连结构,其设置于该玻璃基板的该第一表面上方;
复数个半导体芯片,其安装于该互连结构上方;及
一天线阵列结构,其形成于该玻璃基板的该第二表面;
其中,所述这些半导体芯片是通过该互连结构及该玻璃基板而耦接于该天线阵列结构。
2.如权利要求1所述的天线封装结构,其中该玻璃基板是一无通孔玻璃基板。
3.如权利要求1所述的天线封装结构,进一步包含复数个孔径,其是形成于该玻璃基板的该第一表面上,用于耦接自该互连结构至该天线阵列结构的信号,或耦接自该天线阵列结构至该互连结构的信号。
4.如权利要求1所述的天线封装结构,其中该玻璃基板包含复数个玻璃穿孔。
5.如权利要求1所述的天线封装结构,其中该互连结构包含:
一第一介电层,其设置于该玻璃基板的该第一表面,该第一介电层是配置为具有一第一重分布层用以形成复数个孔径,借以通过该玻璃基板而传输RF信号至该天线阵列结构;
其中该第一重分布层是电性连接于一接地电位。
6.如权利要求5所述的天线封装结构,其中该互连结构进一步包含:
一第二介电层,其设置于该第一介电层上,且配置为具有一第二重分布层用以导通于一供应电源;
其中,该第一介电层是形成于该玻璃基板及该第二介电层间,且该第一介电层的一厚度是大于该第二介电层的一厚度。
7.如权利要求6所述的天线封装结构,其中该互连结构进一步包含:
一第三介电层,其是设置于该第二介电层上,且配置为具有一第三重分布层用以导通具有频率介于约10GHz至约28GHz的RF信号;
其中,该第二介电层是形成于该第三介电层及该第一介电层间,且该第二介电层的一厚度是大于该第三介电层的一厚度。
8.如权利要求6所述的天线封装结构,其中该第一介电层的该厚度是约20μm至约60μm间,且该第二介电层的该厚度是约10μm。
9.如权利要求1所述的天线封装结构,其中该天线阵列结构包含复数个相控阵列天线,且该相控阵列天线是与所述这些半导体芯片逐一对应。
10.如权利要求1所述的天线封装结构,其中所述这些半导体芯片包含复数个传输芯片,用以通过该互连结构及该玻璃基板而传输RF信号至该天线阵列结构,或包含复数个接收芯片,用以通过该互连结构及该玻璃基板而自该天线阵列结构接收RF信号。
11.如权利要求1所述的天线封装结构,其中该玻璃基板的一侧边长度是大于约40cm。
12.如权利要求7所述的天线封装结构,其中该第三重分布层包含复数个导电线暴露于该第三介电层的一介电材料外,且所述这些半导体芯片是安装于所述这些导电线上。
13.一种天线封装结构,其包含:一基板,其具有一第一表面及相对于该第一表面的一第二表面;
一半导体芯片,其安装于该基板的该第一表面上方;及
一天线,其形成于该基板的该第二表面,
其中,该半导体芯片是通过该基板而电磁耦接于该天线。
14.如权利要求13所述的天线封装结构,其中该基板的一厚度是不大于约2mm。
15.如权利要求13所述的天线封装结构,进一步包含一互连结构形成于该基板及该半导体芯片间,其中该互连结构包含不超过三层导电层。
16.如权利要求15所述的天线封装结构,其中所述这些导电层是经复数个导电通孔而连接,每一导电通孔包含一凹陷轮廓,且每一导电通孔于投影方向上是互为错开。
17.如权利要求16所述的天线封装结构,其中该互连结构进一步包含:
一第一介电层,其设置于该基板的该第一表面上;及
一第二介电层,其设置于该第一介电层上,其中该第二介电层的一部份是通过该凹陷轮廓而朝向该第一介电层突出。
18.如权利要求17所述的天线封装结构,其中于剖视角度,该第二介电层的一底表面的一最低点是低于该第一介电层的一顶表面。
19.如权利要求15所述的天线封装结构,其中该互连结构包含复数个聚酰亚胺膜,其中每一聚酰亚胺膜的厚度彼此不同。
20.如权利要求15所述的天线封装结构,其中所述这些导电层其中的一者是布置于该基板的该第一表面上以形成一孔径,且该孔径是配置为传输电磁信号,其中该孔径的一宽度是大于一下限值以避免产生绕射,且是小于一上限值以发射该电磁信号。
CN202310656001.0A 2022-06-14 2023-06-05 天线封装结构 Pending CN117239397A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/351,881 2022-06-14
US18/066,002 2022-12-14
US18/066,002 US20230402744A1 (en) 2022-06-14 2022-12-14 Antenna package structure

Publications (1)

Publication Number Publication Date
CN117239397A true CN117239397A (zh) 2023-12-15

Family

ID=89083283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310656001.0A Pending CN117239397A (zh) 2022-06-14 2023-06-05 天线封装结构

Country Status (1)

Country Link
CN (1) CN117239397A (zh)

Similar Documents

Publication Publication Date Title
JP6879925B2 (ja) 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管
US10103450B2 (en) Integration of area efficient antennas for phased array or wafer scale array antenna applications
US9985346B2 (en) Wireless communications package with integrated antennas and air cavity
JP6336107B2 (ja) アレイアンテナ装置およびその製造方法
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
KR101074529B1 (ko) 고주파수 애플리케이션에 대한 관통 접속부를 포함하는다층 인쇄 회로 기판
US20130235517A1 (en) Electronic device assemblies including conductive vias having two or more conductive elements
US20050168960A1 (en) Module with a built-in component, and electronic device with the same
KR100986230B1 (ko) 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지
CN109166845B (zh) 封装天线及其制造方法
CN109326584B (zh) 封装天线及其制造方法
EP4304007A2 (en) Antenna package structure
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
CN117239397A (zh) 天线封装结构
TWI819923B (zh) 天線封裝結構
CN112820694B (zh) 一种芯片屏蔽与气密封装方法和封装结构
Nieweglowski et al. Interconnect Technology Development for 180GHz Wireless mm-Wave System-in-Foil Transceivers
CN112750793A (zh) 半导体设备封装和其制造方法
CN111128909A (zh) 一种射频系统微型封装结构及其制备方法
Aslam et al. Multi Glass-Wafer Stacked Technology for 3D Heterogeneously-Integrated Scalable 6G Arrays
CN220400897U (zh) 电子器件
US20220418106A1 (en) Printed circuit board
US20240090129A1 (en) Electronic device
CN115918272A (zh) 电路板
CN116364690A (zh) 具有天线阵列的半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination