CN117236254A - 可配置逻辑块控制方法、可配置逻辑块及存储介质 - Google Patents
可配置逻辑块控制方法、可配置逻辑块及存储介质 Download PDFInfo
- Publication number
- CN117236254A CN117236254A CN202311503255.5A CN202311503255A CN117236254A CN 117236254 A CN117236254 A CN 117236254A CN 202311503255 A CN202311503255 A CN 202311503255A CN 117236254 A CN117236254 A CN 117236254A
- Authority
- CN
- China
- Prior art keywords
- logic block
- configurable logic
- configuration
- type transistor
- configuration bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004590 computer program Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种可配置逻辑块控制方法、可配置逻辑块及存储介质。其中,该方法包括:获取可配置逻辑块的工作路径信息,并基于工作路径信息确定工作模式信息;基于工作模式信息,确定可配置逻辑块的多个配置位分别对应的多个配置位目标值;基于多个配置位目标值对多个配置位进行赋值,确定配置信息,其中,配置信息用于确定可配置逻辑块中查找表电路、分布式存储电路、进位链电路和可配置寄存器电路的背偏置电压值;基于背偏置电压值对可配置逻辑块进行控制。本发明解决了现有的可编程类芯片中的可配置逻辑块在工作时为固定延时和固定功耗的技术问题。
Description
技术领域
本发明涉及芯片技术领域,具体而言,涉及一种可配置逻辑块控制方法、可配置逻辑块及存储介质。
背景技术
可配置逻辑块CLB是FPGA或CPLD等可编程类芯片的重要组成部分,面积上占据了整体芯片的大部分,其功耗和延时对芯片整体的影响也是巨大的。在可编程芯片的实际布局布线过程中,还需要对关键路径、其他路径进行电路级的延时匹配,这种匹配一般需要消耗更多的逻辑资源(比如反相器或者查找表等)。所以,降低CLB的功耗或者调节其延时,是优化可编程芯片架构与电路的重要研究目标。
现有技术中,通过设置不同类型的互连线,比如优化速度的高速布线、优化面积的正常绕线,赋予可配置逻辑块更多的可操作参数,比如信号延时、布线便利度等。但是,这些布线资源的速度是固定的,专线专用,不能调节这些布线上的延时。
针对上述的问题,目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种可配置逻辑块控制方法、可配置逻辑块及存储介质,以至少解决现有的可编程类芯片中的可配置逻辑块在工作时为固定延时和固定功耗的技术问题。
根据本发明实施例的一个方面,提供了一种可配置逻辑块控制方法,包括:获取可配置逻辑块的工作路径信息,并基于所述工作路径信息确定工作模式信息;基于所述工作模式信息,确定所述可配置逻辑块的多个配置位分别对应的多个配置位目标值;基于所述多个配置位目标值对所述多个配置位进行赋值,确定配置信息,其中,所述配置信息用于确定所述可配置逻辑块中查找表电路、分布式存储电路、进位链电路和可配置寄存器电路L的背偏置电压值;基于所述背偏置电压值对所述可配置逻辑块进行控制。
可选的,所述获取可配置逻辑块的工作路径信息,并基于所述工作路径信息确定工作模式信息,包括:基于所述工作路径信息,确定所述可配置逻辑块的工作路径,其中,所述工作路径包括以下至少之一:标准路径、关键路径和补偿路径;基于所述工作路径,确定所述工作模式信息,其中,所述标准路径下所述可配置逻辑块的工作模式信息为标准模式,所述关键路径下所述可配置逻辑块的工作模式信息为高性能模式,所述补偿路径下所述可配置逻辑块的工作模式信息为低功耗模式。
可选的,所述基于所述工作模式信息,确定所述可配置逻辑块的多个配置位分别对应的多个配置位目标值,包括:在所述工作模式为所述高性能模式的情况下,确定所述可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0;在所述工作模式为所述低功耗模式的情况下,确定所述可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1;在所述工作模式为所述标准模式的情况下,确定所述可配置逻辑块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与所述高性能模式的配置位目标值组合和所述低功耗模式的配置位目标值组合不同。
可选的,所述基于所述多个配置位目标值对所述多个配置位进行赋值,确定配置信息,包括:基于所述每个P型晶体管配置位和所述每个N型晶体管配置位对应的配置位目标值,以及所述可配置逻辑块的配置单元阵列中预先存储的所述每个P型晶体管配置位和所述每个N型晶体管配置位对应的字线和位线,对所述每个P型晶体管配置位和所述每个N型晶体管配置位进行赋值;基于所述P型晶体管配置位的赋值,确定P型晶体管背偏置电压;基于所述N型晶体管配置位的赋值,确定N型晶体管背偏置电压;基于所述P型晶体管背偏置电压和所述N型晶体管背偏置电压,确定配置信息。
可选的,所述基于所述背偏置电压值对所述可配置逻辑块进行控制,包括:将所述P型晶体管背偏置电压输入所述查找表电路、所述分布式存储电路、所述进位链电路和所述可配置寄存器电路中的P型晶体管;将所述N型晶体管背偏置电压输入所述查找表电路、所述分布式存储电路、所述进位链电路和所述可配置寄存器电路中的N型晶体管。
根据本发明实施例的另一方面,还提供了一种可配置逻辑块,包括:模式选择单元,用于获取可配置逻辑模块的工作路径信息,基于所述工作路径信息确定工作模式信息,并基于所述工作模式信息,确定所述可配置逻辑模块的多个配置位分别对应的多个配置位目标值;配置单元阵列,用于基于所述多个配置位目标值对所述多个配置位进行赋值,确定配置信息,其中,所述配置信息用于确定所述可配置逻辑模块中查找表电路、分布式存储电路、进位链电路和可配置寄存器电路的背偏置电压值;所述查找表电路、所述分布式存储电路、所述进位链电路和所述可配置寄存器电路,用于接收所述背偏置电压值,基于所述背偏置电压值完成对所述可配置逻辑块的控制。
根据本发明实施例的另一方面,还提供了一种非易失性存储介质,上述非易失性存储介质存储有多条指令,上述指令适于由处理器加载并执行任意一项上述的可配置逻辑块控制方法。
根据本发明实施例的另一方面,还提供了一种处理器,上述处理器用于运行程序,其中,上述程序被设置为运行时执行任意一项上述的可配置逻辑块控制方法。
根据本发明实施例的另一方面,还提供了一种电子设备,包括存储器和处理器,上述存储器中存储有计算机程序,上述处理器被设置为运行上述计算机程序以执行任意一项上述的可配置逻辑块控制方法。
在本发明实施例中,通过获取可配置逻辑块的工作路径信息,并基于上述工作路径信息确定工作模式信息;基于上述工作模式信息,确定上述可配置逻辑块的多个配置位分别对应的多个配置位目标值;基于上述多个配置位目标值对上述多个配置位进行赋值,确定配置信息,其中,上述配置信息用于确定上述查找表电路、分布式存储电路、进位链电路和可配置寄存器电路的背偏置电压值;基于上述背偏置电压值对上述可配置逻辑块进行控制,达到了调节可配置逻辑块的背偏压来实现不同的工作模式,给模块中电路中的背偏置电压赋予合适的值,改变晶体管的阈值的目的,从而实现了降低功耗或者提高性能的技术效果,进而解决了现有的可编程类芯片中的可配置逻辑块在工作时为固定延时和固定功耗的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是根据本发明实施例的可配置逻辑块控制方法流程图;
图2是根据本发明实施例的一种可选的可配置逻辑块结构示意图;
图3是根据本发明实施例的一种可选的实施电路结构示意图;
图4是根据本发明实施例的一种可选的配置单元阵列结构示意图;
图5是根据本发明实施例的一种可选的可配置逻辑块控制流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于描述,以下对本申请实施例涉及的部分名词或术语进行说明:
FPGA,FieldProgrammableGateArray,现场可编程门阵列,属于专用集成电路中的一种半定制电路,能够有效的解决器件制备完成后无法进行升级或修改逻辑功能的问题。FPGA的基本结构包括可编程输入输出单元,可配置逻辑块,数字时钟管理模块,嵌入式块RAM,布线资源,内嵌专用硬核,底层内嵌功能单元等。FPGA类芯片逻辑资源丰富、可重复编程、上市周期快,广泛应用于众多市场领域。
CLB,Configurable Logic Block,可配置逻辑块,是FPGA中实现组合/时序逻辑的基础模块,一般由查找表、寄存器和进位逻辑构成。在现代FPGA设计中,每个CLB都会搭配一个相邻的CLB模块,以实现信号的输入输出。用户应用经过综合后,会将相关的逻辑功能进行打包,放入一个或多个CLB模块中,再与其他逻辑块实现互连。
根据本发明实施例,提供了一种可配置逻辑块控制的方法实施例,需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
图1是根据本发明实施例的可配置逻辑块控制方法流程图,如图1所示,该方法包括如下步骤:
步骤S102,获取可配置逻辑块的工作路径信息,并基于工作路径信息确定工作模式信息;
步骤S104,基于工作模式信息,确定可配置逻辑块的多个配置位分别对应的多个配置位目标值;
步骤S106,基于多个配置位目标值对多个配置位进行赋值,确定配置信息,其中,配置信息用于确定可配置逻辑块中查找表电路LUT、分布式存储电路DML、进位链电路CCL和可配置寄存器电路CFFL的背偏置电压值;
步骤S108,基于背偏置电压值对可配置逻辑块进行控制。
在本发明实施例中,上述步骤S102至S108中提供的可配置逻辑块控制方法的执行主体可以为可配置逻辑块控制系统,采用上述系统获取可配置逻辑块的工作路径信息,并基于上述工作路径信息确定工作模式信息;基于上述工作模式信息,确定上述可配置逻辑块的多个配置位分别对应的多个配置位目标值;基于上述多个配置位目标值对上述多个配置位进行赋值,确定配置信息,其中,上述配置信息用于确定上述可配置逻辑块中查找表电路LUT、分布式存储电路DML、进位链电路CCL和可配置寄存器电路CFFL的背偏置电压值;基于上述背偏置电压值对上述可配置逻辑块进行控制。
根据本发明实施例,还提供一种可配置逻辑块,如图2所示的可配置逻辑块结构示意图,上述CLB模块(可配置逻辑块)中除了标准的LUT(查找表电路)、DML(分布式存储电路)、CCL(进位链电路)、CFFL(可配置寄存器电路)和CFGMEM(配置单元阵列)之外,还增加了新的MSel(模式选择单元),为可配置逻辑块提供标准模式、低功耗模式和高性能模式三种工作模式。
上述模式选择单元,用于获取可配置逻辑块的工作路径信息,基于上述工作路径信息确定工作模式信息,并基于上述工作模式信息,确定上述可配置逻辑块的多个配置位分别对应的多个配置位目标值;上述配置单元阵列,用于基于上述多个配置位目标值对上述多个配置位进行赋值,确定配置信息,其中,上述配置信息用于确定上述查找表电路、分布式存储电路、进位链电路和可配置寄存器电路的背偏置电压值;上述查找表电路、分布式存储电路、进位链电路和可配置寄存器电路,用于接收上述背偏置电压值,基于上述背偏置电压值完成对上述可配置逻辑块的控制。
可选的,当该CLB模块被设置到关键路径上时,则设置为高性能模式,降低传输延时,提高工作频率;当该CLB模块需要用来补偿路径延时,则设置为低功耗模式,同时获得更长一些的传输延时;当该CLB模块未被使用时,为了降低静态功耗,可设置为低功耗模式;其他情况,则可以设置为标准模式。
通过本发明实施例,新增加的模式选择单元MSel,可以通过调节CLB模块的背偏压来实现不同的工作模式,给CLB模块中查找表电路、分布式存储电路、进位链电路和可配置寄存器电路中的背偏置电压赋予合适的值,改变P管和N管(P型和N型晶体管)的阈值,从而起到降低功耗或者提高性能的效果。
在一种可选的实施例中,上述获取可配置逻辑块的工作路径信息,并基于上述工作路径信息确定工作模式信息,包括:基于上述工作路径信息,确定上述可配置逻辑块的工作路径,其中,上述工作路径包括以下至少之一:标准路径、关键路径和补偿路径;基于上述工作路径,确定上述工作模式信息,其中,上述标准路径下上述可配置逻辑块的工作模式信息为标准模式,上述关键路径下上述可配置逻辑块的工作模式信息为高性能模式,上述补偿路径下上述可配置逻辑块的工作模式信息为低功耗模式。
作为一种可选的实施例,可以获取CLB模块被设置路径的路径信息,当基于路径信息确定该CLB模块被设置到关键路径上时,则将上述工作模式信息设置为高性能模式,降低传输延时,提高工作频率;当该CLB模块被设置到补偿路径时,需要用来补偿路径延时,则将上述工作模式信息设置为低功耗模式,同时获得更长一些的传输延时;当该CLB模块未被使用时,为了降低静态功耗,可设置为低功耗模式;其他情况,则可以将上述工作模式信息设置为标准模式。
在一种可选的实施例中,上述基于上述工作模式信息,确定上述可配置逻辑块的多个配置位分别对应的多个配置位目标值,包括:在工作模式为上述高性能模式的情况下,确定上述可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0;在上述工作模式为上述低功耗模式的情况下,确定上述可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1;在上述工作模式为上述标准模式的情况下,确定上述可配置逻辑块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与上述高性能模式的配置位目标值组合和上述低功耗模式的配置位目标值组合不同。
可选的,该模式选择单元的具体实现方式可以有多种方法,如图3所示的模式选择单元实施电路结构示意图,VDD是电源,GND是地信号,P1、P0、N1、N0是四个配置位,PBB是P管背偏压,NBB是N管背偏压。
作为一种可选的实施例,通过调节CLB模块的背偏压来实现不同的工作模式,给模块中的查找表电路、分布式存储电路、进位链电路和可配置寄存器电路中的背偏置电压赋予合适的值,改变P管和N管(P型和N型晶体管)的阈值,从而起到降低功耗或者提高性能的效果。
可选的,在上述工作模式设置为上述高性能模式的情况下,确定上述可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0,例如:P1=1/P0=1/N1=0/N0=0,即P管背偏接地/N管背偏接电源。
可选的,在上述工作模式设置为上述低功耗模式的情况下,确定上述可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1,例如:P1=0/P0=0/N1=1/N0=1,即P管背偏接电源/N管背偏接地。
可选的,在上述工作模式设置为上述标准模式的情况下,确定上述可配置逻辑块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与上述高性能模式的配置位目标值组合和上述低功耗模式的配置位目标值组合不同,例如:不同于P1=1/P0=1/N1=0/N0=0和P1=0/P0=0/N1=1/N0=1的其他组合,即P管和N管背偏置电压均接地。
需要说明的是,上述P型晶体管配置位和上述N型晶体管配置位可以为多个,如:P2、P1、P0、N2、N1、N0,或者P1、P0、N1、N0,上述配置位目标值组合仅仅以P1、P0、N1、N0为例。
在一种可选的实施例中,上述基于上述多个配置位目标值对上述多个配置位进行赋值,确定配置信息,包括:基于上述每个P型晶体管配置位和上述每个N型晶体管配置位对应的配置位目标值,以及上述可配置逻辑块的配置单元阵列中预先存储的上述每个P型晶体管配置位和上述每个N型晶体管配置位对应的字线和位线,对上述每个P型晶体管配置位和上述每个N型晶体管配置位进行赋值;基于上述P型晶体管配置位的赋值,确定P型晶体管背偏置电压;基于上述N型晶体管配置位的赋值,确定N型晶体管背偏置电压;基于上述P型晶体管背偏置电压和上述N型晶体管背偏置电压,确定配置信息。
作为一种可选的实施例,仍以P1、P0、N1、N0为例,工作模式、配置位赋值和背偏压连接方式三者之间的对应关系如下:低功耗模式时,P1=0/P0=0/N1=1/N0=1,即P管背偏接电源/N管背偏接地;高性能模式时,P1=1/P0=1/N1=0/N0=0,即P管背偏接地/N管背偏接电源;正常工作模式,P1/P0/N1/N0的其他组合,即P管和N管背偏置电压均接地。
需要说明的是,如图4所示的CFGMEM配置单元阵列结构示意图,是一个由10×64=640个配置位组成的配置阵列,从26至35共10条字线、00至63共64条位线。相关模式选择信息存储在配置阵列中,具体使用P1、P0、N1、N0四个配置位的信息,为兼容现有CLB应用生态,四个配置位的字线和位线有特殊安排,序号如表1所示:
表1
还需要说明的是,P1、P0、N1、N0,4个配置位仅为举例,实际P型晶体管配置位和N型晶体管配置位可以为多个,例如P2、P1、P0,N2、N1、N0等,越多的配置位可以实现配置备份,从而防止导通,降低故障概率。当P型配置位只有一个P0时,若P0故障导致电平变化为中间值,VDD和GND端就会导通造成模式选择单元出故障;当P型配置位有P1和P0时,若只有P0故障,VDD电平输入到P1是正常的,所以即使P0电平变化为中间值,也不会导通造成模式选择单元出故障,除非P1和P0同时故障。因此,越多的配置位,就越能降低故障率。
在一种可选的实施例中,上述基于上述背偏置电压值对上述可配置逻辑块进行控制,包括:将上述P型晶体管背偏置电压输入查找表电路、分布式存储电路、进位链电路和可配置寄存器电路的P型晶体管;将上述N型晶体管背偏置电压输入上述查找表电路、分布式存储电路、进位链电路和可配置寄存器电路中的N型晶体管。
作为一种可选的实施例,将上述P型晶体管背偏置电压输入上述查找表电路、分布式存储电路、进位链电路和可配置寄存器电路中的P型晶体管;以及将上述N型晶体管背偏置电压输入上述查找表电路、分布式存储电路、进位链电路和可配置寄存器电路中的N型晶体管,从而改变查找表电路、分布式存储电路、进位链电路和可配置寄存器电路中P管和N管的阈值,起到调节功耗和延时的效果。
在本发明实施例中,如图5所示的可配置逻辑块控制流程示意图,增加了工作模式选择的CLB模块,可以动态调整功耗和延时情况,其具体工作流程如下:设定CLB模块在不同模式下对应的模式数据,如标准模式对应的标准模式数据、高性能模式对应的高性能模式数据和低功耗模式对应的低功耗模式数据。进行CLB模式选择,针对上述模式对应的模式数据进行布局布线,布局布线后完成功能/性能验证,验证通过后生成码流文件,通过下载配置给CFGMEM中的存储单元进行赋值,然后CLB模块就可以正常工作了。
通过上述步骤,首先给配置位赋不同值,然后通过背偏压选择电路给模块中功能电路的背偏置电压赋予相应值,改变查找表电路、分布式存储电路、进位链电路和可配置寄存器电路等电路中P管和N管的阈值,从而起到调节功耗和延时的效果;为CLB模块增加了模式选择功能,包含低功耗、高性能、正常工作三种模式,并将相关模式选择信息存储在配置阵列中,通过改变查找表电路、分布式存储电路、进位链电路和可配置寄存器电路中晶体管的背偏置电压来动态调节CLB模块功耗/延时的技术路径,利用CLB模块的配置阵列中特定位置进行存储,应用优势明显,实现电路结构简单,实用性强。
根据本发明的实施例,还提供了一种非易失性存储介质的实施例。可选的,在本实施例中,上述非易失性存储介质可以用于保存上述实施例所提供的可配置逻辑块控制方法所执行的程序代码。
可选的,在本实施例中,上述非易失性存储介质可以位于计算机网络中计算机终端群中的任意一个计算机终端中,或者位于移动终端群中的任意一个移动终端中。
可选的,在本实施例中,非易失性存储介质被设置为存储用于执行以下步骤的程序代码:获取可配置逻辑块的工作路径信息,并基于工作路径信息确定工作模式信息;基于工作模式信息,确定可配置逻辑块的多个配置位分别对应的多个配置位目标值;基于多个配置位目标值对多个配置位进行赋值,确定配置信息,其中,配置信息用于确定可配置逻辑块中查找表电路、分布式存储电路、进位链电路和可配置寄存器电路L的背偏置电压值;基于背偏置电压值对可配置逻辑块进行控制。
可选的,上述非易失性存储介质被设置为存储用于执行以下步骤的程序代码:获取可配置逻辑块的工作路径信息,并基于工作路径信息确定工作模式信息,包括:基于工作路径信息,确定可配置逻辑块的工作路径,其中,工作路径包括以下至少之一:标准路径、关键路径和补偿路径;基于工作路径,确定工作模式信息,其中,标准路径下可配置逻辑块的工作模式信息为标准模式,关键路径下可配置逻辑块的工作模式信息为高性能模式,补偿路径下可配置逻辑块的工作模式信息为低功耗模式。
可选的,上述非易失性存储介质被设置为存储用于执行以下步骤的程序代码:基于工作模式信息,确定可配置逻辑块的多个配置位分别对应的多个配置位目标值,包括:在工作模式为高性能模式的情况下,确定可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0;在工作模式为低功耗模式的情况下,确定可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1;在工作模式为标准模式的情况下,确定可配置逻辑块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与高性能模式的配置位目标值组合和低功耗模式的配置位目标值组合不同。
可选的,上述非易失性存储介质被设置为存储用于执行以下步骤的程序代码:基于多个配置位目标值对多个配置位进行赋值,确定配置信息,包括:基于每个P型晶体管配置位和每个N型晶体管配置位对应的配置位目标值,以及可配置逻辑块的配置单元阵列中预先存储的每个P型晶体管配置位和每个N型晶体管配置位对应的字线和位线,对每个P型晶体管配置位和每个N型晶体管配置位进行赋值;基于P型晶体管配置位的赋值,确定P型晶体管背偏置电压;基于N型晶体管配置位的赋值,确定N型晶体管背偏置电压;基于P型晶体管背偏置电压和N型晶体管背偏置电压,确定配置信息。
可选的,上述非易失性存储介质被设置为存储用于执行以下步骤的程序代码:基于背偏置电压值对可配置逻辑块进行控制,包括:将P型晶体管背偏置电压输入查找表电路、分布式存储电路、进位链电路和可配置寄存器电路中的P型晶体管;将N型晶体管背偏置电压输入查找表电路、分布式存储电路、进位链电路和可配置寄存器电路中的N型晶体管。
根据本发明的实施例,还提供了一种处理器的实施例。可选的,在本实施例中,上述非易失性存储介质可以用于保存上述实施例所提供的可配置逻辑块控制方法所执行的程序代码。
本申请实施例提供了一种电子设备,设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序,处理器执行程序时实现以下步骤:获取可配置逻辑块的工作路径信息,并基于工作路径信息确定工作模式信息;基于工作模式信息,确定可配置逻辑块的多个配置位分别对应的多个配置位目标值;基于多个配置位目标值对多个配置位进行赋值,确定配置信息,其中,配置信息用于确定可配置逻辑块中查找表电路、分布式存储电路、进位链电路和可配置寄存器电路的背偏置电压值;基于背偏置电压值对可配置逻辑块进行控制。
本申请还提供了一种计算机程序产品,当在数据处理设备上执行时,适于执行初始化有如下方法步骤的程序:获取可配置逻辑块的工作路径信息,并基于工作路径信息确定工作模式信息;基于工作模式信息,确定可配置逻辑块的多个配置位分别对应的多个配置位目标值;基于多个配置位目标值对多个配置位进行赋值,确定配置信息,其中,配置信息用于确定可配置逻辑块中查找表电路、分布式存储电路、进位链电路和可配置寄存器电路的背偏置电压值;基于背偏置电压值对可配置逻辑块进行控制。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
在本发明的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的方式实现。其中,以上所描述的装置实施例仅仅是示意性的,例如单元的划分,可以为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,单元或模块的间接耦合或通信连接,可以是电性或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种可配置逻辑块控制方法,其特征在于,包括:
获取可配置逻辑块的工作路径信息,并基于所述工作路径信息确定工作模式信息;
基于所述工作模式信息,确定所述可配置逻辑块的多个配置位分别对应的多个配置位目标值;
基于所述多个配置位目标值对所述多个配置位进行赋值,确定配置信息,其中,所述配置信息用于确定所述可配置逻辑块中查找表电路LUT、分布式存储电路DML、进位链电路CCL和可配置寄存器电路CFFL的背偏置电压值;
基于所述背偏置电压值对所述可配置逻辑块进行控制。
2.根据权利要求1所述的方法,其特征在于,所述获取可配置逻辑块的工作路径信息,并基于所述工作路径信息确定工作模式信息,包括:
基于所述工作路径信息,确定所述可配置逻辑块的工作路径,其中,所述工作路径包括以下至少之一:标准路径、关键路径和补偿路径;
基于所述工作路径,确定所述工作模式信息,其中,所述标准路径下所述可配置逻辑块的工作模式信息为标准模式,所述关键路径下所述可配置逻辑块的工作模式信息为高性能模式,所述补偿路径下所述可配置逻辑块的工作模式信息为低功耗模式。
3.根据权利要求2所述的方法,其特征在于,所述基于所述工作模式信息,确定所述可配置逻辑块的多个配置位分别对应的多个配置位目标值,包括:
在所述工作模式为所述高性能模式的情况下,确定所述可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为1、每个N型晶体管配置位的配置位目标值为0;
在所述工作模式为所述低功耗模式的情况下,确定所述可配置逻辑块的模式选择单元中每个P型晶体管配置位的配置位目标值为0、每个N型晶体管配置位的配置位目标值为1;
在所述工作模式为所述标准模式的情况下,确定所述可配置逻辑块的模式选择单元中P型晶体管配置位、N型晶体管配置位的配置位目标值组合与所述高性能模式的配置位目标值组合和所述低功耗模式的配置位目标值组合不同。
4.根据权利要求3所述的方法,其特征在于,所述基于所述多个配置位目标值对所述多个配置位进行赋值,确定配置信息,包括:
基于所述每个P型晶体管配置位和所述每个N型晶体管配置位对应的配置位目标值,以及所述可配置逻辑块的配置单元阵列中预先存储的所述每个P型晶体管配置位和所述每个N型晶体管配置位对应的字线和位线,对所述每个P型晶体管配置位和所述每个N型晶体管配置位进行赋值;
基于所述P型晶体管配置位的赋值,确定P型晶体管背偏置电压;
基于所述N型晶体管配置位的赋值,确定N型晶体管背偏置电压;
基于所述P型晶体管背偏置电压和所述N型晶体管背偏置电压,确定配置信息。
5.根据权利要求4所述的方法,其特征在于,所述基于所述背偏置电压值对所述可配置逻辑块进行控制,包括:
将所述P型晶体管背偏置电压输入所述查找表电路、所述分布式存储电路、所述进位链电路和所述可配置寄存器电路中的P型晶体管;
将所述N型晶体管背偏置电压输入所述查找表电路、所述分布式存储电路、所述进位链电路和所述可配置寄存器电路中的N型晶体管。
6.一种可配置逻辑块,其特征在于,包括:
模式选择单元,用于获取可配置逻辑模块的工作路径信息,基于所述工作路径信息确定工作模式信息,并基于所述工作模式信息,确定所述可配置逻辑模块的多个配置位分别对应的多个配置位目标值;
配置单元阵列,用于基于所述多个配置位目标值对所述多个配置位进行赋值,确定配置信息,其中,所述配置信息用于确定所述可配置逻辑模块中查找表电路、分布式存储电路、进位链电路和可配置寄存器电路的背偏置电压值;
所述查找表电路、所述分布式存储电路、所述进位链电路和所述可配置寄存器电路,用于接收所述背偏置电压值,基于所述背偏置电压值完成对所述可配置逻辑块的控制。
7.一种非易失性存储介质,其特征在于,所述非易失性存储介质存储有多条指令,所述指令适于由处理器加载并执行权利要求1至5中任意一项所述的可配置逻辑块控制方法。
8.一种处理器,其特征在于,所述处理器用于运行程序,其中,所述程序被设置为运行时执行权利要求1至5中任意一项所述的可配置逻辑块控制方法。
9.一种电子设备,包括存储器和处理器,其特征在于,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行权利要求1至5中任意一项所述的可配置逻辑块控制方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311503255.5A CN117236254B (zh) | 2023-11-13 | 2023-11-13 | 可配置逻辑块控制方法、可配置逻辑块及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311503255.5A CN117236254B (zh) | 2023-11-13 | 2023-11-13 | 可配置逻辑块控制方法、可配置逻辑块及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117236254A true CN117236254A (zh) | 2023-12-15 |
CN117236254B CN117236254B (zh) | 2024-03-15 |
Family
ID=89095242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311503255.5A Active CN117236254B (zh) | 2023-11-13 | 2023-11-13 | 可配置逻辑块控制方法、可配置逻辑块及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117236254B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117634383A (zh) * | 2023-12-26 | 2024-03-01 | 苏州异格技术有限公司 | 关键路径延时优化方法、装置、计算机设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7111214B1 (en) * | 2002-10-09 | 2006-09-19 | Xilinx, Inc. | Circuits and methods for testing programmable logic devices using lookup tables and carry chains |
WO2009123090A1 (ja) * | 2008-03-31 | 2009-10-08 | 独立行政法人産業技術総合研究所 | 再構成可能集積回路 |
US7893712B1 (en) * | 2009-09-10 | 2011-02-22 | Xilinx, Inc. | Integrated circuit with a selectable interconnect circuit for low power or high performance operation |
CN105866665A (zh) * | 2016-03-31 | 2016-08-17 | 复旦大学 | 面向高性能SoC FPGA的功能遍历测试方法 |
CN109753013A (zh) * | 2017-11-02 | 2019-05-14 | 上海复旦微电子集团股份有限公司 | 新型可编程芯片电路 |
-
2023
- 2023-11-13 CN CN202311503255.5A patent/CN117236254B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7111214B1 (en) * | 2002-10-09 | 2006-09-19 | Xilinx, Inc. | Circuits and methods for testing programmable logic devices using lookup tables and carry chains |
WO2009123090A1 (ja) * | 2008-03-31 | 2009-10-08 | 独立行政法人産業技術総合研究所 | 再構成可能集積回路 |
US7893712B1 (en) * | 2009-09-10 | 2011-02-22 | Xilinx, Inc. | Integrated circuit with a selectable interconnect circuit for low power or high performance operation |
CN105866665A (zh) * | 2016-03-31 | 2016-08-17 | 复旦大学 | 面向高性能SoC FPGA的功能遍历测试方法 |
CN109753013A (zh) * | 2017-11-02 | 2019-05-14 | 上海复旦微电子集团股份有限公司 | 新型可编程芯片电路 |
Non-Patent Citations (3)
Title |
---|
李宁 等: "超薄全耗尽SOI器件的总剂量效应研究", 集成电路应用, vol. 36, no. 09, pages 20 - 22 * |
杨松;王宏;杨志家;: "一种新型的低泄漏功耗FPGAs查找表", 微电子学与计算机, no. 03, pages 27 - 30 * |
谢一菁;: "实用EDA开发系统设计与制作", 漳州职业技术学院学报, no. 03, pages 9 - 13 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117634383A (zh) * | 2023-12-26 | 2024-03-01 | 苏州异格技术有限公司 | 关键路径延时优化方法、装置、计算机设备及存储介质 |
CN117634383B (zh) * | 2023-12-26 | 2024-06-07 | 苏州异格技术有限公司 | 关键路径延时优化方法、装置、计算机设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN117236254B (zh) | 2024-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7653891B1 (en) | Method of reducing power of a circuit | |
US6777978B2 (en) | Structures and methods for selectively applying a well bias to portions of a programmable device | |
US7587537B1 (en) | Serializer-deserializer circuits formed from input-output circuit registers | |
US6668363B2 (en) | Clock supplying circuit and method having enable buffer cells with first and second input terminals | |
US6937064B1 (en) | Versatile logic element and logic array block | |
US8912820B2 (en) | System and method for reducing reconfiguration power | |
CN117236254B (zh) | 可配置逻辑块控制方法、可配置逻辑块及存储介质 | |
US8156355B2 (en) | Systems and methods for reducing static and total power consumption | |
US7548089B1 (en) | Structures and methods to avoiding hold time violations in a programmable logic device | |
US8797061B2 (en) | Partial reconfiguration circuitry | |
US7490302B1 (en) | Power gating various number of resources based on utilization levels | |
US6172518B1 (en) | Method of minimizing power use in programmable logic devices | |
US9923555B2 (en) | Fine-grained power gating in FPGA interconnects | |
CN102714052A (zh) | 用于修整芯片上产生的电压参考的裸片到裸片变化的方法和设备 | |
US9455715B2 (en) | Apparatus for improving reliability of electronic circuitry and associated methods | |
US7392500B1 (en) | Structures and methods for reducing power consumption in programmable logic devices | |
EP3355307B1 (en) | Methods and apparatus for reusing lookup table random-access memory (lutram) elements as configuration random-access memory (cram) elements | |
US11113442B2 (en) | Methods and apparatus for reducing reliability degradation on an integrated circuit | |
US5880986A (en) | Method and apparatus for reducing power usage within a domino logic unit | |
CN117235007B (zh) | 互连模块控制方法、互连模块及存储介质 | |
US9496871B1 (en) | Programmable power reduction technique using transistor threshold drops | |
JP5046142B2 (ja) | 再構成可能集積回路 | |
WO2022125542A1 (en) | Efficient muller c-element implementation for high bit-width asynchronous applications | |
Belhadj et al. | Power-aware FPGA design | |
KR20070059626A (ko) | Mtcmos 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |