CN117222293A - 一种多堆叠双排布高响应流量芯片的制作方法 - Google Patents
一种多堆叠双排布高响应流量芯片的制作方法 Download PDFInfo
- Publication number
- CN117222293A CN117222293A CN202311471216.1A CN202311471216A CN117222293A CN 117222293 A CN117222293 A CN 117222293A CN 202311471216 A CN202311471216 A CN 202311471216A CN 117222293 A CN117222293 A CN 117222293A
- Authority
- CN
- China
- Prior art keywords
- layer
- thermopile
- thermocouple
- thermocouples
- downstream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 230000004044 response Effects 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 122
- 238000002955 isolation Methods 0.000 claims abstract description 82
- 238000011144 upstream manufacturing Methods 0.000 claims abstract description 76
- 229920005591 polysilicon Polymers 0.000 claims abstract description 62
- 238000009529 body temperature measurement Methods 0.000 claims abstract description 45
- 238000001259 photo etching Methods 0.000 claims abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000000059 patterning Methods 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 238000009413 insulation Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 21
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- -1 phosphorus ions Chemical class 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005678 Seebeck effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002493 microarray Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
本发明涉及一种多堆叠双排布高响应流量芯片的制作方法。该方法包括在衬底上制作一层氮化硅支撑层后，在其表面制作多晶硅层，通过光刻图形化形成上下游测温热电堆下层热电偶和中心热源层热电偶；制作第二多晶硅层，通过光刻图形化形成位于上下游测温热电堆下层热电偶上方的中层热电偶；制作第二隔离层进行电绝缘隔离，通过光刻并沉积导电层形成连接热电偶的第一导线、第二导线，制作第三隔离层进行电绝缘隔离；制作第三多晶硅层，通过光刻图形化形成位于上下游测温热电堆中层热电偶上方的上层热电偶。在第三多晶硅层上制作第四隔离层，通过光刻并沉积导电层形成连接热电偶的第三导线和第四导线。本发明增加了测温元件的输出和灵敏度。
Description
技术领域
本发明涉及热式流量传感器技术领域，尤其是指一种多堆叠双排布高响应流量芯片的制作方法。
背景技术
物联网是各种感知技术的广泛应用，是新一代信息技术的重要组成部分，也是未来科技发展的主流方向之一。在物联网系统中采用了各种敏感原理的传感器来获取物体的信息，同时这些传感器也是构成物联网系统的核心部件。这其中就包含了流量传感器件。
流量测量在日常生活、工业领域应用十分广泛。根据测量原理的不同，流量检测方式又可分为涡轮式、涡街式、超声波式、传热式等，其中热式流量传感器因结构简单、无机械零部件和测量精度高，近年来得到广泛应用。随着上世纪90年代MEMS技术的兴起，应用MEMS技术制作各种类型的热式流量传感器，具有测量精度高、功耗低、检测性能好等特点，使得基于MEMS技术的热式流量传感器得到了很大发展。
MEMS质量流量传感器包括中心加热元件与测温元件两部分。根据测温元件制作的工艺不同可分为热阻型和热电偶型。热阻型即传感器上测温电阻是通过金属溅射形成，而热电偶型则是通过 MEMS工艺加工成的热电偶对作为测温元件材料。多对热电偶对形成了热电堆结构，工作原理是以塞贝克效应为基础，通过接收探测物体发射的红外电磁波，在冷热端形成温度差，并将其转换为可测电信号来对物体温度进行检测。
目前热电堆现在有两种排布方式，堆叠结构以及平行排布热偶对。然而，虽然平行排布结构可以实现较小的热偶尺寸和更大的冷热端温差，从而提高输出电压，但当结构宽度过窄时，电阻增加导致噪声输出增大的问题，这会影响测量结果的准确性和稳定性。堆叠结构可以实现更多的热偶对和较大的输出，但由于底部热偶条需要与上部热偶条配合，其最小尺寸通常需要较大（一般为3-4um），导致占用芯片空间过大。
发明内容
为此，本发明所要解决的技术问题在于克服现有技术中热电堆排布方式无法兼顾噪声输出过大以及排布紧凑的问题。
为解决上述技术问题，本发明提供一种多堆叠双排布高响应流量芯片的制作方法，包括：
提供一衬底；
在所述衬底上制作一层氮化硅支撑层；
在所述氮化硅支撑层表面制作一层第一多晶硅层，所述第一多晶硅层包括分别沿芯片第一轴向剖面两侧设置且沿第一轴方向交替分布的第一第一导电类型多晶硅半导体层和第一第二导电类型多晶硅半导体层、以及中间多晶硅半导体层，所述中间多晶硅半导体层为第一导电类型或第二导电类型；
对在芯片第一轴向剖面两侧交替分布的第一第一导电类型多晶硅半导体层和第一第二导电类型多晶硅半导体层分别通过光刻图形化，形成分别沿第一轴方向平行分布的上游测温热电堆下层热电偶和平行分布的下游测温热电堆下层热电偶；其中，同一平面上相邻两个上游测温热电堆下层热电偶的多晶硅导电类型不同，同一平面上相邻两个下游测温热电堆下层热电偶的多晶硅导电类型不同；对中间多晶硅半导体层通过光刻图形化，形成中心热源层热电偶，并暴露出所述氮化硅支撑层表面；
在光刻图形化后的所述第一多晶硅层上制作一层第一隔离层进行电绝缘隔离，所述第一隔离层分别覆盖每个上游测温热电堆下层热电偶、每个下游测温热电堆下层热电偶和所述氮化硅支撑层各自的表面，随后在所述第一隔离层表面制作一层第二多晶硅层，所述第二多晶硅层包括分别沿芯片第一轴向剖面两侧设置且沿第一轴方向交替分布的第二第一导电类型多晶硅半导体层和第二第二导电类型多晶硅半导体层；
对所述第二多晶硅层通过光刻图形化，形成位于每个所述上游测温热电堆下层热电偶上方的上游测温热电堆中层热电偶，以及位于每个所述下游测温热电堆下层热电偶上方的下游测温热电堆中层热电偶，并暴露出所述第一隔离层表面；其中，每个所述上游测温热电堆下层热电偶及其上方的上游测温热电堆中层热电偶的多晶硅导电类型不同，每个所述下游测温热电堆下层热电偶及其上方的下游测温热电堆中层热电偶的多晶硅导电类型不同；
在光刻图形化后的所述第二多晶硅层上制作一层第二隔离层进行电绝缘隔离，所述第二隔离层分别覆盖每个所述上游测温热电堆中层热电偶、每个所述下游测温热电堆中层热电偶和所述第一隔离层各自的表面，再通过光刻并沉积导电层，形成分别连接于每个所述上游测温热电堆下层热电偶及其上方的所述上游测温热电堆中层热电偶之间、以及连接于所述每个下游测温热电堆下层热电偶及其上方的所述下游测温热电堆中层热电偶之间的第一导线，此外，还形成分别连接于每个所述上游测温热电堆下层热电偶及其相邻的上游测温热电堆下层热电偶之间、以及连接于所述每个下游测温热电堆下层热电偶及其相邻的下游测温热电堆下层热电偶之间的第二导线；
在所述第二多晶硅层上制作一层第三隔离层进行电绝缘隔离，随后在所述第三隔离层表面制作一层第三多晶硅层，所述第三多晶硅层包括分别沿芯片第一轴向剖面两侧设置且沿第一轴方向交替分布的第三第一导电类型多晶硅半导体层和第三第二导电类型多晶硅半导体层；
对所述第三多晶硅层通过光刻图形化，形成位于每个所述上游测温热电堆中层热电偶上方的上游测温热电堆上层热电偶，以及位于每个所述下游测温热电堆中层热电偶上方的下游测温热电堆上层热电偶，并暴露出所述第三隔离层表面；其中，每个所述上游测温热电堆中层热电偶及其上方的上游测温热电堆上层热电偶的多晶硅导电类型不同，每个所述下游测温热电堆中层热电偶及其上方的下游测温热电堆上层热电偶的多晶硅导电类型不同；
在光刻图形化后的所述第三多晶硅层上制作一层第四隔离层进行电绝缘隔离，所述第四隔离层分别覆盖所述每个上游测温热电堆上层热电偶、每个所述下游测温热电堆上层热电偶和所述第三隔离层各自的表面，再通过光刻并沉积导电层，形成连接于每个所述上游测温热电堆中层热电偶及其上方的所述上游测温热电堆上层热电偶、以及连接于每个所述下游测温热电堆中层热电偶及其上方的所述下游测温热电堆上层热电偶的第三导线，此外，还形成分别连接于每个所述上游测温热电堆上层热电偶及其相邻的上游测温热电堆上层热电偶之间、以及连接于所述每个下游测温热电堆上层热电偶及其相邻的下游测温热电堆上层热电偶之间的第四导线；
在器件上沉积一层钝化层，以覆盖所述第四隔离层、所述第三隔离层表面、所述中心热源层热电偶、所述第一导线、所述第二导线、所述第三导线和所述第四导线；
所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
在本发明的一种实施方式中，采用等离子体增强化学气相沉积方法在所述衬底上沉积一层氮化硅支撑层，以平衡应力。
在本发明的一种实施方式中，采用PECVD工艺在所述氮化硅支撑层表面溅射一层厚度在0.1~5μm的多晶硅层，接着采用离子注入及扩散的方法掺杂磷离子，形成所述第一多晶硅层。
在本发明的一种实施方式中，采用PECVD工艺在所述第一隔离层表面溅射一层厚度在0.1~5μm的多晶硅层，接着采用离子注入及扩散的方法掺杂磷离子，形成所述第二多晶硅层。
在本发明的一种实施方式中，采用PECVD工艺在所述第三隔离层表面溅射一层厚度在0.1~5μm的多晶硅层，接着采用离子注入及扩散的方法掺杂磷离子，形成所述第三多晶硅层。
在本发明的一种实施方式中，所述导电层包括铝、铜或金，通过金属磁控溅射沉积形成；
所述钝化层采用氮化硅，通过LPCVD沉积法沉积形成，厚度在0.1~4μm。
在本发明的一种实施方式中，所述第一隔离层、第二隔离层、第三隔离层、第四隔离层均采用厚度在0.05~0.5μm的氧化硅，通过低压化学气相沉积形成。
在本发明的一种实施方式中，所有所述上游测温热电堆下层热电偶、所有所述上游测温热电堆中层热电偶和所有所述上游测温热电堆上层热电偶共同构成上游热电堆测温元件；
所有所述下游测温热电堆下层热电偶、所有所述下游测温热电堆中层热电偶和所有所述下游测温热电堆上层热电偶共同构成下游热电堆测温元件；
所述中心热源层热电偶构成中心热源。
在本发明的一种实施方式中，所述上游热电堆测温元件还包括沿芯片第一轴向剖面对称设置的上游热电堆测温正电极和上游热电堆测温负电极；
所述下游热电堆测温元件还包括沿芯片第一轴向剖面对称设置的下游热电堆测温正电极和下游热电堆测温负电极；
所述中心热源还包括沿芯片第一轴向剖面对称设置的中心加热正电极和中心加热负电极。
本发明的上述技术方案相比现有技术具有以下优点：
本发明所述的一种多堆叠双排布高响应流量芯片的制作方法，由于热电堆现有两种排布方式，一种是堆叠结构（因为是上下堆叠结构，所以热偶尺寸偏大，电阻较大，热偶对数可以做的更多），一种是平行结构（电阻较小，热偶对数少，热偶尺寸可以做到更小），平行排布热偶对，因为是平行排布，所以热偶的冷端可以做的更小尺寸到1um，冷端做的更窄可以得到更大的冷热端温差，可以大幅度提高输出电压，但是当结构宽度过窄会增大电阻导致有更大的噪声输出影响；而堆叠结构底部的热偶条因上部分还有热偶条，所以底部热偶条一般最小也要3-4um，但是相对来说较平行排布结构，相同空间，可以做出更多热偶对，输出更大。本发明将两种排布方式整合到一个单元结构里，进行一种组合，得到输出较单一排布方式大/可控的热电堆结构设计，可以在有限的芯片空间里进行创新的双排布方式进行热电堆结构设计，在有限空间里制备电阻，模拟输出可调制的热电堆流量测温元件芯片，噪声减小的同时输出信号变大。本发明的测温元件热电堆在一定的工艺基础上，选用双排布方式多层堆叠结构，在有限的芯片空间里设计了双排布方式的热电堆结构，从而增加了测温元件的输出，同时增大了灵敏度。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1是本发明多堆叠双排布高响应流量芯片的整体结构示意图。
图2是本发明制作衬底上氮化硅支撑层后的示意图。
图3是本发明制作下层热电偶和中心热源层热电偶后的示意图。
图4是本发明制作第一导线和第二导线后的示意图。
图5是本发明制作第三导线和第四导线后的示意图。
图6是本发明的芯片俯视结构示意图。
图7是本发明的芯片俯视局部结构示意图。
说明书附图标记说明：
1、衬底；
2、氮化硅支撑层；
3a、上游测温热电堆下层热电偶；3b、上游测温热电堆中层热电偶；3c、上游测温热电堆上层热电偶；3d、上游热电堆测温正电极；3e、上游热电堆测温负电极；
4、中心热源层热电偶；4a、中心加热正电极；4b、中心加热负电极；
5a、下游测温热电堆下层热电偶；5b、下游测温热电堆中层热电偶；5c、下游测温热电堆上层热电偶；5d、下游热电堆测温正电极；5e、下游热电堆测温负电极；
6a、第一隔离层；6b、第二隔离层；6c、第三隔离层；6d、第四隔离层；
7a、第一导线；7b、第二导线；7c、第三导线；7d、第四导线；
8、钝化层。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
本发明中，如果有描述到方向(上、下、左、右、前及后)时，其仅是为了便于描述本发明的技术方案，而不是指示或暗示所指的技术特征必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明中，“若干”的含义是一个或者多个，“多个”的含义是两个以上，“大于”“小于”“超过”等理解为不包括本数；“以上”“以下”“以内”等理解为包括本数。在本发明的描述中，如果有描述到“第一”“第二”仅用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明中，除非另有明确的限定，“设置”“安装”“连接”等词语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连；可以是固定连接，也可以是可拆卸连接，还可以是一体成型；可以是机械连接，也可以是电连接或能够互相通讯；可以是两个元件内部的连通或两个元件的相互作用关系。所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
参照图1所示，一种多堆叠双排布高响应流量芯片的制作方法，包括如下步骤：
S1、提供一衬底1，在所述衬底1上制作一层氮化硅支撑层2；
其中，采用等离子体增强化学气相沉积（Plasma-Enhanced Chemical VaporDeposition，PECVD）方法在所述衬底1上沉积一层氮化硅支撑层2，以平衡应力，参照图2所示。
S2、在所述氮化硅支撑层2表面制作一层第一多晶硅层，所述第一多晶硅层包括分别沿芯片第一轴向剖面两侧设置且沿第一轴方向交替分布的第一第一导电类型多晶硅半导体层和第一第二导电类型多晶硅半导体层、以及中间多晶硅半导体层，所述中间多晶硅半导体层为第一导电类型或第二导电类型；
其中，所述第一多晶硅层通过在氮化硅支撑层2表面采用PECVD（等离子体增强化学气相沉积）工艺溅射厚度在0.1~5μm的多晶硅层后，采用离子注入及扩散的方法掺杂磷离子形成。
S3、对在芯片第一轴向剖面两侧交替分布的第一第一导电类型多晶硅半导体层和第一第二导电类型多晶硅半导体层分别通过光刻图形化，形成分别沿第一轴方向平行分布的上游测温热电堆下层热电偶3a和平行分布的下游测温热电堆下层热电偶5a；其中，同一平面上相邻两个上游测温热电堆下层热电偶3a的多晶硅导电类型不同（即P型和N型交替），同一平面上相邻两个下游测温热电堆下层热电偶5a的多晶硅导电类型不同（即P型和N型交替）；对中间多晶硅半导体层通过光刻图形化，形成中心热源层热电偶4，并暴露出所述氮化硅支撑层2表面，参照图3所示。
S4、在光刻图形化后的所述第一多晶硅层上制作一层第一隔离层6a进行电绝缘隔离，所述第一隔离层6a分别覆盖每个上游测温热电堆下层热电偶3a、每个下游测温热电堆下层热电偶5a和所述氮化硅支撑层2各自的表面，随后在所述第一隔离层6a表面制作一层第二多晶硅层，所述第二多晶硅层包括分别沿芯片第一轴向剖面两侧设置且沿第一轴方向交替分布的第二第一导电类型多晶硅半导体层和第二第二导电类型多晶硅半导体层。
其中，所述第一隔离层6a采用厚度在0.05~0.5μm的氧化硅，通过低压化学气相沉积形成；
其中，采用PECVD（等离子体增强化学气相沉积）工艺在所述第一绝缘层表面溅射一层厚度在0.1~5μm的多晶硅层，接着采用离子注入及扩散的方法掺杂磷离子，形成所述第二多晶硅层。
S5、对所述第二多晶硅层通过光刻图形化，形成位于每个所述上游测温热电堆下层热电偶3a上方的上游测温热电堆中层热电偶3b，以及位于每个所述下游测温热电堆下层热电偶5a上方的下游测温热电堆中层热电偶5b，并暴露出所述第一隔离层6a表面；其中，每个所述上游测温热电堆下层热电偶3a及其上方的上游测温热电堆中层热电偶3b的多晶硅导电类型不同，每个所述下游测温热电堆下层热电偶5a及其上方的下游测温热电堆中层热电偶5b的多晶硅导电类型不同。
S6、在光刻图形化后的所述第二多晶硅层上制作一层第二隔离层6b进行电绝缘隔离，所述第二隔离层6b分别覆盖每个所述上游测温热电堆中层热电偶3b、每个所述下游测温热电堆中层热电偶5b和所述第一隔离层6a各自的表面，再通过光刻并沉积导电层，形成分别连接于每个所述上游测温热电堆下层热电偶3a及其上方的所述上游测温热电堆中层热电偶3b之间、以及连接于所述每个下游测温热电堆下层热电偶5a及其上方的所述下游测温热电堆中层热电偶5b之间的第一导线7a，此外，还形成分别连接于每个所述上游测温热电堆下层热电偶3a及其相邻的上游测温热电堆下层热电偶3a之间、以及连接于所述每个下游测温热电堆下层热电偶5a及其相邻的下游测温热电堆下层热电偶5a之间的第二导线7b，参照图4、图7所示；
其中，所述第二隔离层6b采用厚度在0.05~0.5μm的氧化硅，通过低压化学气相沉积形成；所述导电层可为铝、铜或金等，可通过金属磁控溅射沉积形成。
S7、在制作第一导线7a后的所述第二多晶硅层上制作一层第三隔离层6c进行电绝缘隔离，随后在所述第三隔离层6c表面制作一层第三多晶硅层，所述第三多晶硅层包括分别沿芯片第一轴向剖面两侧设置且沿第一轴方向交替分布的第三第一导电类型多晶硅半导体层和第三第二导电类型多晶硅半导体层。
其中，所述第三隔离层6c采用厚度在0.05~0.5μm的氧化硅，通过低压化学气相沉积形成；
其中，采用PECVD（等离子体增强化学气相沉积）工艺在所述第三绝缘层表面溅射一层厚度在0.1~5μm的多晶硅层，接着采用离子注入及扩散的方法掺杂磷离子，形成第二N型多晶硅半导体层。
S8、对所述第三多晶硅层通过光刻图形化，形成位于每个所述上游测温热电堆中层热电偶3b上方的上游测温热电堆上层热电偶3c，以及位于每个所述下游测温热电堆中层热电偶5b上方的下游测温热电堆上层热电偶5c，并暴露出所述第三隔离层6c表面；其中，每个所述上游测温热电堆中层热电偶3b及其上方的上游测温热电堆上层热电偶3c的多晶硅导电类型不同，每个所述下游测温热电堆中层热电偶5b及其上方的下游测温热电堆上层热电偶5c的多晶硅导电类型不同。
S9、在光刻图形化后的所述第三多晶硅层上制作一层第四隔离层6d进行电绝缘隔离，所述第四隔离层6d分别覆盖所述每个上游测温热电堆上层热电偶3c、每个所述下游测温热电堆上层热电偶5c和所述第三隔离层6c各自的表面，再通过光刻并沉积导电层，形成连接于每个所述上游测温热电堆中层热电偶3b及其上方的所述上游测温热电堆上层热电偶3c、以及连接于每个所述下游测温热电堆中层热电偶5b及其上方的所述下游测温热电堆上层热电偶5c的第三导线7c，此外，还形成分别连接于每个所述上游测温热电堆上层热电偶3c及其相邻的上游测温热电堆上层热电偶3c之间、以及连接于所述每个下游测温热电堆上层热电偶5c及其相邻的下游测温热电堆上层热电偶5c之间的第四导线7d，参照图5、图7所示。
其中，所述第四隔离层6d采用厚度在0.05~0.5μm的氧化硅，通过低压化学气相沉积形成；所述导电层可为铝、铜或金等，可通过金属磁控溅射沉积形成。
S10、在器件上沉积一层钝化层，以覆盖所述第四隔离层6d、所述第三隔离层6c表面、所述中心热源层热电偶4、所述第一导线7a、所述第二导线7b、所述第三导线7c和所述第四导线7d，以保护元器件，参照图1所示；其中，采用氮化硅钝化层，通过LPCVD沉积法沉积形成，厚度在0.1~4μm。
通过上述步骤，所有所述上游测温热电堆下层热电偶3a、所有所述上游测温热电堆中层热电偶3b和所有所述上游测温热电堆上层热电偶3c共同构成上游热电堆测温元件，所有所述下游测温热电堆下层热电偶5a、所有所述下游测温热电堆中层热电偶5b和所有所述下游测温热电堆上层热电偶5c共同构成下游热电堆测温元件；具有微阵列微针微纳圆锥结构的所述中心热源层热电偶4构成中心热源。参照图5所示，其中，所述上游热电堆测温元件包括沿芯片第一轴向剖面对称设置的上游热电堆测温正电极3d和上游热电堆测温负电极3e；
所述下游热电堆测温元件包括沿芯片第一轴向剖面对称设置的下游热电堆测温正电极5d和下游热电堆测温负电极5e；
所述中心热源包括沿芯片第一轴向剖面对称设置的中心加热正电极4a和中心加热负电极4b。
可以理解的是，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。上游热电堆测温元件或下游热电堆测温元件由多组NPN+PNP组成，其中，NPN为三层结构，其从下到上分别为N型多晶硅、P型多晶硅和N型多晶硅，PNP为三层结构，其从下到上分别为P型多晶硅、N型多晶硅和P型多晶硅。
在这些元件中，下层热电偶与中层热电偶采用堆叠排布方式。换言之，P型多晶硅与N型多晶硅的连接不在同一水平面，而是分层排列的方式。例如，下层可以是N型多晶硅，中层可以是P型多晶硅；或者下层是P型多晶硅，中层是N型多晶硅。而相邻的上层热电偶之间采用平行排布方式，即P型多晶硅与N型多晶硅的连接处于同一水平面。
由于目前热电堆通常采用堆叠结构或平行结构两种排布方式。堆叠结构可以实现更大的热偶尺寸和更多的热偶对，提供更大的输出。而平行结构则可以实现更小的冷端尺寸，从而获得更大的冷热端温差，进而提高输出电压。然而，平行结构也会增加电阻导致噪声输出影响。因此，本发明通过整合两种排布方式，设计出一种组合结构，以获得更大和可控的输出。本发明上述多堆叠双排布热电堆测温元件结构融合了两种连接方式，这种设计不仅能够减小噪音，还能够达到输出信号增大的增益效果。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种多堆叠双排布高响应流量芯片的制作方法，其特征在于，包括：
提供一衬底（1）；
在所述衬底（1）上制作一层氮化硅支撑层（2）；
在所述氮化硅支撑层（2）表面制作一层第一多晶硅层，所述第一多晶硅层包括分别沿芯片第一轴向剖面两侧设置且沿第一轴方向交替分布的第一第一导电类型多晶硅半导体层和第一第二导电类型多晶硅半导体层、以及中间多晶硅半导体层，所述中间多晶硅半导体层为第一导电类型或第二导电类型；
对在芯片第一轴向剖面两侧交替分布的第一第一导电类型多晶硅半导体层和第一第二导电类型多晶硅半导体层分别通过光刻图形化，形成分别沿第一轴方向平行分布的上游测温热电堆下层热电偶（3a）和平行分布的下游测温热电堆下层热电偶（5a）；其中，同一平面上相邻两个上游测温热电堆下层热电偶（3a）的多晶硅导电类型不同，同一平面上相邻两个下游测温热电堆下层热电偶（5a）的多晶硅导电类型不同；对中间多晶硅半导体层通过光刻图形化，形成中心热源层热电偶（4），并暴露出所述氮化硅支撑层（2）表面；
在光刻图形化后的所述第一多晶硅层上制作一层第一隔离层（6a）进行电绝缘隔离，所述第一隔离层（6a）分别覆盖每个上游测温热电堆下层热电偶（3a）、每个下游测温热电堆下层热电偶（5a）和所述氮化硅支撑层（2）各自的表面，随后在所述第一隔离层（6a）表面制作一层第二多晶硅层，所述第二多晶硅层包括分别沿芯片第一轴向剖面两侧设置且沿第一轴方向交替分布的第二第一导电类型多晶硅半导体层和第二第二导电类型多晶硅半导体层；
对所述第二多晶硅层通过光刻图形化，形成位于每个所述上游测温热电堆下层热电偶（3a）上方的上游测温热电堆中层热电偶（3b），以及位于每个所述下游测温热电堆下层热电偶（5a）上方的下游测温热电堆中层热电偶（5b），并暴露出所述第一隔离层（6a）表面；其中，每个所述上游测温热电堆下层热电偶（3a）及其上方的上游测温热电堆中层热电偶（3b）的多晶硅导电类型不同，每个所述下游测温热电堆下层热电偶（5a）及其上方的下游测温热电堆中层热电偶（5b）的多晶硅导电类型不同；
在光刻图形化后的所述第二多晶硅层上制作一层第二隔离层（6b）进行电绝缘隔离，所述第二隔离层（6b）分别覆盖每个所述上游测温热电堆中层热电偶（3b）、每个所述下游测温热电堆中层热电偶（5b）和所述第一隔离层（6a）各自的表面，再通过光刻并沉积导电层，形成分别连接于每个所述上游测温热电堆下层热电偶（3a）及其上方的所述上游测温热电堆中层热电偶（3b）之间、以及连接于所述每个下游测温热电堆下层热电偶（5a）及其上方的所述下游测温热电堆中层热电偶（5b）之间的第一导线（7a），此外，还形成分别连接于每个所述上游测温热电堆下层热电偶（3a）及其相邻的上游测温热电堆下层热电偶（3a）之间、以及连接于所述每个下游测温热电堆下层热电偶（5a）及其相邻的下游测温热电堆下层热电偶（5a）之间的第二导线（7b）；
在所述第二多晶硅层上制作一层第三隔离层（6c）进行电绝缘隔离，随后在所述第三隔离层（6c）表面制作一层第三多晶硅层，所述第三多晶硅层包括分别沿芯片第一轴向剖面两侧设置且沿第一轴方向交替分布的第三第一导电类型多晶硅半导体层和第三第二导电类型多晶硅半导体层；
对所述第三多晶硅层通过光刻图形化，形成位于每个所述上游测温热电堆中层热电偶（3b）上方的上游测温热电堆上层热电偶（3c），以及位于每个所述下游测温热电堆中层热电偶（5b）上方的下游测温热电堆上层热电偶（5c），并暴露出所述第三隔离层（6c）表面；其中，每个所述上游测温热电堆中层热电偶（3b）及其上方的上游测温热电堆上层热电偶（3c）的多晶硅导电类型不同，每个所述下游测温热电堆中层热电偶（5b）及其上方的下游测温热电堆上层热电偶（5c）的多晶硅导电类型不同；
在光刻图形化后的所述第三多晶硅层上制作一层第四隔离层（6d）进行电绝缘隔离，所述第四隔离层（6d）分别覆盖所述每个上游测温热电堆上层热电偶（3c）、每个所述下游测温热电堆上层热电偶（5c）和所述第三隔离层（6c）各自的表面，再通过光刻并沉积导电层，形成连接于每个所述上游测温热电堆中层热电偶（3b）及其上方的所述上游测温热电堆上层热电偶（3c）、以及连接于每个所述下游测温热电堆中层热电偶（5b）及其上方的所述下游测温热电堆上层热电偶（5c）的第三导线（7c），此外，还形成分别连接于每个所述上游测温热电堆上层热电偶（3c）及其相邻的上游测温热电堆上层热电偶（3c）之间、以及连接于所述每个下游测温热电堆上层热电偶（5c）及其相邻的下游测温热电堆上层热电偶（5c）之间的第四导线（7d）；
在器件上沉积一层钝化层，以覆盖所述第四隔离层（6d）、所述第三隔离层（6c）表面、所述中心热源层热电偶（4）、所述第一导线（7a）、所述第二导线（7b）、所述第三导线（7c）和所述第四导线（7d）；
所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
2.根据权利要求1所述的一种多堆叠双排布高响应流量芯片的制作方法，其特征在于，
采用等离子体增强化学气相沉积方法在所述衬底（1）上沉积一层氮化硅支撑层（2），以平衡应力。
3.根据权利要求1所述的一种多堆叠双排布高响应流量芯片的制作方法，其特征在于，
采用PECVD工艺在所述氮化硅支撑层（2）表面溅射一层厚度在0.1~5μm的多晶硅层，接着采用离子注入及扩散的方法掺杂磷离子，形成所述第一多晶硅层。
4.根据权利要求1所述的一种多堆叠双排布高响应流量芯片的制作方法，其特征在于，
采用PECVD工艺在所述第一隔离层（6a）表面溅射一层厚度在0.1~5μm的多晶硅层，接着采用离子注入及扩散的方法掺杂磷离子，形成所述第二多晶硅层。
5.根据权利要求1所述的一种多堆叠双排布高响应流量芯片的制作方法，其特征在于，
采用PECVD工艺在所述第三隔离层（6c）表面溅射一层厚度在0.1~5μm的多晶硅层，接着采用离子注入及扩散的方法掺杂磷离子，形成所述第三多晶硅层。
6.根据权利要求1所述的一种多堆叠双排布高响应流量芯片的制作方法，其特征在于，
所述导电层包括铝、铜或金，通过金属磁控溅射沉积形成；
所述钝化层采用氮化硅，通过LPCVD沉积法沉积形成，厚度在0.1~4μm。
7.根据权利要求1所述的一种多堆叠双排布高响应流量芯片的制作方法，其特征在于，
所述第一隔离层（6a）、第二隔离层（6b）、第三隔离层（6c）、第四隔离层（6d）均采用厚度在0.05~0.5μm的氧化硅，通过低压化学气相沉积形成。
8.根据权利要求1所述的一种多堆叠双排布高响应流量芯片的制作方法，其特征在于，
所有所述上游测温热电堆下层热电偶（3a）、所有所述上游测温热电堆中层热电偶（3b）和所有所述上游测温热电堆上层热电偶（3c）共同构成上游热电堆测温元件；
所有所述下游测温热电堆下层热电偶（5a）、所有所述下游测温热电堆中层热电偶（5b）和所有所述下游测温热电堆上层热电偶（5c）共同构成下游热电堆测温元件；
所述中心热源层热电偶（4）构成中心热源。
9.根据权利要求8所述的一种多堆叠双排布高响应流量芯片的制作方法，其特征在于，
所述上游热电堆测温元件还包括沿芯片第一轴向剖面对称设置的上游热电堆测温正电极（3d）和上游热电堆测温负电极（3e）；
所述下游热电堆测温元件还包括沿芯片第一轴向剖面对称设置的下游热电堆测温正电极（5d）和下游热电堆测温负电极（5e）；
所述中心热源还包括沿芯片第一轴向剖面对称设置的中心加热正电极（4a）和中心加热负电极（4b）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311471216.1A CN117222293A (zh) | 2023-11-07 | 2023-11-07 | 一种多堆叠双排布高响应流量芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311471216.1A CN117222293A (zh) | 2023-11-07 | 2023-11-07 | 一种多堆叠双排布高响应流量芯片的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117222293A true CN117222293A (zh) | 2023-12-12 |
Family
ID=89051422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311471216.1A Pending CN117222293A (zh) | 2023-11-07 | 2023-11-07 | 一种多堆叠双排布高响应流量芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117222293A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000033148A (ko) * | 1998-11-20 | 2000-06-15 | 정선종 | 멤브레인 구조의 마이크로 유량/유속 센서, 및 그를 이용한 유량/유속 측정방법 |
| US20080130710A1 (en) * | 2006-12-05 | 2008-06-05 | Dewes Brian E | P-N junction based thermal detector |
| CN112113670A (zh) * | 2020-09-21 | 2020-12-22 | 合肥工业大学 | 一种mems热电堆红外探测器及制备方法 |
| CN112670397A (zh) * | 2020-12-18 | 2021-04-16 | 江苏物联网研究发展中心 | 一种热电堆红外探测器及其制作方法 |
| CN113108922A (zh) * | 2021-04-22 | 2021-07-13 | 无锡芯感智半导体有限公司 | Mems热电堆传感器及其制造方法 |
| CN115077648A (zh) * | 2022-08-19 | 2022-09-20 | 无锡芯感智半导体有限公司 | 一种mems质量流量传感器及制备方法 |
| CN115127630A (zh) * | 2022-09-02 | 2022-09-30 | 无锡芯感智半导体有限公司 | 一种双轴多向mems热式流量传感器的制备方法 |
-
2023
- 2023-11-07 CN CN202311471216.1A patent/CN117222293A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000033148A (ko) * | 1998-11-20 | 2000-06-15 | 정선종 | 멤브레인 구조의 마이크로 유량/유속 센서, 및 그를 이용한 유량/유속 측정방법 |
| US20080130710A1 (en) * | 2006-12-05 | 2008-06-05 | Dewes Brian E | P-N junction based thermal detector |
| CN112113670A (zh) * | 2020-09-21 | 2020-12-22 | 合肥工业大学 | 一种mems热电堆红外探测器及制备方法 |
| CN112670397A (zh) * | 2020-12-18 | 2021-04-16 | 江苏物联网研究发展中心 | 一种热电堆红外探测器及其制作方法 |
| CN113108922A (zh) * | 2021-04-22 | 2021-07-13 | 无锡芯感智半导体有限公司 | Mems热电堆传感器及其制造方法 |
| CN115077648A (zh) * | 2022-08-19 | 2022-09-20 | 无锡芯感智半导体有限公司 | 一种mems质量流量传感器及制备方法 |
| CN115127630A (zh) * | 2022-09-02 | 2022-09-30 | 无锡芯感智半导体有限公司 | 一种双轴多向mems热式流量传感器的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335478B1 (en) | Thermopile infrared sensor, thermopile infrared sensors array, and method of manufacturing the same | |
| US7785002B2 (en) | P-N junction based thermal detector | |
| US7338640B2 (en) | Thermopile-based gas sensor | |
| US7544942B2 (en) | Thermal detector for electromagnetic radiation and infrared detection device using such detectors | |
| US9188470B2 (en) | Thermal flow meter | |
| KR20090072830A (ko) | 마이크로 가스센서 및 제조방법 | |
| US6597051B2 (en) | Thermoelectric infrared detector | |
| JP2015233154A (ja) | 積層サーモパイル | |
| CN115077648B (zh) | 一种mems质量流量传感器及制备方法 | |
| CN113049053B (zh) | 一种高性能mems流量传感器及其制备方法 | |
| US6703554B2 (en) | Infrared detecting device | |
| US6863438B2 (en) | Microstructured thermosensor | |
| US20020007673A1 (en) | Heat generation type flow sensor | |
| JP2005003468A (ja) | フローセンサ | |
| CN117222293A (zh) | 一种多堆叠双排布高响应流量芯片的制作方法 | |
| JP3733847B2 (ja) | 測温計 | |
| JP5224089B2 (ja) | 熱式センサ | |
| JPH0712658A (ja) | 珪素からなる組合せセンサ | |
| EP3584550B1 (en) | Infrared sensor chip, and infrared sensor employing same | |
| JP3775830B2 (ja) | 赤外線検出素子 | |
| JPH08297052A (ja) | ボロメータ型赤外線センサおよびこれを用いたボロメータ型赤外線イメージセンサ | |
| CN117156941B (zh) | 一种具有六方密排微孔实心衬底结构流量芯片的制作方法 | |
| CN114720509B (zh) | 一种气体检测组件及其制备方法 | |
| CN115420341B (zh) | 一种背面接触型mems热式流量传感器及制备方法 | |
| JP4844198B2 (ja) | 半導体素子、センサ装置、並びに半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |