CN117200558A - Ldo保护电路 - Google Patents

Abstract

本发明公开了一种LDO保护电路，电路包括：功率管、第一控制电路、反馈控制网络以及第二控制电路；反馈控制网络包括第二晶体管和第一隔离控制单元；第二控制电路包括第三晶体管和第二隔离控制单元。根据本发明的LDO保护电路，通过第一控制电路控制功率管的第一端的电压跟随电源电压变化，通过反馈控制网络避免功率管的第一端被拉低而导致功率管的第一端的电压仍无法跟随第一电源电压变化，第一控制电路和反馈控制网络配合能够帮助LDO电路从电源电压的Tracking area到Regulation area的Line transient的调节，通过第二控制电路在电源电压发生Line transient时才开启反馈控制网络，Line transient结束后则关闭反馈控制网络，从而避免反馈控制网络影响到LDO电路的稳定性。

Description

LDO保护电路

技术领域

本发明是关于集成电路领域，特别是关于一种LDO保护电路。

背景技术

在电源具有Line transient(线性变化)的应用场景下，一款合格的LDO电路，需要在电源发生Line transient的时候保证其输出电压维持在一个合理的范围，既不能太高而使负载电路出现过压，也不至于太低而导致负载电路不能正常工作。

众所周知，LDO的电路结构有很多种，实际应用中的Line transient的场景也有各种各样，而其中在设计中最难以调节的是电源电压从低电压到高电压(跟踪区Trackingarea到调节区Regulation area)的Line transient。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种LDO保护电路，其能够在电源发生正向线性变化时，使得LDO电路的输出电压仍能保持在合理范围。

为实现上述目的，本发明的实施例提供了一种LDO保护电路，用于保护LDO电路，所述LDO电路包括功率管，其特征在于，所述LDO保护电路包括：第一控制电路、反馈控制网络以及第二控制电路；

所述第一控制电路与第一电源电压和功率管的第一端相连，所述第一控制电路用于控制功率管的第一端的电压跟随第一电源电压变化；

所述反馈控制网络包括第二晶体管和第一隔离控制单元，所述第二晶体管的第一端与功率管的控制端相连，所述第二晶体管的第二端与地电压相连，所述第一隔离控制单元与LDO电路的输出端、第二晶体管的控制端以及地电压相连，所述第一隔离控制单元用于在LDO电路的输出电压发生瞬态变化时控制第二晶体管开启以下拉功率管的控制端；

所述第二控制电路包括第三晶体管和第二隔离控制单元，所述第三晶体管的第一端与第二晶体管的控制端相连，所述第三晶体管的控制端与第二隔离控制单元相连，所述第二隔离控制单元与第一电源电压相连，所述第二隔离控制单元用于在第一电源电压瞬态变化时产生第一电流以下拉第三晶体管的控制端。

在本发明的一个或多个实施例中，所述第一控制电路包括第一晶体管和隔离单元，所述第一晶体管的第二端与第一电源电压相连，所述第一晶体管的第一端与功率管的第一端相连，所述隔离单元与第一晶体管的控制端以及功率管的第一端相连，所述隔离单元用于在第一电源电压瞬态变化时通过控制第一晶体管的控制端以产生用于补偿功率管的第一端的补偿电流。

在本发明的一个或多个实施例中，所述隔离单元包括第一电阻和第一电容，所述第一电阻的第一端与第一晶体管的控制端以及第一电容的第一端相连，所述第一电阻的第二端与功率管的第一端相连，所述第一电容的第二端与地电压相连。

在本发明的一个或多个实施例中，所述第一隔离控制单元包括第二电阻和第二电容，所述第二电阻的第一端与第二晶体管的控制端相连，所述第二电阻的第二端与地电压相连，所述第二电容的第一端与LDO电路的输出端相连，所述第二电容的第二端与第二晶体管的控制端相连。

在本发明的一个或多个实施例中，所述第二隔离控制单元包括隔离偏置单元、偏置单元和第四晶体管，所述隔离偏置单元与第一电源电压和第四晶体管的控制端相连以在第一电源电压瞬态变化时开启第四晶体管，所述偏置单元与第二电源电压、第四晶体管的第一端以及第三晶体管的控制端相连以在第四晶体管关断时开启第三晶体管。

在本发明的一个或多个实施例中，所述隔离偏置单元包括第三电容和第三MOS管，所述第三电容的第一端与第一电源电压相连，所述第三电容的第二端与第三MOS管的第一端以及第三MOS管的控制端相连，所述第三MOS管的控制端与第四晶体管的控制端相连，所述第三MOS管的第二端与地电压相连。

在本发明的一个或多个实施例中，所述偏置单元包括电流源，所述电流源的第一端与第二电源电压相连，所述电流源的第二端与第四晶体管的第一端以及第三晶体管的控制端相连。

在本发明的一个或多个实施例中，所述偏置单元包括第三电阻，所述第三电阻的第一端与第二电源电压相连，所述第三电阻的第二端与第四晶体管的第一端以及第三晶体管的控制端相连。

在本发明的一个或多个实施例中，所述隔离偏置单元包括第三电容和第四电阻，所述第三电容的第一端与第一电源电压相连，所述第三电容的第二端与第四电阻的第一端以及第四晶体管的控制端相连，所述第四电阻的第二端与地电压相连。

在本发明的一个或多个实施例中，所述LDO电路还包括差分放大器、第一电流镜单元和分压电路，所述差分放大器的输出端与功率管的控制端相连，所述功率管的第一端与第一电流镜单元的控制端相连，所述第一电流镜单元同时与第一电源电压和分压电路相连形成LDO电路的输出端，所述差分放大器的第一输入端用于接收参考电压，所述差分放大器的第二输入端用于接收分压电路产生的分压信号。

与现有技术相比，根据本发明实施例的LDO保护电路，通过第一控制电路控制功率管的第一端的电压跟随第一电源电压变化，通过反馈控制网络使LDO电路的输出电压跟随第一电源电压快速上升时拉低功率管的控制端的电压并关断功率管，从而避免功率管的第一端被拉低而导致功率管的第一端的电压仍无法跟随第一电源电压变化，第一控制电路和反馈控制网络配合能够帮助LDO电路从第一电源电压的Tracking area到Regulation area的Line transient的调节，同时通过第二控制电路在第一电源电压发生Line transient时才开启反馈控制网络，Line transient结束后则关闭反馈控制网络，从而避免反馈控制网络影响到LDO电路的稳定性。

附图说明

图1是根据本发明实施例一的LDO保护电路的电路原理图。

图2是根据本发明实施例二的LDO保护电路的电路原理图。

图3是根据本发明实施例三的LDO保护电路的电路原理图。

具体实施方式

下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

说明书中的“耦接”或“连接”或“相连”既包含直接连接，也包含间接连接。间接连接为通过中间媒介进行的连接，如通过电传导媒介进行的连接，其可具有寄生电感或寄生电容；间接连接还可包括在实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。另外，在本发明中，例如“第一”、“第二”之类的词语主要用于区分一个技术特征与另一个技术特征，而并不一定要求或暗示这些技术特征之间存在某种实际的关系、数量或者顺序。

实施例1

如图1所示，一种LDO保护电路，用于保护LDO电路，LDO电路包括：差分放大器EA、功率管MH、第一电流镜单元10、分压电路20。LDO保护电路包括第一控制电路30、反馈控制网络40以及第二控制电路50。

差分放大器EA的输出端OUT_EA与功率管MH的控制端相连，功率管MH的第一端与第一电流镜单元10的控制端相连，功率管MH的第二端与地电压相连，差分放大器EA的第一输入端用于接收参考电压VREF，差分放大器EA的第二输入端用于接收分压电路20产生的分压信号VFB。一实施例中，差分放大器EA的第一输入端为正输入端，差分放大器EA的第二输入端为负输入端，在其他实施例中，差分放大器EA的第一输入端可以为负输入端，差分放大器EA的第二输入端可以为正输入端。一实施例中，功率管MH为N沟道MOS管，功率管MH的第一端为漏极，功率管MH的第二端为源极，功率管MH的控制端为栅极。

第一电流镜单元10同时与第一电源电压VDD_LDO和分压电路20相连形成LDO电路的输出端VOUT_LDO。

具体的，第一电流镜单元10包括第一MOS管M1和第二MOS管M2，第一MOS管M1和第二MOS管M2共栅连接且与第一MOS管M1的漏极相连形成第一电流镜单元10的控制端，第一MOS管M1的源极和第二MOS管M2的源极与第一电源电压VDD_LDO相连，第二MOS管M2的漏极与分压电路20相连形成LDO电路的输出端VOUT_LDO，第一MOS管M1的漏极与功率管MH的第一端相连。一实施例中，第一MOS管M1和第二MOS管M2为P沟道MOS管，在其他实施例中，第一MOS管M1和第二MOS管M2可以为N沟道MOS管。第一电流镜单元10可以为多层的cascade电流镜。

另外，分压电路20包括第一分压电阻Rp1和第二分压电阻Rp2。第一分压电阻Rp1的第一端与第二MOS管M2的漏极相连，第一分压电阻Rp1的第二端与第二分压电阻Rp2的第一端以及差分放大器EA的第二输入端相连，第二分压电阻Rp2的第二端与地电压相连。第一分压电阻Rp1和第二分压电阻Rp2相连的节点基于第二MOS管M2上的电流形成分压信号VFB。

第一控制电路30与第一电源电压VDD_LDO和第一电流镜单元10的控制端相连，第一控制电路30用于控制第一电流镜单元10的控制端的电压随第一电源电压VDD_LDO变化。

如图1所示，第一控制电路30包括第一晶体管MQ1和隔离单元。第一晶体管MQ1的第二端与第一电源电压VDD_LDO相连，第一晶体管MQ1的第一端与第一电流镜单元10的控制端相连，隔离单元与第一晶体管MQ1的控制端以及第一电流镜单元10的控制端相连，隔离单元用于在第一电源电压VDD_LDO瞬态变化时通过控制第一晶体管MQ1的控制端以产生用于补偿第一电流镜单元10的控制端的补偿电流。

隔离单元包括第一电阻R1和第一电容C1。第一电阻R1的第一端与第一晶体管MQ1的控制端以及第一电容C1的第一端相连形成节点VG1，第一电阻R1的第二端与第一电流镜单元10的控制端相连，第一电容C1的第二端与地电压相连。

一实施例中，在LDO电路工作在调节区(Regulation area)下，LDO电路的输出电压稳定在(1+Rp1/Rp2)*VREF的数值。当第一电源电压VDD_LDO正的line transient(电源电压由低到高快速变化)发生时，节点VG(第一电流镜单元10的控制端)因为有对电源之外其他节点或地电压的寄生电容，节点VG处的电压会跟不上电源电压的变化，使第二MOS管M2的|V_GS|增大、LDO电路的输出电压快速升高。一般情况下，环路对LDO电路输出电压的调节速度相对第一电源电压VDD_LDO的Line transient的速度会慢很多，第一电源电压VDD_LDO正向Line transient的过程中的第二MOS管M2的|V_GS|持续超出正常值，LDO电路的输出会出现较大幅度的过压。为了保护LDO电路的负载电路，在第一电源电压VDD_LDO正向Linetransient发生时，需要通过适当的保护电路使节点VG的电压能够跟上第一电源电压VDD_LDO的变化。

但是，当LDO电路工作于跟踪区(Tracking area)时(即第一电源电压VDD_LDO低于(1+Rp1/Rp2)*VREF)，LDO电路的输出电压低于(1+Rp1/Rp2)*VREF，误差放大器EA的输出达到其第二电源电压VDD_EA，这使得节点VG的电压被拉到很低。当第一电源电压VDD_LDO发生正的Line transient变化时，当LDO电路的输出电压超出(1+Rp1/Rp2)*VREF时，环路才会开始将误差放大器EA的输出端VOUT_EA拉低，且环路的调节速度有限，在第一电源电压VDD_LDO发生正向Line transient的过程中，误差放大器EA的输出端VOUT_EA会在较长时间内维持在一个较高的电压，这样通过第一晶体管MQ1引入节点VG的补偿电流增量基本会从功率管MH抽走，使得节点VG还是跟不上第一电源电压VDD_LDO的变化，LDO电路的输出仍然会出现较大幅度的过压。

如图1所示，LDO电路正常工作时的节点VG1的电压与节点VG的电压在同一电位，第一电源电压VDD_LDO发生正向Line transient时，节点VG1因为连接了一个对地电压的第一电容C1，并用第一电阻R1将节点VG1与节点VG隔开，节点VG1的电压会跟不上第一电源电压VDD_LDO的变化并且小于节点VG的电压，因而第一晶体管MQ1上的电流会增大，第一晶体管MQ1上的电流会流入节点VG，调节第一晶体管MQ1上的电流，第一晶体管MQ1上的电流增大的多少即可使节点VG的电压跟随上第一电源电压VDD_LDO的变化，从而避免LDO电路的输出出现大的过压。

如图1所示，反馈控制网络40包括第二晶体管MQ2和第一隔离控制单元。第二晶体管MQ2的第一端与功率管MH的控制端相连，第二晶体管MQ2的第二端与地电压相连。第一隔离控制单元与LDO电路的输出端VOUT_LDO、第二晶体管MQ2的控制端以及地电压相连，第一隔离控制单元用于在LDO电路的输出电压发生瞬态变化时控制第二晶体管MQ2开启以下拉功率管MH的控制端。一实施例中，第二晶体管MQ2为N沟道MOS管，第二晶体管MQ2的第一端为漏极，第二晶体管MQ2的第二端为源极，第二晶体管MQ2的控制端为栅极。在其他实施例中，第二晶体管MQ2可以为P沟道MOS管。

其中，第一隔离控制单元包括第二电阻R2和第二电容C2。第二电阻R2的第一端与第二晶体管MQ2的控制端相连，第二电阻R2的第二端与地电压相连，第二电容C2的第一端与LDO电路的输出端VOUT_LDO相连，第二电容C2的第二端与第二晶体管MQ2的控制端相连形成节点node3。

一实施例中，LDO电路正常工作时，第二电阻R2将第二晶体管MQ2的控制端放电到地电压，第二晶体管MQ2处于关断状态，LDO电路的输出电压在主环路调节下维持到(1+Rp1/Rp2)*VREF的电压。当第一电源电压VDD_LDO发生从LDO电路的跟踪区(Tracking area)到调节区(Regulation area)的正向Line transient变化时，随着LDO电路输出电压的快速上升，第二晶体管MQ2的控制端电压被其与LDO电路输出端VOUT_LDO之间的第二电容C2快速拉起，使得第二晶体管MQ2开启，将误差放大器EA的输出端VOUT_EA拉低，减弱功率管MH的下拉能力，避免抽走第一晶体管MQ1产生的增量电流，从而使第一晶体管MQ1产生的增量电流能够起到拉升节点VG电压的作用。

但是，当LDO电路的输出端VOUT_LDO的电压快速上升(第一电源电压VDD_LDO线性变化Line transient或负载变化Load transient)时，通过第二电容C2使第二晶体管MQ2的控制端电压升高并将差分放大器EA的输出端VOUT_EA拉低，如果输出端VOUT_EA被拉太低，功率管MH将会关闭并使节点VG的电压与第一电源电压VDD_LDO的压差减小，从而使第二MOS管M2上的电流减小，这又将导致LDO电路的输出端VOUT_LDO的电压迅速降低，LDO电路的输出端VOUT_LDO的电压降低后，第二晶体管MQ2关断，差分放大器EA的输出端VOUT_EA被拉高，使的节点VG的电压与第一电源电压VDD_LDO的压差增大，第二MOS管M2上的电流增大，进而又使LDO电路的输出端VOUT_LDO的电压迅速上升，第二晶体管MQ2被再次开启，如此循环下去，使LDO电路处于持续振荡的状态，第一电源电压VDD_LDO线性变化Line transient或者负载变化Load transient均有可能触发这种振荡。

如图1所述，第二控制电路50包括第三晶体管MQ3和第二隔离控制单元。第三晶体管MQ3的第一端与第二晶体管MQ2的控制端相连，第三晶体管MQ3的控制端与第二隔离控制单元相连，第二隔离控制单元与第一电源电压VDD_LDO相连，第二隔离控制单元用于在第一电源电压VDD_LDO瞬态变化时产生第一电流以下拉第三晶体管MQ3的控制端。一实施例中，第三晶体管MQ3为N沟道MOS管，第三晶体管MQ3的第一端为漏极，第三晶体管MQ3的第二端为源极，第三晶体管MQ3的控制端为栅极。在其他实施例中，第三晶体管MQ3可以为P沟道MOS管。

第二隔离控制单元包括隔离偏置单元、偏置单元和第四晶体管MQ4，隔离偏置单元与第一电源电压VDD_LDO和第四晶体管MQ4的控制端相连以在第一电源电压VDD_LDO瞬态变化时开启第四晶体管MQ4，偏置单元与第二电源电压、第四晶体管MQ4的第一端以及第三晶体管MQ3的控制端相连以在第四晶体管MQ4关断时开启第三晶体管MQ3。一实施例中，第四晶体管MQ4为N沟道MOS管，第四晶体管MQ4的第一端为漏极，第四晶体管MQ4的第二端为源极，第四晶体管MQ4的控制端为栅极。在其他实施例中，第四晶体管MQ4可以为P沟道MOS管。一实施例中，第二电源电压为差分放大器EA的供电电源电压VDD_EA，在其他实施例中，第二电源电压可以为其他电源电压。

如图1所述，隔离偏置单元包括第三电容C3和第三MOS管M3。第三电容C3的第一端与第一电源电压VDD_LDO相连，第三电容C3的第二端与第三MOS管M3的第一端以及第三MOS管M3的控制端相连形成节点node1，第三MOS管M3的控制端与第四晶体管MQ4的控制端相连，第三MOS管M3的第二端与地电压相连。一实施例中，第三MOS管M3为N沟道MOS管，第三MOS管M3的第一端为漏极，第三MOS管M3的第二端为源极，第三MOS管M3的控制端为栅极。在其他实施例中，第三MOS管M3可以为P沟道MOS管。

偏置单元包括电流源I1，电流源I1的第一端与第二电源电压VDD_EA相连，电流源I1的第二端与第四晶体管MQ4的第一端以及第三晶体管MQ3的控制端相连形成节点node2。

当第一电源电压VDD_LDO保持稳定时，第三MOS管M3上没有电流流过，因而节点node2被电流源I1的电流上拉至第二电源电压VDD_EA，第三晶体管MQ3开启并使节点node3下拉至地电压，这时LDO电路的输出端VOUT_LDO的电压迅速上升并通过第二电容C2流入节点node3的AC电流立即从第三晶体管MQ3流走，第三晶体管MQ3的开启使得节点node3维持在接近地电压的电位，第二晶体管MQ2持续保持关断状态，从而在LDO电路的输出端VOUT_LDO电压发生快速瞬态变化时，避免引起LDO电路的持续振荡。

当第一电源电压VDD_LDO发生正向的Line transient(从低到高)时，经第三电容C3向节点node1流入一交流电流，再通过第三MOS管M3和第四晶体管MQ4组成的电流镜将节点node2拉低并使第三晶体管MQ3关断。这时LDO电路的输出电压随着第一电源电压VDD_LDO正向Line transient快速上升，第三晶体管MQ3关断的情况下节点node3的电压随LDO电路输出电压上升而快速上升，第二晶体管MQ2开启并将误差放大器EA的输出端VOUT_EA下拉，从而实现对LDO电路输出电压在第一电源电压VDD_LDO发生从LDO电路的Tracking area到Regulation area的Line transient的保护。而一旦第一电源电压VDD_LDO的Linetransient过程结束，不再有电流流入节点node1，节点node2被电流源I1上拉至第二电源电压VDD_EA，第三晶体管MQ3开启，用于Line transient保护的反馈控制网络40立即关断，从而保证了LDO电路输出的稳定性。

实施例2

如图2所示，一实施例中，可以在实施例1的基础上将电流源I1替换为第三电阻R3，即偏置单元包括第三电阻R3。第三电阻R3的第一端与第二电源电压VDD_EA相连，第三电阻R3的第二端与第四晶体管MQ4的第一端以及第三晶体管MQ3的控制端相连。第三电阻R3作为第三晶体管MQ3的上拉电阻。

实施例3

如图3所示，一实施例中，可以在实施例2的基础上将第三MOS管M3替换为第四电阻R4。即隔离偏置单元包括第三电容C3和第四电阻R4，第三电容C3的第一端与第一电源电压VDD_LDO相连，第三电容C3的第二端与第四电阻R4的第一端以及第四晶体管MQ4的控制端相连，第四电阻R4的第二端与地电压相连。第四电阻R4作为第四晶体管MQ4的下拉电阻。

本发明还公开了一种LDO电路包括实施例1、实施例2或实施例3中的LDO保护电路。

本发明还公开了一种芯片，包括实施例1、实施例2或实施例3中的LDO保护电路和/或LDO电路。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员在不脱离本发明范围和精神的情况下能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种LDO保护电路，用于保护LDO电路，所述LDO电路包括功率管，其特征在于，所述LDO保护电路包括：第一控制电路、反馈控制网络以及第二控制电路；

所述第一控制电路与第一电源电压和功率管的第一端相连，所述第一控制电路用于控制功率管的第一端的电压跟随第一电源电压变化；

所述反馈控制网络包括第二晶体管和第一隔离控制单元，所述第二晶体管的第一端与功率管的控制端相连，所述第二晶体管的第二端与地电压相连，所述第一隔离控制单元与LDO电路的输出端、第二晶体管的控制端以及地电压相连，所述第一隔离控制单元用于在LDO电路的输出电压发生瞬态变化时控制第二晶体管开启以下拉功率管的控制端；

所述第二控制电路包括第三晶体管和第二隔离控制单元，所述第三晶体管的第一端与第二晶体管的控制端相连，所述第三晶体管的控制端与第二隔离控制单元相连，所述第二隔离控制单元与第一电源电压相连，所述第二隔离控制单元用于在第一电源电压瞬态变化时产生第一电流以下拉第三晶体管的控制端。

2.如权利要求1所述的LDO保护电路，其特征在于，所述第一控制电路包括第一晶体管和隔离单元，所述第一晶体管的第二端与第一电源电压相连，所述第一晶体管的第一端与功率管的第一端相连，所述隔离单元与第一晶体管的控制端以及功率管的第一端相连，所述隔离单元用于在第一电源电压瞬态变化时通过控制第一晶体管的控制端以产生用于补偿功率管的第一端的补偿电流。

3.如权利要求2所述的LDO保护电路，其特征在于，所述隔离单元包括第一电阻和第一电容，所述第一电阻的第一端与第一晶体管的控制端以及第一电容的第一端相连，所述第一电阻的第二端与功率管的第一端相连，所述第一电容的第二端与地电压相连。

4.如权利要求1所述的LDO保护电路，其特征在于，所述第一隔离控制单元包括第二电阻和第二电容，所述第二电阻的第一端与第二晶体管的控制端相连，所述第二电阻的第二端与地电压相连，所述第二电容的第一端与LDO电路的输出端相连，所述第二电容的第二端与第二晶体管的控制端相连。

5.如权利要求1所述的LDO保护电路，其特征在于，所述第二隔离控制单元包括隔离偏置单元、偏置单元和第四晶体管，所述隔离偏置单元与第一电源电压和第四晶体管的控制端相连以在第一电源电压瞬态变化时开启第四晶体管，所述偏置单元与第二电源电压、第四晶体管的第一端以及第三晶体管的控制端相连以在第四晶体管关断时开启第三晶体管。

6.如权利要求5所述的LDO保护电路，其特征在于，所述隔离偏置单元包括第三电容和第三MOS管，所述第三电容的第一端与第一电源电压相连，所述第三电容的第二端与第三MOS管的第一端以及第三MOS管的控制端相连，所述第三MOS管的控制端与第四晶体管的控制端相连，所述第三MOS管的第二端与地电压相连。

7.如权利要求5所述的LDO保护电路，其特征在于，所述偏置单元包括电流源，所述电流源的第一端与第二电源电压相连，所述电流源的第二端与第四晶体管的第一端以及第三晶体管的控制端相连。

8.如权利要求5所述的LDO保护电路，其特征在于，所述偏置单元包括第三电阻，所述第三电阻的第一端与第二电源电压相连，所述第三电阻的第二端与第四晶体管的第一端以及第三晶体管的控制端相连。

9.如权利要求5所述的LDO保护电路，其特征在于，所述隔离偏置单元包括第三电容和第四电阻，所述第三电容的第一端与第一电源电压相连，所述第三电容的第二端与第四电阻的第一端以及第四晶体管的控制端相连，所述第四电阻的第二端与地电压相连。

10.如权利要求1所述的LDO保护电路，其特征在于，所述LDO电路还包括差分放大器、第一电流镜单元和分压电路，所述差分放大器的输出端与功率管的控制端相连，所述功率管的第一端与第一电流镜单元的控制端相连，所述第一电流镜单元同时与第一电源电压和分压电路相连形成LDO电路的输出端，所述差分放大器的第一输入端用于接收参考电压，所述差分放大器的第二输入端用于接收分压电路产生的分压信号。