CN117198885A - 分栅快闪存储器的形成方法 - Google Patents
分栅快闪存储器的形成方法 Download PDFInfo
- Publication number
- CN117198885A CN117198885A CN202311267063.9A CN202311267063A CN117198885A CN 117198885 A CN117198885 A CN 117198885A CN 202311267063 A CN202311267063 A CN 202311267063A CN 117198885 A CN117198885 A CN 117198885A
- Authority
- CN
- China
- Prior art keywords
- substrates
- batch
- floating gate
- substrate
- furnace tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 152
- 230000005641 tunneling Effects 0.000 claims abstract description 45
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 239000012495 reaction gas Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 4
- 239000000376 reactant Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种分栅快闪存储器的形成方法，包括：在衬底上形成源线、位于源线两侧的第二侧墙和第一侧墙以及位于第一侧墙下方的浮栅和浮栅介质层；将多个衬底放入炉管中，多个衬底分为第一批次和第二批次，炉管分为上部分和下部分，第一批次衬底依次放置于下部分的多层支撑件上，第二批次衬底放置于上部分的多层支撑件上；在炉管中对所有衬底进行氧化物的沉积，以在浮栅未覆盖的衬底上形成隧穿氧化层；对所有衬底的隧穿氧化层依次进行快速热退火工艺，第二批次衬底的隧穿氧化层快速热退火的时间大于第一批次衬底的隧穿氧化层的快速热退火时间；在位于衬底上的隧穿氧化层上形成字线。本发明降低了编程失效的几率。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种分栅快闪存储器的形成方法。
背景技术
快闪存储器已经成为半导体中常用的器件。快闪存储器包括两种基本结构：栅极叠层(stackgate)和分栅(splitgate)器件。其中，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线，字线作为选择栅，在擦写性能上，分栅快闪存储器有效的避免了叠栅器件的过擦除效应，电路设计相对简单。而且分栅快闪存储器利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
现有技术中，分栅快闪存储器在衬底上形成第一侧墙、第二侧墙、源线源线以及刻蚀第一侧墙外围的浮栅层和浮栅介质层之后，会形成用于将字线和第一侧墙以及浮栅层均隔开的隧穿氧化层。形成隧穿氧化层是在炉管中通过沉积二氧化硅而形成。炉管侧壁上具有多个可以搁置衬底的支撑件，一般是将多个衬底一起放入炉管中，从下到上依次放置在多个支撑件上。最后向炉管内通入反应气体，在所有衬底上均形成隧穿氧化层。
然而，由于现有技术中，反应气体是从炉管底部通入到炉管中，所以导致位于炉管下部分的一些衬底上的隧穿氧化层的厚度不达标，而位于炉管上部分的一些衬底上的隧穿氧化层的厚度达标。如果隧穿氧化层厚度不达标，则可能导致编程失效。
发明内容
本发明的目的在于提供一种分栅快闪存储器的形成方法，可以使得隧穿氧化层厚度达标，降低编程失效的几率。
为了达到上述目的，本发明提供了一种分栅快闪存储器的形成方法，包括：
提供衬底；
在部分所述衬底上形成源线、位于源线两侧的第二侧墙和第一侧墙以及位于所述第一侧墙下方的浮栅和浮栅介质层，所述浮栅介质层和所述浮栅依次位于所述衬底上；
将多个所述衬底依次放入炉管中，其中，多个所述衬底分为第一批次和第二批次，所述炉管分为上部分和下部分，每部分均包含多层用于支撑衬底的支撑件，所述第一批次衬底依次放置于下部分的多层支撑件上，所述第二批次衬底放置于上部分的多层支撑件上；
向所述炉管通入反应气体，在所述炉管中对所有衬底进行氧化物的沉积，以在所述浮栅未覆盖的所述衬底上形成隧穿氧化层，同时，所述隧穿氧化层覆盖所述第一侧墙、浮栅和浮栅介质层的侧壁；
对所有衬底的隧穿氧化层依次进行快速热退火工艺，其中，第二批次衬底的隧穿氧化层快速热退火的时间大于第一批次衬底的隧穿氧化层的快速热退火时间；
在位于所述衬底上的所述隧穿氧化层上形成字线。
可选的，在所述的分栅快闪存储器的形成方法中，所述隧穿氧化层包括二氧化硅。
可选的，在所述的分栅快闪存储器的形成方法中，从所述炉管的底部向所述炉管通入反应气体。
可选的，在所述的分栅快闪存储器的形成方法中，向所述炉管通入反应气体包括：SiH2Cl2和N2O。
可选的，在所述的分栅快闪存储器的形成方法中，在所述炉管中对所有衬底进行氧化物的沉积的温度包括：720℃～900℃。
可选的，在所述的分栅快闪存储器的形成方法中，第一批次衬底的隧穿氧化层的快速热退火温度为900℃～1200℃。
可选的，在所述的分栅快闪存储器的形成方法中，第一批次衬底的隧穿氧化层的快速热退火时间为55s～65s。
可选的，在所述的分栅快闪存储器的形成方法中，第二批次衬底的隧穿氧化层的快速热退火温度均为9000℃～1200℃。
可选的，在所述的分栅快闪存储器的形成方法中，第二批次衬底的隧穿氧化层的快速热退火时间为65s～75s。
可选的，在所述的分栅快闪存储器的形成方法中，第二批次衬底的隧穿氧化层进行快速热退火后，所述隧穿氧化层的厚度增加4埃～6埃。
在本发明提供的分栅快闪存储器的形成方法中，包括：提供衬底；在部分衬底上形成源线、位于源线两侧的第二侧墙和第一侧墙以及位于第一侧墙下方的浮栅和浮栅介质层，浮栅介质层和浮栅依次位于衬底上；将多个衬底依次放入炉管中，其中，多个衬底分为第一批次和第二批次，炉管分为上部分和下部分，每部分均包含多层用于支撑衬底的支撑件，第一批次衬底依次放置于下部分的多层支撑件上，第二批次衬底放置于上部分的多层支撑件上；向炉管通入反应气体，在炉管中对所有衬底进行氧化物的沉积，以在浮栅未覆盖的衬底上形成隧穿氧化层，同时，隧穿氧化层覆盖第一侧墙、浮栅和浮栅介质层的侧壁；对所有衬底的隧穿氧化层依次进行快速热退火工艺，其中，第二批次衬底的隧穿氧化层快速热退火的时间大于第一批次衬底的隧穿氧化层的快速热退火时间；在位于衬底上的隧穿氧化层上形成字线。本发明第二批次衬底的隧穿氧化层快速热退火的时间大于第一批次衬底的隧穿氧化层的快速热退火时间，使得第二批次衬底的隧穿氧化层的厚度达标的同时，第一批次衬底的隧穿氧化层的厚度不会超标，从而使得所有隧穿氧化层的厚度都达标。从而，降低了编程失效的几率。
附图说明
图1是本发明实施例的分栅快闪存储器的形成方法的流程图；
图2是本发明实施例的形成浮栅掩膜层后的分栅快闪存储器的示意图；
图3是本发明实施例的形成第一开口后的分栅快闪存储器的示意图；
图4是本发明实施例的形成第一侧墙后的分栅快闪存储器的示意图；
图5是本发明实施例的形成第二侧墙后的分栅快闪存储器的示意图；
图6是本发明实施例的形成源端后的分栅快闪存储器的示意图；
图7是本发明实施例的形成漏端后的分栅快闪存储器的示意图；
图8是本发明实施例的形成字线后的分栅快闪存储器的示意图；
图中：110-衬底、111-源端、112-漏端、120-浮栅介质层、130-浮栅层、140-浮栅掩膜层、140A-第一开口、150-第一侧墙、150A-第二开口、160-第二侧墙、160A-第三开口、170-源线、180-隧穿氧化层、190-字线。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
并且，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
请参照图1，本发明提供了一种分栅快闪存储器的形成方法，包括：
S11：提供衬底；
S12：在部分所述衬底上形成源线、位于源线两侧的第二侧墙和第一侧墙以及位于所述第一侧墙下方的浮栅和浮栅介质层，所述浮栅介质层和所述浮栅依次位于所述衬底上；
S13：将多个所述衬底依次放入炉管中，其中，多个所述衬底分为第一批次和第二批次，所述炉管分为上部分和下部分，每部分均包含多层用于支撑衬底的支撑件，所述第一批次衬底依次放置于下部分的多层支撑件上，所述第二批次衬底放置于上部分的多层支撑件上；
S14：向所述炉管通入反应气体，在所述炉管中对所有衬底进行氧化物的沉积，以在所述浮栅未覆盖的所述衬底上形成隧穿氧化层，同时，所述隧穿氧化层覆盖所述第一侧墙、浮栅和浮栅介质层的侧壁；
S15：对所有衬底的隧穿氧化层依次进行快速热退火工艺，其中，第二批次衬底的隧穿氧化层快速热退火的时间大于第一批次衬底的隧穿氧化层的快速热退火时间；
S16：在位于所述衬底上的所述隧穿氧化层上形成字线。
首先，请参照图2，提供一衬底110，衬底110可以是一硅衬底，例如，本发明实施例的衬底110可以是晶圆。在衬底110上形成一层浮栅介质层120，浮栅介质层120的材料可以是二氧化硅，可以通过沉积二氧化硅的形式形成浮栅介质层120。在浮栅介质层120上形成一浮栅层130，浮栅层130的材料可以是多晶硅，可以通过沉积多晶硅的形式形成浮栅层130。在浮栅层130上形成一浮栅掩膜层140，浮栅掩膜层140的材料可以是氮化硅，可以通过沉积氮化硅的形式形成浮栅掩膜层140。请参照图3，对浮栅掩膜层140进行刻蚀形成第一开口140A，第一开口140A内暴露出浮栅层130表面。
接着，请继续参照图3，采用各向同性刻蚀的刻蚀方法，刻蚀部分厚度浮栅层130，由于是各向同性刻蚀，所以在横向也会刻蚀浮栅层130，所以使得剩余的浮栅层130形成碗状的凹槽。即剩余浮栅层130具有一坡面。
请参照图4，在第一开口140A内填充氧化硅形成位于在剩余的浮栅层130上的氧化物层，并且填充后氧化硅可以覆盖浮栅掩膜层140，接着，采用各向异性干法刻蚀氧化硅，露出剩余的浮栅层130的表面，形成第一侧墙150，第一侧墙150形成第二开口150A，第二开口150A内露出剩余的浮栅层130的表面，第一侧墙150的底部连接至剩余的浮栅层130，第一侧墙150的顶部与浮栅掩膜层140的顶部相连。
接着，请参照图4和图5，以第一侧墙150为掩膜，依次刻蚀去除第二开口150A底部的剩余的浮栅层130和浮栅介质层120露出衬底110的表面。接着，再次在第一侧墙150形成的开口内沉积二氧化硅覆盖第一侧墙150和浮栅掩膜层140，并刻蚀二氧化硅露出衬底110的表面，形成对称的第二侧墙160，第二侧墙160形成第三开口160A，第二侧墙160覆盖第一侧墙150、浮栅层130和浮栅介质层120的侧面，第二侧墙160的顶部与第一侧墙150的相连，第二侧墙160的底部与衬底110的表面相连。
接着，请参照图6，通过第三开口160A向衬底内进行注入离子，注入角度可以是垂直于衬底的表面，注入的离子为磷离子。在本发明的其他实施例中，也可以注入砷。注入后在衬底110内形成源端111。源端111在衬底110内扩散到剩余的浮栅层130的底部。
接着，请继续参照图6，向第三开口160A内填充掺杂磷元素的多晶硅。然后研磨多晶硅的表面，去掉多余的多晶硅，留下第三开口160A内的多晶硅，以形成源线170，源线170位于源端111的上方，与源端111相对。
接着，请参照图7，去除剩余的浮栅掩膜层140，暴露出浮栅层130，因为浮栅掩膜层140的材料是氮化硅，因此可以使用磷酸刻蚀。并且，还对第一侧墙150外侧的剩余的浮栅层130进行刻蚀，保留第一侧墙150遮掩的浮栅层130，作为浮栅，同时，去除第一侧墙150外侧的剩余的浮栅层130时还会去除其下方对应的浮栅介质层120进行刻蚀，以露出衬底110的表面，剩余的浮栅层130作为浮栅。向第一侧墙150外侧的衬底110内进行离子注入，形成位于源端111两侧且与源端111不相邻的漏端112。
接着，请参照图8，在剩余的浮栅层130未覆盖的衬底110上形成隧穿氧化层180，隧穿氧化层180覆盖第一侧墙150的一侧，同时还覆盖浮栅层130的一侧。隧穿氧化层180可以是一氧化层，可以通过沉积氧化物，例如沉积二氧化硅的形式形成隧穿氧化层。具体的，可以在炉管内沉积氧化物，形成隧穿氧化层。本发明实施例沉积的氧化物是沉积的二氧化硅，炉管内部的侧壁上设置有多个可以搁置衬底110的支撑件，支撑件从炉管的下方向炉管的上方依次设置。将多个衬底110依次放置在炉管内的支撑件上，这样就可以将多个衬底110放置在炉管内一起进行二氧化硅的沉积，一般地，可以同时沉积25片衬底的隧穿氧化层。将多个25片衬底依次放入炉管中，其中，19片衬底作为第一批次，剩余6片作为第二批次，炉管分为上部分和下部分，每部分均包含多层用于支撑衬底的支撑件，第一批次衬底依次放置于下部分的多层支撑件上，所述第二批次衬底放置于上部分的多层支撑件上。在炉管的底部通入反应气体SiH2Cl2和N2O，并设置进行氧化物的沉积的温度为720℃～900℃。反应气体通过SiH2Cl2(g)+2N2O(g)→SiO2(s)+N2(g)+2HCl(g)的反应在衬底110上形成隧穿氧化层180。然而，位于炉管上方的反应气体浓度比炉管下方的反应气体的浓度低。所以炉管上方的16片衬底110上的隧穿氧化层180的厚度可能比炉管上方的衬底110上的隧穿氧化层180的厚度低，即出现部分隧穿氧化层180的厚度不达标。如果隧穿氧化层180的厚度不达标，在形成分栅快闪存储器后，进行通道热电子注入的测试时，会给源线施加10.5V的电压，字线施加1.8V的电压，位线施加0.5V的电压。通道热电子注入后，源端到漏端产生通道热电子，由于隧穿氧化层180的厚度不达标，则可能导致浮栅的电位被字线的电位耦合拉低。浮栅阈值电压从0.1V增加到0.7V，CELL状态从“1”切换到“0”，从而导致良率不高。因此，本发明实施例在形成隧穿氧化层180后，对隧穿氧化层180进行快速热退火。具体的，将衬底从炉管内取出，一片一片地进行快速热退火。如果取出来的衬底是放置在炉管上部分的衬底，即是第二批次衬底，则对隧穿氧化层180进行快速热退火的时间较长，时间为65s～75s，例如，可以是70s，快速热退火时，第二批次衬底的每一片均分别进行快速热退火。如果取出来的衬底是放置在炉管下部分的衬底，即是第一批次衬底，则对隧穿氧化层180进行快速热退火的为55s～65s，例如，可以是60s，快速热退火时，第一批次衬底的每一片均分别进行快速热退火。快速热退火温度均是9000℃～1200℃，例如，可以是1000℃。经过快速热退火后，从炉管下部分取出的衬底上的隧穿氧化层可以增加4埃～6埃的厚度，一般会是5埃的厚度。并且，第一批次衬底的隧穿氧化层的厚度也不会超标。
接着，在位于衬底110上的隧穿氧化层180上形成字线190。具体的形成方法可以是，紧挨隧穿氧化层的一侧沉积多晶硅覆盖隧穿氧化层180位于衬底110上的部分和衬底110，刻蚀多晶硅形成字线190。最终，隧穿氧化层180位于第一侧墙150和字线190之间，隧穿氧化层180还位于浮栅层130和字线190之间，隧穿氧化层180还位于衬底110和字线190之间。最后，形成分栅快闪存储器后，所有隧穿氧化层180的厚度均达标，不会导致编程时候浮栅电位被字线耦合拉低，有利于编程。
综上，在本发明实施例提供的分栅快闪存储器的形成方法中，包括：提供衬底；在部分衬底上形成源线、位于源线两侧的第二侧墙和第一侧墙以及位于第一侧墙下方的浮栅和浮栅介质层，浮栅介质层和浮栅依次位于衬底上；将多个衬底依次放入炉管中，其中，多个衬底分为第一批次和第二批次，炉管分为上部分和下部分，每部分均包含多层用于支撑衬底的支撑件，第一批次衬底依次放置于下部分的多层支撑件上，第二批次衬底放置于上部分的多层支撑件上；向炉管通入反应气体，在炉管中对所有衬底进行氧化物的沉积，以在浮栅未覆盖的衬底上形成隧穿氧化层，同时，隧穿氧化层覆盖第一侧墙、浮栅和浮栅介质层的侧壁；对所有衬底的隧穿氧化层依次进行快速热退火工艺，其中，第二批次衬底的隧穿氧化层快速热退火的时间大于第一批次衬底的隧穿氧化层的快速热退火时间；在位于衬底上的隧穿氧化层上形成字线。本发明第二批次衬底的隧穿氧化层快速热退火的时间大于第一批次衬底的隧穿氧化层的快速热退火时间，使得第二批次衬底的隧穿氧化层的厚度达标的同时，第一批次衬底的隧穿氧化层的厚度不会超标，从而使得所有隧穿氧化层的厚度都达标。从而，降低了编程失效的几率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种分栅快闪存储器的形成方法，其特征在于，包括：
提供衬底；
在部分所述衬底上形成源线、位于源线两侧的第二侧墙和第一侧墙以及位于所述第一侧墙下方的浮栅和浮栅介质层，所述浮栅介质层和所述浮栅依次位于所述衬底上；
将多个所述衬底依次放入炉管中，其中，多个所述衬底分为第一批次和第二批次，所述炉管分为上部分和下部分，每部分均包含多层用于支撑衬底的支撑件，所述第一批次衬底依次放置于下部分的多层支撑件上，所述第二批次衬底放置于上部分的多层支撑件上；
向所述炉管通入反应气体，在所述炉管中对所有衬底进行氧化物的沉积，以在所述浮栅未覆盖的所述衬底上形成隧穿氧化层，同时，所述隧穿氧化层覆盖所述第一侧墙、浮栅和浮栅介质层的侧壁；
对所有衬底的隧穿氧化层依次进行快速热退火工艺，其中，第二批次衬底的隧穿氧化层快速热退火的时间大于第一批次衬底的隧穿氧化层的快速热退火时间；
在位于所述衬底上的所述隧穿氧化层上形成字线。
2.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，所述隧穿氧化层包括二氧化硅。
3.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，从所述炉管的底部向所述炉管通入反应气体。
4.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，向所述炉管通入反应气体包括：SiH2Cl2和N2O。
5.如权利要求4所述的分栅快闪存储器的形成方法，其特征在于，在所述炉管中对所有衬底进行氧化物的沉积的温度包括：720℃～900℃。
6.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，第一批次衬底的隧穿氧化层的快速热退火温度为900℃～1200℃。
7.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，第一批次衬底的隧穿氧化层的快速热退火时间为55s～65s。
8.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，第二批次衬底的隧穿氧化层的快速热退火温度均为9000℃～1200℃。
9.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，第二批次衬底的隧穿氧化层的快速热退火时间为65s～75s。
10.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，第二批次衬底的隧穿氧化层进行快速热退火后，所述隧穿氧化层的厚度增加4埃～6埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311267063.9A CN117198885A (zh) | 2023-09-27 | 2023-09-27 | 分栅快闪存储器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311267063.9A CN117198885A (zh) | 2023-09-27 | 2023-09-27 | 分栅快闪存储器的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117198885A true CN117198885A (zh) | 2023-12-08 |
Family
ID=88986907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311267063.9A Pending CN117198885A (zh) | 2023-09-27 | 2023-09-27 | 分栅快闪存储器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117198885A (zh) |
-
2023
- 2023-09-27 CN CN202311267063.9A patent/CN117198885A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6117733A (en) | Poly tip formation and self-align source process for split-gate flash cell | |
| US6943075B2 (en) | Method for manufacturing flash memory device | |
| JP4583910B2 (ja) | 半導体装置のトランジスタ及びその製造方法 | |
| US7851311B2 (en) | Method of manufacturing non-volatile memory device | |
| US6900099B2 (en) | Flash memory cell and method for fabricating the same | |
| US7151042B2 (en) | Method of improving flash memory performance | |
| US6420237B1 (en) | Method of manufacturing twin bit cell flash memory device | |
| US7268090B2 (en) | Method of manufacturing flash memory device | |
| TWI325163B (en) | Method for manufacturing flash memory device and flash memory device | |
| CN101483178B (zh) | 快闪存储单元及造成分离侧壁氧化的方法 | |
| US6969653B2 (en) | Methods of manufacturing and-type flash memory devices | |
| US20060199356A1 (en) | Dual-bit non-volatile memory cell and method of making the same | |
| US6245614B1 (en) | Method of manufacturing a split-gate flash memory cell with polysilicon spacers | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| US20050064666A1 (en) | Flash memory and methods of fabricating flash memory | |
| US6500768B1 (en) | Method for selective removal of ONO layer | |
| CN117198885A (zh) | 分栅快闪存储器的形成方法 | |
| US6284598B1 (en) | Method of manufacturing a flash memory cell having inter-poly-dielectric isolation | |
| KR100546394B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US7132328B2 (en) | Method of manufacturing flash memory device | |
| CN112185971A (zh) | 闪存器件的制造方法 | |
| CN109461733B (zh) | 闪存器件的制造方法 | |
| US6207502B1 (en) | Method of using source/drain nitride for periphery field oxide and bit-line oxide | |
| US20120244695A1 (en) | Method for fabricating flash memory device and floating gate therein | |
| US20040115882A1 (en) | Method of manufacturing flash memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |