CN117198872A - 一种n面开沟GPP芯片及其制作方法及应用其的桥式整流器 - Google Patents
一种n面开沟GPP芯片及其制作方法及应用其的桥式整流器 Download PDFInfo
- Publication number
- CN117198872A CN117198872A CN202311034319.1A CN202311034319A CN117198872A CN 117198872 A CN117198872 A CN 117198872A CN 202311034319 A CN202311034319 A CN 202311034319A CN 117198872 A CN117198872 A CN 117198872A
- Authority
- CN
- China
- Prior art keywords
- chip
- gpp
- silicon wafer
- ditching
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- GVVPGTZRZFNKDS-JXMROGBWSA-N geranyl diphosphate Chemical compound CC(C)=CCC\C(C)=C\CO[P@](O)(=O)OP(O)(O)=O GVVPGTZRZFNKDS-JXMROGBWSA-N 0.000 title claims abstract 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 92
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 91
- 239000010703 silicon Substances 0.000 claims abstract description 91
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 39
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 38
- 239000011574 phosphorus Substances 0.000 claims abstract description 38
- 229910052796 boron Inorganic materials 0.000 claims abstract description 32
- 239000011521 glass Substances 0.000 claims abstract description 17
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 238000004140 cleaning Methods 0.000 claims description 17
- 238000005488 sandblasting Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- 239000004568 cement Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 49
- 125000004437 phosphorous atom Chemical group 0.000 description 11
- 239000004033 plastic Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910014299 N-Si Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- FGUJWQZQKHUJMW-UHFFFAOYSA-N [AlH3].[B] Chemical compound [AlH3].[B] FGUJWQZQKHUJMW-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
本发明提出一种n面开沟GPP芯片及其制作方法，芯片包括硅片，所述硅片从上到下包括N型扩散层、中间n区和P型扩散层，所述硅片两侧设有从N型扩散层开始一直挖到P型扩散层的挖槽，所述挖槽使得N型扩散层的面积小于P型扩散层的面积，挖槽上覆盖有玻璃钝化层，所述硅片满足Xjp＝155um±30um，Xjn＝35um±25um，中间n区WD＝85um±25um，总厚度275um±15um，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度。本发明能够降低4‑8寸GPP芯片制作时的破损率，同时制作出的GPP芯片能够降低VF，有效降低芯片的功耗。
Description
技术领域
本发明涉及电子、通讯、家电、汽车等多个领域，尤其是一种n面开沟GPP芯片及其制作方法及应用其的桥式整流器。
背景技术
通过扩散制作的台面结构的GPP(Glass Passivation Protect玻璃钝化保护)芯片，就是具有整流作用的二极管芯片。此芯片的结构是P+-N-N+，主体材料是N-Si，在N-Si的一侧通过高温扩散掺入P型材料硼和铝形成P+层，在另一侧通过高温扩散参入N型材料磷形成N+层。该芯片起关键作用的是其中的P-N结，P型和N型的分界处即为结的位置，其特点就是具有单向导通性，即加正向电压，即P面加正压N面加负压时导通，电流通过；加反向电压，即P面加负压N面加正压时截止，电流不通。台面结构的GPP芯片，其P-N结在芯片内部，制作要通过开沟的方式先将P-N结漏出来，再清洗干净，再用玻璃保护好，这样才能实现其单向导通的功能。因为开沟而在硅片表面形成纵横交错的沟槽，导致硅片的厚薄有差异，容易破碎，硅片尺寸越大越容易破碎；现有技术芯片的结构是通过高温扩散来实现的，分为P+区、N区、N+区三部分，如图2和图3所示，其中Xjp是硼和铝扩散的深度，称为硼扩结深；Xjn是磷扩散的深度，称为磷扩结深；WD称为基区宽度；这三者之和即为芯片的厚度。N区决定了芯片的反向耐压能力VBR和正向压降VF的大小；P+区是形成P-N结的核心，同时表面的高浓度区也容易与表面金属形成欧姆接触，降低VF；N+区的主要作用是在芯片的表面扩散形成高浓度区，以便与表面金属形成欧姆接触，降低VF。现有的扩散方案及技术如下：原硅片清洗，一面磷预沉积Xjn1＝25um±10um，另一面喷砂或磨片清洗，硼铝扩散完成后，再两面表面喷砂或磨片清洗，最终芯片厚度265um±15um，其中：Xjp＝90um±10um，Xjn＝55um±15um，WD＝120um±20um。
现有的扩散方案及技术中，有以下三点缺陷不利于用大尺寸硅片做GPP芯片：
1、磷预沉积的结深较深，进入硅片的磷原子就多，在硼扩散时继续推进，最终扩散进硅片的磷原子浓度就大，再加上磷原子比硼原子大，硅片容易变形破碎，此点对于大尺寸硅片，比如6～8寸，更是难以克服的困难。
2、从P+面开沟，要达到理想的反向耐压，需要把P+区和部分N区显露出来，开沟深度130um±10um，留底N+区(55um)和N区(80um)共135um左右。此留底厚度加上N+面的高浓度，硅片更容易变形，硅片尺寸越大变形越严重，不利于后面的GPP工艺加工。
3、为了便于后续的加工，基区WD留得比较宽，使得VF增大，于是增加了正向导通时的功耗。
发明内容
本发明解决了目前在用大尺寸硅片做台面结构的GPP芯片时很容易破片，产出率极低，以至于目前很难用大尺寸硅片制作台面结构的GPP芯片的问题，提出一种n面开沟GPP芯片及其制作方法及应用其的桥式整流器，调整芯片的扩散方法和工艺参数改变台面GPP芯片的内部结构，可以有效地解决这一问题。
为实现上述目的，提出以下技术方案：
一种n面开沟GPP芯片的制作方法，包括以下步骤：
以一定扩散深度将磷沉积在n型硅一侧或者两侧的表面上；
选择需要留磷的一侧，对另一侧进行喷砂或磨片，再进行清洗；
在喷砂或磨片面将硼和铝扩散进n型硅内形成PN结，同时将沉积的磷继续推进到目标深度；进行双面喷砂或磨片及清洗得到扩散好的硅片；
设定开沟深度对扩散好的硅片的n面进行腐蚀开沟。
在4-8寸大尺寸硅片上制作GPP芯片，按照本方法制作，在降低磷原子总量的同时，增加了硼原子进入硅中的总量，硼扩散结深增加了70％左右，方块电阻减小了约一半，有效地解决了翘曲的问题，同时有扩散磷硼的平衡，开沟后硅片变形翘曲很小，能够继续后续的加工作业，降低了破损率。此外按照本方法制作的GPP芯片基区WD变窄了，仅为现结构的70％左右，能够降低VF，也能有效降低芯片的功耗。
作为优选，所述扩散深度为Xjn＝13um±7um。
作为优选，所述喷砂或磨片的深度为13um±7um。
作为优选，在喷砂或磨片面将硼和铝扩散进n型硅内形成PN结中，硼和铝扩散和磷扩散的目标要求如下：
Xjp＝165um±30um，Xjn＝50um±25um，中间n区WD＝85um±25um，Rsp＝0.085±0.02Ω/￡，Rsn＝0.7±0.5Ω/￡，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度，Rsp为硼扩方块电阻，Rsn为磷扩方块电阻。
作为优选，双面喷砂或磨片中磷扩面去除15um±5um，硼扩面除10um±5um，最终使得扩散好的硅片具备以下要求：
Xjp＝155um±30um，Xjn＝35um±25um，中间n区WD＝85um±25um，总厚度275um±15um，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度。
作为优选，所述设定开沟深度对扩散好的硅片的n面进行腐蚀开沟具体包括以下步骤：
将光刻胶覆盖在扩散好的硅片的两面上，并将n面需要腐蚀开沟的部位露出；
对硅片的n面露出的部位进行腐蚀开沟，直至达到设定的开沟深度。
作为优选，还包括对开沟完成的硅片P-N结进行保护处理、表面金属化和划片，得到若干n面开沟的GPP芯片，具体包括以下步骤：
去除开沟完成的硅片的光刻胶并进行清洗，再在硅片表面沉积一层保护膜；
通过光刻的方式将玻璃胶涂覆在硅片沟槽的侧壁，在高温下将玻璃胶熔融后再凝固成型；
通过光刻的方式对有玻璃的部位进行保护，去除无保护部位的保护膜，最后去除光刻胶，再清洗干净硅片表面；
对清洗干净硅片进行表面金属化处理；
对表面金属化处理完的硅片进行测试划片。
一种n面开沟GPP芯片，采用上述的一种n面开沟GPP芯片的制作方法，包括硅片，所述硅片从上到下包括N型扩散层、中间n区和P型扩散层，所述硅片两侧设有从N型扩散层开始一直挖到P型扩散层的挖槽，所述挖槽使得N型扩散层的面积小于P型扩散层的面积，挖槽上覆盖有玻璃钝化层，所述硅片满足Xjp＝155um±30um，Xjn＝35um±25um，中间n区WD＝85um±25um，总厚度275um±15um，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度。
一种应用n面开沟GPP芯片的桥式整流器，采用上述的一种n面开沟GPP芯片的制作方法，包括无芯片引脚、单芯片引脚和双芯片引脚，所述单芯片引脚上正装有1个N面开沟GPP芯片，所述双芯片引脚上正装有2个N面开沟GPP芯片，所述双芯片引脚上的2个N面开沟GPP芯片分别通过1个单芯片引脚连接到无芯片引脚上组成桥式整流电路。
本发明中无芯片引脚、2个单芯片引脚和1个双芯片引脚组成新的框架，能够对N面开沟GPP芯片进行正装，方便其使用，同时由于N面开沟GPP芯片正装，其P面散热贴紧框架，后续散热器又是安装在框架侧，现有的P面开沟GPP芯片还需要从P面引出散热片到散热器，此外本发明N面开沟GPP芯片的P面面积大于N面面积，散热面积大且靠近散热器，因此本发明与现有技术相比具备良好的散热效果。
作为优选，所述无芯片引脚为第一引脚，所述单芯片引脚为固定有第二N面开沟GPP芯片的第二引脚和固定有第一N面开沟GPP芯片的第三引脚，所述双芯片引脚包为固定有第三N面开沟GPP芯片和第四N面开沟GPP芯片的第四引脚，所述第一N面开沟GPP芯片与所述第一引脚通过第一连接条连接，所述第二N面开沟GPP芯片与所述第一引脚通过第二连接条连接，所述第三N面开沟GPP芯片与所述第三引脚通过第三连接条连接，所述第四N面开沟GPP芯片与所述第二引脚通过第四连接条连接。
本发明的有益效果是：本发明适用于在4-8寸大尺寸GPP芯片的制作，按照本方法制作的GPP芯片降低了磷原子总量的同时，增加了硼原子进入硅中的总量，硼扩散结深增加了70％左右，方块电阻减小了约一半，有效地解决了翘曲的问题，同时有扩散磷硼的平衡，开沟后硅片变形翘曲很小，能够继续后续的加工作业，降低了破损率。此外按照本方法制作的GPP芯片基区WD变窄了，仅为现结构的70％左右，能够降低VF，也能有效降低芯片的功耗。
附图说明
图1是实施例的芯片结构示意图；
图2是现有技术芯片结构示意图；
图3是现有技术芯片扩散结构示意图；
图4是实施例方法流程图；
图5是实施例扩散步骤流程示意图；
图6是实施例开沟步骤流程示意图；
图7是实施例桥式整流器示意图；
其中，101、第一N面开沟GPP芯片；102、第二N面开沟GPP芯片；103、第三N面开沟GPP芯片；104、第四N面开沟GPP芯片；201、第一连接条；202、第二连接条；203、第三连接条；204、第四连接条；301、第一引脚；302、第二引脚；303、第三引脚；304、第四引脚；401、塑封体。
具体实施方式
实施例：
本实施例提出一种n面开沟GPP芯片的制作方法，参考图4，包括芯片扩散步骤和芯片开沟步骤，参考图5，芯片扩散步骤包括：
S1，原硅片清洗，去除n型硅表面杂质；
S2，以一定扩散深度将磷沉积在n型硅一侧或两侧的表面上；S2扩散深度为Xjn＝13um±7um。
S3，选择需要留磷的一侧，对另一侧进行喷砂或磨片，再进行清洗；S3喷砂或磨片的深度为13um±7um。
S4，将硼和铝扩散进n型硅内形成PN结，同时将磷继续推进到目标深度；S4中硼和铝扩散和磷扩散的目标要求如下：
Xjp＝165um±30um，Xjn＝50um±25um，中间n区WD＝85um±25um，Rsp＝0.085±0.02Ω/￡，Rsn＝0.7±0.5Ω/￡，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度，Rsp为硼扩方块电阻，Rsn为磷扩方块电阻。
S5，进行双面喷砂及清洗得到扩散好的硅片；S5中磷扩面去除15um±5um，硼扩面去除10um±5um，最终使得扩散好的硅片具备以下要求：
Xjp＝155um±30um，Xjn＝35um±25um，中间n区WD＝85um±25um，总厚度275um±15um，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度。
参考图6，芯片开沟步骤包括：
S6，设定开沟深度对扩散好的硅片的n面进行腐蚀开沟；
S6具体包括以下步骤：
S601，将光刻胶覆盖在扩散好的硅片的n面上，并将需要腐蚀开沟的部位露出；
S602，对硅片的n面露出的部位进行腐蚀开沟，直至达到设定的开沟深度。
S7，对开沟完成的硅片P-N结进行玻璃保护处理、表面金属化和划片，得到若干n面开沟的GPP芯片。S7具体包括以下步骤：
S701，去除开沟完成的硅片的光刻胶并进行清洗，再在硅片表面沉积一层保护膜；
S702，通过光刻的方式将玻璃胶涂覆在硅片沟槽的侧壁，在高温下将玻璃胶熔融后再凝固成型；
S703，通过光刻的方式对有玻璃的部位进行保护，去除无保护部位的保护膜，最后去除光刻胶，再清洗干净硅片表面；
S704，对清洗干净硅片进行表面金属化处理；
S705，对表面金属化处理完的硅片进行测试划片。
本实施例还提出一种n面开沟GPP芯片，采用上述的一种n面开沟GPP芯片的制作方法，参考图1，包括硅片，硅片从上到下包括N型扩散层、中间n区和P型扩散层，硅片两侧设有从N型扩散层开始一直挖到P型扩散层的挖槽，挖槽使得N型扩散层的面积小于P型扩散层的面积，挖槽上覆盖有玻璃钝化层，硅片满足Xjp＝155um±30um，Xjn＝35um±25um，中间n区WD＝85um±25um，总厚度275um±15um，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度，与现有结构P+开沟对比参考表一。
表一现有结构和实施例结构各项参数表
从以上的扩散和GPP流程以及各种数据对比中可以看出新结构有利于N面开沟：
首先是减小磷沉积时的深度及表面浓度，控制进入硅体内的磷原子总量。新结构的磷沉积深度降低约一半左右，方块电阻增大12倍多，表明新结构磷沉积进入硅中的原子远低于现有结构，从而限制了磷原子的总量。
由于磷原子比硼原子大，如果不平衡磷原子和硼原子的总量，扩散完成后容易导致硅片翘曲，硅片尺寸越大翘曲就越严重，更严重的可能都无法进行后面的制作过程直接破碎。与现有结构相比，新结构在降低了磷原子总量的同时，增加了硼原子进入硅中的总量，硼扩散结深增加70％左右，方块电阻减小了接近一半，有效地解决了翘曲的问题。
现有结构硅片在扩散完成后的厚度仅有265um左右比较薄，如果要从N面开沟，则需开沟深度205um，留底就只有60um左右，这样的厚度无法保证后面的GPP加工流程，所以现用结构只能从P面开沟。从P面开沟需要达到130um±10um，那么留底就有135um±10um，叠加前面的磷硼原子总量的不匹配影响，翘曲变形就更加严重，以致于开沟后就有破碎，越往后破片也就会越多，甚至有可能全部破碎。
对于新结构，P面结深155um，如果从P面开沟需要开沟深度195um，留底就只剩余80um左右，这样的厚度同样无法保证后面的GPP加工流程，所以新结构只能从N面开沟。新结构从N面开沟需要145um，留底就剩有130um，对破片虽然也有影响，但是有扩散磷硼的平衡，开沟后硅片变形翘曲很小，能够继续后续的加工作业，大大降低了破损率。新结构的基区WD变窄了，仅为现结构的70％左右，能够降低VF，也能有效降低芯片的功耗。
本实施例还提出一种应用n面开沟GPP芯片的桥式整流器，采用上述的一种n面开沟GPP芯片的制作方法，参考图7，包括塑封体401、塑封体401为环氧树脂压塑体，还包括1个无芯片引脚、2个单芯片引脚和1个双芯片引脚，单芯片引脚上正装焊接有1个N面开沟GPP芯片，双芯片引脚上正装焊接有2个N面开沟GPP芯片，双芯片引脚上的2个N面开沟GPP芯片分别通过2个连接条连接到单芯片引脚上，单芯片引脚上的各1个N面开沟GPP芯片分别通过连接条连接到无芯片引脚上组成桥式整流电路，塑封体401为环氧树脂压塑体，塑封体401用于包裹所有N面开沟GPP芯片和引脚，所有引脚均设有从塑封体401的侧面伸出的部分。无芯片引脚为第一引脚301，单芯片引脚为固定有第二N面开沟GPP芯片102的第二引脚302和固定有第一N面开沟GPP芯片101的第三引脚303，双芯片引脚包为固定有第三N面开沟GPP芯片103和第四N面开沟GPP芯片104的第四引脚304，第一N面开沟GPP芯片101与第一引脚301通过第一连接条201连接，第二N面开沟GPP芯片102与第一引脚301通过第二连接条202连接，第三N面开沟GPP芯片103与第三引脚303通过第三连接条203连接，第四N面开沟GPP芯片104与第二引脚302通过第四连接条204连接。第一引脚301和第四引脚304设置在两侧，第二引脚302和第三引脚303设置在中间，第二引脚302设置在第三引脚303的左侧或右侧。在本实施例中，引脚从左到右依次为第一引脚301、第二引脚302、第三引脚303和第四引脚304。
第一引脚101具有两个连接条连接部分，第二引脚102和第三引脚103分别具有一个连接条连接部分和芯片安装部分，第四引脚104具有两个芯片安装部分，第一引脚101的两个连接条连接部分分别连接第一连接条201和第二连接条202，第三连接条203与第三引脚303的连接条连接部分连接在一起；第四连接条204与第二引脚102的连接条连接部分连接在一起，第二引脚102的芯片安装部分与第二N面开沟GPP芯片102焊接，第三引脚103的芯片安装部分与第一N面开沟GPP芯片101焊接，第四引脚104的两个芯片安装部分分别与第三N面开沟GPP芯片103和第四N面开沟GPP芯片104焊接。第二引脚102、第三引脚103和第四引脚104的芯片安装部分均用于N面开沟GPP芯片正装焊接。
Claims (10)
1.一种n面开沟GPP芯片的制作方法，其特征是，包括以下步骤：
以一定扩散深度将磷沉积在n型硅一侧或者两侧的表面上；
选择需要留磷的一侧，对另一侧进行喷砂或磨片，再进行清洗；
在喷砂或磨片面将硼和铝扩散进n型硅内形成PN结，同时将沉积的磷继续推进到目标深度；进行双面喷砂或磨片及清洗得到扩散好的硅片；
设定开沟深度对扩散好的硅片的n面进行腐蚀开沟。
2.根据权利要求1所述的一种n面开沟GPP芯片的制作方法，其特征是，所述扩散深度为Xjn＝13um±7um。
3.根据权利要求1所述的一种n面开沟GPP芯片的制作方法，其特征是，所述喷砂或磨片的深度为13um±7um。
4.根据权利要求1所述的一种n面开沟GPP芯片的制作方法，其特征是，在喷砂或磨片面将硼和铝扩散进n型硅内形成PN结，硼和铝扩散和磷扩散的目标要求如下：
Xjp＝165um±30um，Xjn＝50um±25um，中间n区WD＝85um±25um，Rsp＝0.085±0.02Ω/￡，Rsn＝0.7±0.5Ω/￡，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度，Rsp为硼扩方块电阻，Rsn为磷扩方块电阻。
5.根据权利要求4所述的一种n面开沟GPP芯片的制作方法，其特征是，所述进行双面喷砂或磨片及清洗得到扩散好的硅片具体包括以下步骤：
硼扩面去除10um±5um，磷扩面去除15um±5um，最终使得扩散好的硅片具备以下要求：Xjp＝155um±30um，Xjn＝35um±25um，中间n区WD＝85um±25um，总厚度275um±15um，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度。
6.根据权利要求1所述的一种n面开沟GPP芯片的制作方法，其特征是，所述设定开沟深度对扩散好的硅片的n面进行腐蚀开沟具体包括以下步骤：
将光刻胶覆盖在扩散好的硅片的两面上，并将n面需要腐蚀开沟的部位露出；
对硅片的n面露出的部位进行腐蚀开沟，直至达到设定的开沟深度。
7.根据权利要求1所述的一种n面开沟GPP芯片的制作方法，其特征是，还包括对开沟完成的硅片进行表面保护处理和划片，得到若干n面开沟GPP芯片，具体包括以下步骤：
去除开沟完成的硅片的光刻胶并进行清洗，再在硅片表面沉积一层保护膜；
通过光刻的方式将玻璃胶涂覆在硅片沟槽的侧壁，在高温下将玻璃胶熔融后再凝固成型；
通过光刻的方式对有玻璃的部位进行保护，去除无保护部位的保护膜，最后去除光刻胶，再清洗干净硅片表面；
对清洗干净硅片进行表面金属化处理；
对表面金属化处理完的硅片进行测试划片。
8.一种n面开沟GPP芯片，采用权利要求1所述的一种n面开沟GPP芯片的制作方法，其特征是，包括硅片，所述硅片从上到下包括N型扩散层、中间n区和P型扩散层，所述硅片两侧设有从N型扩散层开始一直挖到P型扩散层的挖槽，所述挖槽使得N型扩散层的面积小于P型扩散层的面积，挖槽上覆盖有保护膜和玻璃钝化层，所述硅片满足Xjp＝155um±30um，Xjn＝35um±25um，中间n区WD＝85um±25um，总厚度275um±15um，，其中Xjp为硼扩结深，Xjn为磷扩结深，WD为基区宽度。
9.一种应用n面开沟GPP芯片的桥式整流器，采用权利要求1所述的一种n面开沟GPP芯片的制作方法，其特征是，包括无芯片引脚、单芯片引脚和双芯片引脚，所述单芯片引脚上正装有1个N面开沟GPP芯片，所述双芯片引脚上正装有2个N面开沟GPP芯片，所述双芯片引脚上的2个N面开沟GPP芯片分别通过1个单芯片引脚连接到无芯片引脚上组成桥式整流电路。
10.根据权利要求9所述的一种应用n面开沟GPP芯片的桥式整流器，其特征是，所述无芯片引脚为第一引脚，所述单芯片引脚为固定有第二N面开沟GPP芯片的第二引脚和固定有第一N面开沟GPP芯片的第三引脚，所述双芯片引脚包为固定有第三N面开沟GPP芯片和第四N面开沟GPP芯片的第四引脚，所述第一N面开沟GPP芯片与所述第一引脚通过第一连接条连接，所述第二N面开沟GPP芯片与所述第一引脚通过第二连接条连接，所述第三N面开沟GPP芯片与所述第三引脚通过第三连接条连接，所述第四N面开沟GPP芯片与所述第二引脚通过第四连接条连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2023109634675 | 2023-08-02 | ||
| CN202310963467 | 2023-08-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117198872A true CN117198872A (zh) | 2023-12-08 |
Family
ID=88993244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311034319.1A Pending CN117198872A (zh) | 2023-08-02 | 2023-08-17 | 一种n面开沟GPP芯片及其制作方法及应用其的桥式整流器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117198872A (zh) |
-
2023
- 2023-08-17 CN CN202311034319.1A patent/CN117198872A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102453503B1 (ko) | 태양 전지의 금속화 | |
| CN101447441B (zh) | 包含具有起伏的有源区的芯片的集成电路封装系统 | |
| CN104332441A (zh) | 生产半导体器件的方法 | |
| JP4022113B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN117198872A (zh) | 一种n面开沟GPP芯片及其制作方法及应用其的桥式整流器 | |
| KR101153376B1 (ko) | 후면전극 태양전지 및 그 제조방법 | |
| TWI480941B (zh) | 高抗折強度半導體晶元改良結構及其製程方法 | |
| CN111599753A (zh) | 一种薄晶圆散热片及其制作工艺 | |
| CN103296076B (zh) | 平面晶闸管、用于制造平面晶闸管的芯片及制作方法 | |
| CN103151263B (zh) | 一种晶闸管芯片制备方法 | |
| CN104835894A (zh) | 半导体二极管芯片及其制作方法 | |
| KR20030091659A (ko) | 반도체장치 및 그 제조방법 | |
| CN210575961U (zh) | 一种降低能耗的肖特基二极管芯片 | |
| CN103280453B (zh) | 用金属铝膜实现对通隔离扩散的晶闸管芯片及其制作方法 | |
| CN100454492C (zh) | 共晶焊背面金属化工艺 | |
| KR20160100955A (ko) | 내장형 바이패스 다이오드 | |
| JP2009158697A (ja) | 太陽電池セル用バイパスダイオードおよびその製造方法 | |
| CN210073818U (zh) | 一种台面型小信号开关二极管 | |
| CZ2002475A3 (cs) | Způsob výroby polovodičového zařízení | |
| TW201838036A (zh) | 半導體元件及其製作方法 | |
| JPH1050718A (ja) | 半導体装置の製造方法 | |
| KR101286290B1 (ko) | 후면접합형 태양전지 및 그 제조방법 | |
| CN206820001U (zh) | 发射极和背面钝化太阳能电池片激光开槽结构 | |
| JP2007134384A (ja) | 定電圧ダイオード | |
| JP5452535B2 (ja) | 太陽電池の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |