CN117193673B - 数据存储装置及方法 - Google Patents
数据存储装置及方法 Download PDFInfo
- Publication number
- CN117193673B CN117193673B CN202311473039.0A CN202311473039A CN117193673B CN 117193673 B CN117193673 B CN 117193673B CN 202311473039 A CN202311473039 A CN 202311473039A CN 117193673 B CN117193673 B CN 117193673B
- Authority
- CN
- China
- Prior art keywords
- data
- backup
- memories
- chip
- backup mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000015654 memory Effects 0.000 claims abstract description 230
- 238000007726 management method Methods 0.000 claims abstract description 8
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 13
- 230000005856 abnormality Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 16
- 230000002159 abnormal effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请实施例提供了一种数据存储装置，其中，该装置包括：状态管理模块，与处理芯片串联，用于获取用于进行数据备份的电源的电源电量状态，并将电源电量状态发送至处理芯片；处理芯片，与N个控制器分别串联，用于根据与电源电量状态对应的数据备份方式将待备份数据发送至N个控制器中的目标控制器；目标控制器，用于将待备份数据按照数据备份方式存储至目标控制器对应的M个存储器，其中，M和N均为正整数。通过本申请，解决了由于系统电源异常导致系统内存空间易失存储器中的待写入数据丢失的问题，达到了根据系统的电源状态选择合适的存储方式以减少发生存储数据丢失的情况的效果。
Description
技术领域
本申请实施例涉及存储技术领域，具体而言，涉及一种数据存储装置及方法。
背景技术
目前，RAID（Redundant Array of Independent Disks，独立磁盘冗余阵列）存在多种存储方式以提高磁盘数据的存储性能和可靠性，为了追求更高的系统性能，存储控制芯片会采取多级存储策略，将待写入的磁盘数据先存入系统内存空间后，即对系统响应数据存储完成，然后再存入磁盘。但是容易出现由于系统电源异常导致系统内存空间易失存储器中的待写入数据丢失的问题。
针对相关技术中，由于系统电源异常导致系统内存空间易失存储器中的待写入数据丢失的技术问题，尚未提出有效的解决方案。
发明内容
本申请实施例提供了一种数据存储装置及方法，以至少解决相关技术中由于系统电源异常导致系统内存空间易失存储器中的待写入数据丢失的问题。
根据本申请的一个实施例，提供了一种数据存储装置，包括：状态管理模块，与处理芯片串联，用于获取用于进行数据备份的电源的电源电量状态，并将所述电源电量状态发送至所述处理芯片；所述处理芯片，与N个控制器分别串联，用于根据与所述电源电量状态对应的数据备份方式将待备份数据发送至所述N个控制器中的目标控制器；所述目标控制器，用于将所述待备份数据按照所述数据备份方式存储至所述目标控制器对应的M个存储器，其中，M和N均为正整数。
在一个示例性实施例中，所述数据存储装置还包括：通道选择器，与所述处理芯片串联，与所述N个控制器对应的所有存储器分别串联；其中，所述处理芯片，用于根据所述数据备份方式向所述通道选择器发送控制信号；所述通道选择器，用于响应所述控制信号，打开所述M个存储器的通道片选。
在一个示例性实施例中，所述处理芯片，还用于在所述电源电量状态指示所述电源的当前电量小于第一预设值的情况下，确定所述数据备份方式为第一备份方式，其中，所述第一备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储不同的待备份数据的备份方式。
在一个示例性实施例中，所述处理芯片，还用于在所述电源电量状态指示所述电源的当前电量小于第二预设值，且大于第一预设值的情况下，确定所述数据备份方式为第二备份方式，其中，所述第二预设值大于所述第一预设值，所述第二备份方式为所述M个存储器分别对应的M个通道片选被同时打开，且所述M个存储器存储相同的待备份数据的备份方式。
在一个示例性实施例中，所述处理芯片，还用于在所述电源电量状态指示所述电源的当前电量大于第三预设值的情况下，确定所述数据备份方式为第三备份方式，其中，所述第三预设值大于或等于所述第二预设值，所述第三备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储相同的待备份数据的备份方式。
在一个示例性实施例中，所述处理芯片，用于在所述数据备份方式为第一备份方式的情况下，向所述通道选择器依次发送M个控制信号，以依次打开所述M个存储器分别对应的M个通道片选；所述目标控制器，用于在所述M个通道片选中的任一通道片选被打开的情况下，将所述待备份数据中的部分备份数据存储至与所述任一通道片选对应的存储器，其中，所述待备份数据包括M个备份数据，所述M个备份数据用于一对一的备份至所述M个存储器中。
在一个示例性实施例中，所述处理芯片，用于在所述数据备份方式为第一备份方式的情况下，向所述通道选择器发送第一控制信号，以打开所述M个存储器中的第一存储器的第一通道片选；所述目标控制器，用于在所述第一通道片选被打开的情况下，将所述处理芯片写入的第一备份数据发送至所述第一存储器；所述处理芯片，用于在所述第一备份数据已发送至所述第一存储器的情况下，向所述通道选择器发送第m控制信号，以打开所述M个存储器中的第m 存储器的第m通道片选，其中，m=1，...，M；所述目标控制器，用于在所述第m通道片选被打开的情况下，将所述处理芯片写入的第m备份数据发送至所述第m 存储器；所述控制信号包括：所述第一控制信号，所述第M控制信号；所述M个存储器包括：所述第一存储器，所述第m存储器；所述M个备份数据包括：所述第一备份数据，所述第m备份数据。
在一个示例性实施例中，所述处理芯片，用于从多个发送方式中确定目标发送方式，并根据所述目标发送方式向所述通道选择器依次发送M个控制信号，其中，所述多个发送方式包括：按照所述M个存储器的序号顺序发送所述M个控制信号；或根据所述M个存储器的随机顺序发送所述M个控制信号。
在一个示例性实施例中，所述处理芯片，用于在所述数据备份方式为第二备份方式的情况下，向所述通道选择器发送目标控制信号，以同时打开所述M个存储器分别对应的M个通道片选；所述目标控制器，用于在所述M个通道片选均被打开的情况下，将所述待备份数据分别存储至所述M个存储器。
在一个示例性实施例中，所述处理芯片，用于在所述数据备份方式为第三备份方式的情况下，向所述通道选择器依次发送M个控制信号，以依次打开所述M个存储器分别对应的M个通道片选；所述目标控制器，用于在所述M个通道片选中的任一通道片选被打开的情况下，将所述待备份数据存储至与所述任一通道片选对应的存储器。
在一个示例性实施例中，所述处理芯片，用于在所述数据备份方式为第三备份方式的情况下，向所述通道选择器发送第一控制信号，以打开所述M个存储器中的第一存储器的第一通道片选；所述目标控制器，用于在所述第一通道片选被打开的情况下，将所述处理芯片写入的所述待备份数据发送至所述第一存储器；所述处理芯片，用于在所述待备份数据已发送至所述第一存储器的情况下，向所述通道选择器发送第m控制信号，以打开所述M个存储器中的第m 存储器的第m通道片选；所述目标控制器，用于在所述第m通道片选被打开的情况下，将所述处理芯片写入的所述待备份数据发送至所述第m 存储器；所述控制信号包括：所述第一控制信号，所述第m控制信号；所述M个存储器包括：所述第一存储器，所述第m 存储器。
在一个示例性实施例中，所述数据存储装置还包括：数据存储器，与所述处理芯片连接，用于响应于所述处理芯片的请求操作，将所述待备份数据发送至所述处理芯片。
根据本申请的另一个实施例，提供了一种数据存储方法，包括： 获取用于进行数据备份的电源的电源电量状态；根据与所述电源电量状态对应的数据备份方式将待备份数据发送至所述N个控制器中的目标控制器；控制所述目标控制器将所述待备份数据按照所述数据备份方式存储至所述目标控制器对应的M个存储器。
在一个示例性实施例中，根据与所述电源电量状态对应的数据备份方式将待备份数据发送至所述N个控制器中的目标控制器之前，所述方法还包括：根据所述数据备份方式向所述通道选择器发送控制信号，以指示所述通道选择器响应所述控制信号，打开所述M个存储器的通道片选。
在一个示例性实施例中，根据所述数据备份方式向所述通道选择器发送控制信号，包括以下至少之一：在所述数据备份方式为第一备份方式或第三备份方式的情况下，向所述通道选择器依次发送M个控制信号，以依次打开所述M个存储器分别对应的M个通道片选；在所述数据备份方式为第二备份方式的情况下，向所述通道选择器发送目标控制信号，以同时打开所述M个存储器分别对应的M个通道片选。
在一个示例性实施例中，获取用于进行数据备份的电源的电源电量状态之后，所述方法还包括以下至少之一：在所述电源电量状态指示所述电源的当前电量小于第一预设值的情况下，确定所述数据备份方式为第一备份方式，其中，所述第一备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储不同的待备份数据的备份方式；在所述电源电量状态指示所述电源的当前电量小于第二预设值，且大于第一预设值的情况下，确定所述数据备份方式为第二备份方式，其中，所述第二预设值大于所述第一预设值，所述第二备份方式为所述M个存储器分别对应的M个通道片选被同时打开，且所述M个存储器存储相同的待备份数据的备份方式；在所述电源电量状态指示所述电源的当前电量大于第三预设值的情况下，确定所述数据备份方式为第三备份方式，所述第三备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储相同的待备份数据的备份方式。
根据本申请的又一个实施例，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本申请的又一个实施例，还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
通过本申请，由状态管理模块获取用于进行数据备份的电源的电源电量状态并发送至处理芯片，进而处理芯片根据电源电量状态选择合适的数据备份方式，并发送数据到对应的控制器中以完成将待备份数据用对应的数据备份方式存储至目标控制器对应的存储器中，因此，可以解决由于系统电源异常导致系统内存空间易失存储器中的待写入数据丢失的问题，达到根据系统的电源状态选择合适的存储方式以减少发生存储数据丢失的情况的效果。
附图说明
图1是根据本申请实施例的一种数据存储装置的硬件结构框图（一）；
图2是根据本申请实施例的一种数据存储装置的硬件结构框图（二）；
图3是根据本申请实施例的一种高速模式下的存储数据写入示意图（一）；
图4是根据本申请实施例的一种并发模式下的存储数据写入示意图（一）；
图5是根据本申请实施例的一种可靠模式下的存储数据写入示意图（一）；
图6是根据本申请实施例的一种数据存储方法的流程图；
图7是根据本申请实施例的一种数据存储方法的流程示意图；
图8是根据本申请实施例的一种数据存储装置的硬件结构框图（三）；
图9是根据本申请实施例的一种高速模式下的存储数据写入示意图（二）；
图10是根据本申请实施例的一种并发模式下的存储数据写入示意图（二）；
图11是根据本申请实施例的一种可靠模式下的存储数据写入示意图（二）。
具体实施方式
下文中将参考附图并结合实施例来详细说明本申请的实施例。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本申请实施例中所提供的方法实施例可以运行于具有图1所示的或者类似的硬件结构的装置中。图1是本申请实施例的一种数据存储装置的硬件结构框图。如图1所示，所述装置包括：状态管理模块10，与处理芯片12串联，用于获取用于进行数据备份的电源的电源电量状态，并将所述电源电量状态发送至所述处理芯片12；所述处理芯片12，与N个（图1中仅示出两个，即控制器140与控制器142）控制器分别串联，用于根据与所述电源电量状态对应的数据备份方式将待备份数据发送至所述N个控制器中的目标控制器140（此处仅为实例，目标控制可以是N个控制器中的一个或多个）；所述目标控制器，用于将所述待备份数据按照所述数据备份方式存储至所述目标控制器对应的M个存储器（图1中与目标控制器140对应的存储器仅示出两个，即存储器160与存储器162），其中，M和N均为正整数。
需要说明的是，上述实施例中，上述处理芯片即相当于图2中示出的CPU（CentralProcessing Unit，中央处理器），上述每个控制器可以分别串联一个或多个存储器，图2中仅示出两个。图2中示意的控制器与存储器的具体类型及数量仅用于示例，并不对上述控制器与存储器造成限定。
本领域普通技术人员可以理解，图2所示的结构仅为示意，其并不对上述数据存储装置的硬件结构造成限定。例如，上述数据存储装置还可包括比图2中所示更多或者更少的组件，或者具有与图2所示不同的配置。
在一个示例性实施例中，所述数据存储装置还包括：通道选择器，与所述处理芯片串联，与所述N个控制器对应的所有存储器分别串联；其中，所述处理芯片，用于根据所述数据备份方式向所述通道选择器发送控制信号；所述通道选择器，用于响应所述控制信号，打开所述M个存储器的通道片选。
在本申请的实施例中，所述处理芯片，用于在所述数据备份方式为第一备份方式的情况下，向所述通道选择器依次发送M个控制信号，以依次打开所述M个存储器分别对应的M个通道片选；所述目标控制器，用于在所述M个通道片选中的任一通道片选被打开的情况下，将所述待备份数据中的部分备份数据存储至与所述任一通道片选对应的存储器，其中，所述待备份数据包括M个备份数据，所述M个备份数据用于一对一的备份至所述M个存储器中。
可选的，在上述实施例中，以图2的数据存储装置的硬件结构为例，当确定所述数据备份方式为高速模式（即上述第一备份方式）的情况下，CPU可以依次向通道选择器依次发送2个控制信号，以依次打开Flash存储器1对应的片选1和Flash存储器2对应的片选2，进而由Flash控制器1将备份数据中的第一部分数据存储至Flash存储器1，将备份数据中的第二部分数据存储至Flash存储器2。其中，所述备份数据由第一部分数据和第二部分数据组成，第一部分数据和第二部分数据分别对应Flash存储器1和Flash存储器2。
进一步的，所述处理芯片，用于在所述数据备份方式为第一备份方式的情况下，向所述通道选择器发送第一控制信号，以打开所述M个存储器中的第一存储器的第一通道片选；所述目标控制器，用于在所述第一通道片选被打开的情况下，将所述处理芯片写入的第一备份数据发送至所述第一存储器；所述处理芯片，用于在所述第一备份数据已发送至所述第一存储器的情况下，向所述通道选择器发送第m控制信号，以打开所述M个存储器中的第 m 存储器的第m通道片选，其中，m=1，...，M；所述目标控制器，用于在所述第m通道片选被打开的情况下，将所述处理芯片写入的第m备份数据发送至所述第m 存储器；所述控制信号包括：所述第一控制信号，所述第m控制信号；所述M个存储器包括：所述第一存储器，所述第 m 存储器；所述M个备份数据包括：所述第一备份数据，所述第m备份数据。
具体的，在上述实施例中，图3提供了在高速模式下的存储数据写入示意图，以图2的数据存储装置的硬件结构为例，当确定所述数据备份方式为高速模式的情况下，CPU向通道选择器发送第一控制信号打开Flash存储器1的片选1之后，将备份数据中的数据A发送至Flash存储器1，Flash存储器1接收到数据A后开始写入。同时，CPU向通道选择器发送第二控制信号打开Flash存储器2的片选2，进而将备份数据中的数据B发送至Flash存储器2，Flash存储器2接收到数据B后开始写入。其中，所述备份数据由数据A和数据B组成，数据A和数据B分别对应Flash存储器1和Flash存储器2。
在一个示例性实施例中，所述处理芯片，用于从多个发送方式中确定目标发送方式，并根据所述目标发送方式向所述通道选择器依次发送M个控制信号，其中，所述多个发送方式包括：按照所述M个存储器的序号顺序发送所述M个控制信号；或根据所述M个存储器的随机顺序发送所述M个控制信号。
具体的，在上述实施例中，如图3所示的在高速模式下的存储数据写入示意图中，CPU可以先向通道选择器发送第一控制信号打开Flash存储器1的片选1，再向通道选择器发送第二控制信号打开Flash存储器2的片选2，也可以先向通道选择器发送第二控制信号打开Flash存储器2的片选2，再向通道选择器发送第一控制信号打开Flash存储器1的片选1，上述第一控制信号和第二控制信号的发送可以采用存储器的序号顺序发送也可以随机顺序发送。
进一步的，所述处理芯片，用于在所述数据备份方式为第二备份方式的情况下，向所述通道选择器发送目标控制信号，以同时打开所述M个存储器分别对应的M个通道片选；所述目标控制器，用于在所述M个通道片选均被打开的情况下，将所述待备份数据分别存储至所述M个存储器。
在一个可选的实施例中，图4提供了在并发模式下（即上述第二备份方式）的存储数据写入示意图，以图2的数据存储装置的硬件结构为例，当确定所述数据备份方式为并发模式的情况下，CPU向通道选择器发送目标控制信号以同时打开Flash存储器1的片选1与Flash存储器2的片选2，进而同时将备份数据分别发送至Flash存储器1与Flash存储器2，Flash存储器1与Flash存储器2接收到备份数据后同时开始写入。其中，Flash存储器1与Flash存储器2中写入的均为完整的备份数据。
在一个可选的实施例中，所述处理芯片，用于在所述数据备份方式为第三备份方式的情况下，向所述通道选择器依次发送M个控制信号，以依次打开所述M个存储器分别对应的M个通道片选；所述目标控制器，用于在所述M个通道片选中的任一通道片选被打开的情况下，将所述待备份数据存储至与所述任一通道片选对应的存储器。
可选的，在上述实施例中，以图2的数据存储装置的硬件结构为例，当确定所述数据备份方式为可靠模式（即上述第三备份方式）的情况下，CPU依次向通道选择器依次发送2个控制信号，以依次打开Flash存储器1对应的片选1和Flash存储器2对应的片选2，进而由Flash控制器1将备份数据分别存储至Flash存储器1和Flash存储器2。其中，Flash存储器1与Flash存储器2中储存的均为完整的备份数据。
在一个示例性实施例中，所述处理芯片，用于在所述数据备份方式为第三备份方式的情况下，向所述通道选择器发送第一控制信号，以打开所述M个存储器中的第一存储器的第一通道片选；所述目标控制器，用于在所述第一通道片选被打开的情况下，将所述处理芯片写入的所述待备份数据发送至所述第一存储器；所述处理芯片，用于在所述待备份数据已发送至所述第一存储器的情况下，向所述通道选择器发送第m控制信号，以打开所述M个存储器中的第m存储器的第m通道片选，其中，m=1，...，M；所述目标控制器，用于在所述第m通道片选被打开的情况下，将所述处理芯片写入的所述待备份数据发送至所述第m 存储器；所述控制信号包括：所述第一控制信号，所述第m控制信号；所述M个存储器包括：所述第一存储器，所述第m 存储器。
具体的，在上述实施例中，图5提供了在可靠模式下的存储数据写入示意图，以图2的数据存储装置的硬件结构为例，当确定所述数据备份方式为可靠模式的情况下，CPU向通道选择器发送第一控制信号打开Flash存储器1的片选1之后，将备份数据发送至Flash存储器1，Flash存储器1接收到备份数据后开始写入。同时，CPU向通道选择器发送第二控制信号打开Flash存储器2的片选2，进而将备份数据发送至Flash存储器2，Flash存储器2接收到备份数据后开始写入。其中，Flash存储器1与Flash存储器2中储存的均为完整的备份数据。
需要说明的是，所述处理芯片，还用于在所述电源电量状态指示所述电源的当前电量小于第一预设值的情况下，确定所述数据备份方式为第一备份方式，其中，所述第一备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储不同的待备份数据的备份方式。
在一个可选的实施例中，例如，在电源的当前电量小于20%，即电量不足状态的情况下，将数据备份方式确定为高速模式。高速模式下，由多个存储器同时写入备份数据中的不同部分数据，因此该模式的数据写入效率较高，可以迅速完成数据备份，避免电源异常导致数据丢失。
在一个示例性实施例中，所述处理芯片，还用于在所述电源电量状态指示所述电源的当前电量小于第二预设值，且大于第一预设值的情况下，确定所述数据备份方式为第二备份方式，其中，所述第二预设值大于所述第一预设值，所述第二备份方式为所述M个存储器分别对应的M个通道片选被同时打开，且所述M个存储器存储相同的待备份数据的备份方式。
可以理解的是，例如，在电源的当前电量小于70%且大于20%，即电量非饱和状态的情况下，将数据备份方式确定为并发模式，并发模式下，由多个存储器同时写入完整的备份数据，因此该模式的数据写入时间较长，但是多备份提高了数据的可靠性。
在一个示例性实施例中，所述处理芯片，还用于在所述电源电量状态指示所述电源的当前电量大于第三预设值的情况下，确定所述数据备份方式为第三备份方式，其中，所述第三预设值大于或等于所述第二预设值，所述第三备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储相同的待备份数据的备份方式。
可以理解的是，例如，在电源的当前电量大于等于70%，即电量饱和状态的情况下，将数据备份方式确定为可靠模式，可靠模式下，由多个存储器同时写入完整的备份数据，与上述并发模式的区别在于，可靠模式需要发送多个控制信号以分别打开多个存储器的片选，其中，每个控制信号仅控制1个存储器的片选打开，因此，该模式的控制信号也具备更高的可靠性，相比于并发模式，虽然备份时间更长，但整体可靠性得到了进一步提升。
需要说明的是，所述数据存储装置还包括：数据存储器，与所述处理芯片连接，用于响应于所述处理芯片的请求操作，将所述待备份数据发送至所述处理芯片。
根据本申请的另一个实施例，提供了一种数据存储方法，应用于上述任一数据存储装置，图6是根据本申请实施例的数据存储方法的流程图，如图6所示，该流程包括如下步骤：
步骤S502，获取用于进行数据备份的电源的电源电量状态；
步骤S504，根据与所述电源电量状态对应的数据备份方式将待备份数据发送至所述N个控制器中的目标控制器；
步骤S506，控制所述目标控制器将所述待备份数据按照所述数据备份方式存储至所述目标控制器对应的M个存储器。
其中，上述步骤的执行主体可以为CPU、处理芯片等，但不限于此。
通过上述步骤，解决由于系统电源异常导致系统内存空间易失存储器中的待写入数据丢失的问题，达到根据系统的电源状态选择合适的存储方式以减少发生存储数据丢失的情况的效果。
容易理解的是，执行上述步骤S504根据与所述电源电量状态对应的数据备份方式将待备份数据发送至所述N个控制器中的目标控制器之前，所述方法还包括：根据所述数据备份方式向所述通道选择器发送控制信号，以指示所述通道选择器响应所述控制信号，打开所述M个存储器的通道片选。
在一个示例性实施例中，根据所述数据备份方式向所述通道选择器发送控制信号，包括以下至少之一：在所述数据备份方式为第一备份方式或第三备份方式的情况下，向所述通道选择器依次发送M个控制信号，以依次打开所述M个存储器分别对应的M个通道片选；在所述数据备份方式为第二备份方式的情况下，向所述通道选择器发送目标控制信号，以同时打开所述M个存储器分别对应的M个通道片选。
进一步的，执行上述步骤S502获取用于进行数据备份的电源的电源电量状态之后，所述方法还包括以下至少之一：在所述电源电量状态指示所述电源的当前电量小于第一预设值的情况下，确定所述数据备份方式为第一备份方式，其中，所述第一备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储不同的待备份数据的备份方式；在所述电源电量状态指示所述电源的当前电量小于第二预设值，且大于第一预设值的情况下，确定所述数据备份方式为第二备份方式，其中，所述第二预设值大于所述第一预设值，所述第二备份方式为所述M个存储器分别对应的M个通道片选被同时打开，且所述M个存储器存储相同的待备份数据的备份方式；在所述电源电量状态指示所述电源的当前电量大于第三预设值的情况下，确定所述数据备份方式为第三备份方式，其中，所述第三预设值大于或等于所述第二预设值，所述第三备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储相同的待备份数据的备份方式。
具体的，在上述实施例中，例如，在电源的当前电量小于20%，即电量不足状态的情况下，将数据备份方式确定为高速模式。高速模式下，由多个存储器同时写入备份数据中的不同部分数据，因此该模式的数据写入效率较高，可以迅速完成数据备份，避免电源异常导致数据丢失。在电源的当前电量小于70%且大于20%，即电量非饱和状态的情况下，将数据备份方式确定为并发模式，并发模式下，由多个存储器同时写入完整的备份数据，因此该模式的数据写入时间较长，但是多备份提高了数据的可靠性。在电源的当前电量大于等于70%，即电量饱和状态的情况下，将数据备份方式确定为可靠模式，可靠模式下，由多个存储器同时写入完整的备份数据，与上述并发模式的区别在于，可靠模式需要发送多个控制信号以分别打开多个存储器的片选，其中，每个控制信号仅控制1个存储器的片选打开，因此，该模式的控制信号也具备更高的可靠性，相比于并发模式，虽然备份时间更长，但整体可靠性得到了进一步提升。
可选的，在一个实施例中，图7提供了一种数据存储方法的流程示意图。具体如图7所示：
步骤S601：开始获取用于进行数据备份的电源的电源电量状态；
可选的，本实施例中用于进行数据备份的电源为外接的超级电容。
步骤S602：更新电源状态。
步骤S603：若未检测到外接的超级电容，电源状态无效，则系统无法进行数据保存，结束数据存储流程。
步骤S604：若检测到超级电容的电源电量状态不足，此时系统已无法支持在并发模式和可靠模式中实现数据双备份，则执行步骤S605，否则执行步骤S606。
步骤S605：使用高速模式对数据进行快速存储。
步骤S606：若检测到超级电容的电源电量状态非饱和，此时系统支持在并发模式中实现数据双备份，但无法支持在可靠模式中实现数据双备份，执行步骤S607，否则执行步骤S608。
步骤S607：使用并发模式对数据进行存储。
步骤S608：若检测到超级电容的电源电量状态饱和，此时系统支持在可靠模式中实现数据双备份，执行步骤S609。
步骤S609：使用可靠模式对数据进行存储。
步骤S610：确定是否成功完成数据存储，若已成功完成数据存储则执行步骤S611。否则需要执行S602更新电源状态，再次确定数据存储方式。
步骤S611：结束数据存储流程。
通过上述步骤，解决由于系统电源异常导致系统内存空间易失存储器中的待写入数据丢失的问题，达到根据系统的电源状态选择合适的存储方式以减少发生存储数据丢失的情况的效果。
可选的，在一个实施例中，图8提供了另一种数据存储装置的硬件结构框图，具体如图8所示，所述装置包括：电源状态管理模块（相当于上述状态管理模块），与CPU（相当于上述处理芯片）串联，用于获取用于进行数据备份的电源的电源电量状态；CPU通过系统总线（System Bus）和电源状态中断（PowerState Interrupt）与其他模块进行交互操作，CPU与2个QSPI控制器（QSPI Ctrl0和QSPI Ctrl1）分别串联，QSPI Ctrl0和QSPI Ctrl1分别控制三路Flash存储器，所述Flash存储器编号分别为Flash0~Flash5，其中Flash0~Flash2被QSPI Ctrl0控制，Flash3~Flash5被QSPI Ctrl1控制。每个QSPI控制器主要包括以下信号：
QSPICS：QSPI协议接口对应的片选信号，位宽1bit，当片选信号有效时（低电平），才可对接口连接的QSPI Flash存储器进行读写控制。
QSPIDI：QSPI控制器输入信号，位宽4bit。
QSPIDO：QSPI控制器输出信号，位宽4bit。
QSPIDOEN：QSPI输出有效使能信号，位宽1bit，该实施例中，将该信号连同QSPIDI、QSPIDO一起连接至输入输出双向Pad，通过Pad输出QSPIDIO双向数据线连接至QSPI Flash数据端口。
QSPISCK：QSPI控制器输出时钟信号，位宽1bit，连接至QSPI Flash时钟端口。
所述CPU还通过总线与通道选择器进行交互，所述通道选择器包括寄存器（FlashChannel Select，FCS_Reg）和6个或门。其中，寄存器位宽6bit，每bit对应一路Flash存储器的选通控制，从高位到底位分别控制选通Flash5~Flash0。6个或门通过QSPI控制器输出的片选信号和寄存器对应的bit实现对某一路或者几路的Flash的选通控制。例如，FCS_Reg=6’b001111，此时，不论QSPI Ctrl0是否输出，Flash0~Flash2都不会被选通输出；另一个QSPI Ctrl1如果此时输出，则Flash5和Flash4会被选通输出，Flash3不会被选通输出。
需要说明的是，上述实施例中，电源状态管理模块可以通过以下方式将电源电量状态信息发送至CPU，通过四根中断信号线（N、H、M、L）组成PowerState Interrupt（电源状态中断）信号，将上述信号发送至CPU。其中不同的信号组合可以表示电源的规格与电源的容量状态，表1给出了电源的规格和电源的容量状态分别对应的中断信号，具体可参照表1：
表1
可选的，以下以图8提供的数据存储装置的硬件结构框图为例，对不同的数据备份方式进行说明：
当确定所述数据备份方式为高速模式的情况下，如图9所示，CPU按随机顺序向通道选择器发送第一控制信号至第六控制信号分别对应打开存储器Flash0~Flash5的片选，将备份数据中的数据A至数据F分别发送至存储器Flash0~Flash5，其中，所述备份数据由数据A至数据F组成，数据A至数据F分别与存储器Flash0~Flash5一一对应。通过以上方式，可以实现六路存储器同时写入备份数据的不同部分，快速完成存储。
当确定所述数据备份方式为并发模式的情况下，如图10所示，CPU向通道选择器发送第一控制信号和第二控制信号，第一控制信号指示同时打开Flash0~Flash2的片选，第二控制信号指示同时打开Flash3~Flash5的片选，将备份数据中的数据A分别发送至Flash0~Flash2，将备份数据中的数据B分别发送至Flash3~Flash5，其中，所述备份数据由数据A和数据B组成。通过以上方式，可以实现3路Flash并发写数据A，3路Flash并发写数据B。
当确定所述数据备份方式为可靠模式的情况下，如图11所示，CPU按随机顺序向通道选择器发送第一控制信号至第六控制信号分别对应打开存储器Flash0~Flash5的片选，将备份数据中的数据A分别发送至存储器Flash0~Flash2，将备份数据中的数据B分别发送至存储器Flash3~Flash5，其中，所述备份数据由数据A和数据B组成。通过以上方式，可以实现3路Flash可靠写数据A，3路Flash可靠写数据B。
本申请的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述计算机可读存储介质可以包括但不限于：U盘、只读存储器（Read-Only Memory，简称为ROM）、随机存取存储器（Random Access Memory，简称为RAM）、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本申请的实施例还提供了一种电子设备，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述电子设备还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本申请的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本申请不限制于任何特定的硬件和软件结合。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (14)
1.一种数据存储装置，其特征在于，
包括：
状态管理模块，与处理芯片串联，用于获取用于进行数据备份的电源的电源电量状态，并将所述电源电量状态发送至所述处理芯片；
所述处理芯片，与N个控制器分别串联，用于根据与所述电源电量状态对应的数据备份方式将待备份数据发送至所述N个控制器中的目标控制器；
所述目标控制器，用于将所述待备份数据按照所述数据备份方式存储至所述目标控制器对应的M个存储器，其中，M和N均为正整数；
其中，所述处理芯片，还用于在所述电源电量状态指示所述电源的当前电量小于第一预设值的情况下，确定所述数据备份方式为第一备份方式，其中，所述第一备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储不同的待备份数据的备份方式。
2.根据权利要求1所述的数据存储装置，其特征在于，
所述数据存储装置还包括：
通道选择器，与所述处理芯片串联，与所述N个控制器对应的所有存储器分别串联；其中，所述处理芯片，用于根据所述数据备份方式向所述通道选择器发送控制信号；
所述通道选择器，用于响应所述控制信号，打开所述M个存储器的通道片选。
3.根据权利要求1所述的数据存储装置，其特征在于，
所述处理芯片，还用于在所述电源电量状态指示所述电源的当前电量小于第二预设值，且大于第一预设值的情况下，确定所述数据备份方式为第二备份方式，其中，所述第二预设值大于所述第一预设值，所述第二备份方式为所述M个存储器分别对应的M个通道片选被同时打开，且所述M个存储器存储相同的待备份数据的备份方式。
4.根据权利要求1所述的数据存储装置，其特征在于，
所述处理芯片，还用于在所述电源电量状态指示所述电源的当前电量大于第三预设值的情况下，确定所述数据备份方式为第三备份方式，其中，所述第三备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储相同的待备份数据的备份方式。
5.根据权利要求2所述的数据存储装置，其特征在于，
所述处理芯片，用于在所述数据备份方式为第一备份方式的情况下，向所述通道选择器依次发送M个控制信号，以依次打开所述M个存储器分别对应的M个通道片选；
所述目标控制器，用于在所述M个通道片选中的任一通道片选被打开的情况下，将所述待备份数据中的部分备份数据存储至与所述任一通道片选对应的存储器，其中，所述待备份数据包括M个备份数据，所述M个备份数据用于一对一的备份至所述M个存储器中。
6.根据权利要求5所述的数据存储装置，其特征在于，
所述处理芯片，用于在所述数据备份方式为第一备份方式的情况下，向所述通道选择器发送第一控制信号，以打开所述M个存储器中的第一存储器的第一通道片选；
所述目标控制器，用于在所述第一通道片选被打开的情况下，将所述处理芯片写入的第一备份数据发送至所述第一存储器；
所述处理芯片，用于在所述第一备份数据已发送至所述第一存储器的情况下，向所述通道选择器发送第m控制信号，以打开所述M个存储器中的第m 存储器的第m通道片选，其中，m=1，...，M；
所述目标控制器，用于在所述第m通道片选被打开的情况下，将所述处理芯片写入的第m备份数据发送至所述第m 存储器；
所述控制信号包括：所述第一控制信号，所述第m控制信号；所述M个存储器包括：所述第一存储器，所述第m存储器；所述M个备份数据包括：所述第一备份数据，所述第m备份数据。
7.根据权利要求5所述的数据存储装置，其特征在于，
所述处理芯片，用于从多个发送方式中确定目标发送方式，并根据所述目标发送方式向所述通道选择器依次发送M个控制信号，其中，所述多个发送方式包括：按照所述M个存储器的序号顺序发送所述M个控制信号；或根据所述M个存储器的随机顺序发送所述M个控制信号。
8.根据权利要求2所述的数据存储装置，其特征在于，
所述处理芯片，用于在所述数据备份方式为第二备份方式的情况下，向所述通道选择器发送目标控制信号，以同时打开所述M个存储器分别对应的M个通道片选；
所述目标控制器，用于在所述M个通道片选均被打开的情况下，将所述待备份数据分别存储至所述M个存储器。
9.根据权利要求2所述的数据存储装置，其特征在于，
所述处理芯片，用于在所述数据备份方式为第三备份方式的情况下，向所述通道选择器依次发送M个控制信号，以依次打开所述M个存储器分别对应的M个通道片选；
所述目标控制器，用于在所述M个通道片选中的任一通道片选被打开的情况下，将所述待备份数据存储至与所述任一通道片选对应的存储器。
10.根据权利要求9所述的数据存储装置，其特征在于，
所述处理芯片，用于在所述数据备份方式为第三备份方式的情况下，向所述通道选择器发送第一控制信号，以打开所述M个存储器中的第一存储器的第一通道片选；
所述目标控制器，用于在所述第一通道片选被打开的情况下，将所述处理芯片写入的所述待备份数据发送至所述第一存储器；
所述处理芯片，用于在所述待备份数据已发送至所述第一存储器的情况下，向所述通道选择器发送第m控制信号，以打开所述M个存储器中的第m 存储器的第m通道片选，其中，m=1，...，M；
所述目标控制器，用于在所述第m通道片选被打开的情况下，将所述处理芯片写入的所述待备份数据发送至所述第m 存储器；
所述控制信号包括：所述第一控制信号，所述第m控制信号；所述M个存储器包括：所述第一存储器，所述第m存储器。
11.根据权利要求1所述的数据存储装置，其特征在于，
所述数据存储装置还包括：
数据存储器，与所述处理芯片连接，用于响应于所述处理芯片的请求操作，将所述待备份数据发送至所述处理芯片。
12.一种数据存储方法，其特征在于，
应用于权利要求1至11任一项所述的数据存储装置，包括：
获取用于进行数据备份的电源的电源电量状态；
根据与所述电源电量状态对应的数据备份方式将待备份数据发送至所述N个控制器中的目标控制器；
控制所述目标控制器将所述待备份数据按照所述数据备份方式存储至所述目标控制器对应的M个存储器；
在所述电源电量状态指示所述电源的当前电量小于第一预设值的情况下，确定所述数据备份方式为第一备份方式，其中，所述第一备份方式为所述M个存储器分别对应的M个通道片选被依次打开，且所述M个存储器分别存储不同的待备份数据的备份方式。
13.一种计算机可读存储介质，其特征在于，
所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被处理器执行时实现所述权利要求12所述的方法的步骤。
14.一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，
所述处理器执行所述计算机程序时实现所述权利要求12所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311473039.0A CN117193673B (zh) | 2023-11-07 | 2023-11-07 | 数据存储装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311473039.0A CN117193673B (zh) | 2023-11-07 | 2023-11-07 | 数据存储装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117193673A CN117193673A (zh) | 2023-12-08 |
| CN117193673B true CN117193673B (zh) | 2024-02-09 |
Family
ID=88990983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311473039.0A Active CN117193673B (zh) | 2023-11-07 | 2023-11-07 | 数据存储装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117193673B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040097501A (ko) * | 2003-05-12 | 2004-11-18 | 엘지전자 주식회사 | 휴대용 전자기기에서의 데이터 백업방법 |
| CN105138432A (zh) * | 2015-08-31 | 2015-12-09 | 深圳市瑞耐斯技术有限公司 | 一种异常断电时固态硬盘数据快速备份的方法及系统 |
| CN105162820A (zh) * | 2015-06-25 | 2015-12-16 | 广东欧珀移动通信有限公司 | 一种数据同步方法和设备 |
| CN113434338A (zh) * | 2021-06-25 | 2021-09-24 | 苏州伟创电气科技股份有限公司 | 数据存储的容错方法、装置、设备及存储介质 |
-
2023
- 2023-11-07 CN CN202311473039.0A patent/CN117193673B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040097501A (ko) * | 2003-05-12 | 2004-11-18 | 엘지전자 주식회사 | 휴대용 전자기기에서의 데이터 백업방법 |
| CN105162820A (zh) * | 2015-06-25 | 2015-12-16 | 广东欧珀移动通信有限公司 | 一种数据同步方法和设备 |
| CN105138432A (zh) * | 2015-08-31 | 2015-12-09 | 深圳市瑞耐斯技术有限公司 | 一种异常断电时固态硬盘数据快速备份的方法及系统 |
| CN113434338A (zh) * | 2021-06-25 | 2021-09-24 | 苏州伟创电气科技股份有限公司 | 数据存储的容错方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117193673A (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8725960B2 (en) | Techniques for providing data redundancy after reducing memory writes | |
| JP5226722B2 (ja) | 記憶装置 | |
| CN105359120B (zh) | 使用双phy来支持多个pcie链路宽度的存储器和控制器 | |
| US11514955B2 (en) | Power management integrated circuit with dual power feed | |
| RU2475818C2 (ru) | Способы и системы обмена данными | |
| CN113590528A (zh) | 基于hp接口的多通道数据采集存储回放卡、系统及方法 | |
| KR20220127798A (ko) | 적응형 인터페이스 고 가용성 스토리지 장치 | |
| JP2013047952A (ja) | 構成可能な入出力ポートを伴うメモリモジュール | |
| KR20190127310A (ko) | 데이터 처리 시스템 및 그 구동방법 | |
| KR20140006344A (ko) | 메모리 시스템 및 그것에 포함된 메모리 장치의 동작 방법 | |
| CN117193673B (zh) | 数据存储装置及方法 | |
| CN110874333B (zh) | 存储设备及存储方法 | |
| US8164936B2 (en) | Switched memory devices | |
| US5742625A (en) | Data storage system and parity generation method for data storage system | |
| US7616483B2 (en) | Multi-bit-per-cell flash memory device with an extended set of commands | |
| CN101796479A (zh) | 具有改善缓冲器容量的使用的大容量存储系统 | |
| US7313651B2 (en) | Method and related apparatus for data migration of disk array | |
| US6470011B1 (en) | Time division multiplex highway switch control system and control method of T-S-T three-stage switches in electronic switching system | |
| CN112328509A (zh) | 一种基于硬件实现的用于闪存控制器的快速控制方法 | |
| US20150106547A1 (en) | Distributed memory systems and methods | |
| KR20200093823A (ko) | 해시 솔루션을 위한 반도체 메모리 장치 및 이의 구동방법 | |
| CN101512496A (zh) | 用于监控闪存操作的设备和方法 | |
| CN109144583A (zh) | 基于国产平台的主板信息获取方法、装置、系统及设备 | |
| US11372781B2 (en) | Programmable chip enable for switching and selecting functions to reduce data loading and increase throughput | |
| CN115033186B (zh) | 双端口NVMe控制器及读写命令处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |