CN117170928A - 封装后修复管理 - Google Patents
封装后修复管理 Download PDFInfo
- Publication number
- CN117170928A CN117170928A CN202310594448.XA CN202310594448A CN117170928A CN 117170928 A CN117170928 A CN 117170928A CN 202310594448 A CN202310594448 A CN 202310594448A CN 117170928 A CN117170928 A CN 117170928A
- Authority
- CN
- China
- Prior art keywords
- request
- target
- ppr
- memory
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008439 repair process Effects 0.000 title claims abstract description 30
- 230000015654 memory Effects 0.000 claims abstract description 127
- 239000000872 buffer Substances 0.000 claims abstract description 43
- 238000012423 maintenance Methods 0.000 claims abstract description 35
- 230000004044 response Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 54
- 238000012545 processing Methods 0.000 claims description 19
- 238000005538 encapsulation Methods 0.000 claims description 5
- 238000007726 management method Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 208000032369 Primary transmission Diseases 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开涉及封装后修复管理。检测软封装后修复sPPR请求。将存储在存储器阵列的与所述sPPR请求相关联的目标行中的数据写入到缓冲器。暂停在所述目标行上执行非维护请求。响应于暂停在所述目标行上执行非维护请求，在所述目标行上执行所述sPPR请求。在完成所述sPPR请求之后，恢复在所述目标行上执行非维护请求，并且将存储在所述缓冲器中的所述数据写入到经修复的目标行。
Description
技术领域
本公开大体上涉及半导体存储器及方法，且更特定来说，涉及封装后修复(PPR)管理的设备、系统及方法。
背景技术
存储器装置通常被提供作为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在不被供电时保持所存储的数据来提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器、铁电随机存取存储器(FeRAM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。
存储器装置可耦合到主机(例如，主机计算装置)以存储数据、命令及/或指令，以在计算机或电子系统操作时由主机使用。例如，在计算或其它电子系统的操作期间，数据、命令及/或指令可在主机与存储器装置之间传送。控制器可用于管理数据、命令及/或指令在主机与存储器装置之间的传送。
发明内容
本公开的方面涉及一种用于封装后修复管理的方法，其包括：检测软封装包修复(sPPR)请求；将存储在存储器阵列的与所述sPPR请求相关联的目标行中的数据写入到缓冲器；暂停在所述目标行上执行非维护请求；响应于暂停在所述目标行上执行非维护请求，在所述目标行上执行所述sPPR请求；及在完成所述sPPR请求之后：恢复在所述目标行上执行非维护请求；及将存储在所述缓冲器中的所述数据写入到所述经修复的目标行。
本公开的另一方面涉及一种用于封装后修复管理的方法，其包括：检测硬封装后修复(hPPR)请求，其中所述hPPR请求与存储器阵列的目标行相关联；设置所述存储器阵列的本地控制器的PPR参数，其中所述PPR参数指示所述目标行；以及在所述目标行上执行所述hPPR请求，以将对应于所述目标行的地址重新映射到所述存储器阵列的不同行。
本公开的另一方面涉及一种用于封装后修复管理的设备，其包括：控制电路系统，其包括缓冲器，其中所述控制电路系统经配置以：暂停执行与和存储器装置及封装后修复(PPR)请求相关联的目标地址相关联的请求；将目标地址处的数据写入到所述缓冲器；以及在所述存储器装置的对应于所述目标地址的行上执行所述PPR请求。
本公开的另一方面涉及一种用于封装后修复管理的设备，其包括：存储器装置；及本地控制器，其驻留在所述存储器装置上，其中所述本地控制器经配置以：在所述存储器装置的对应于与所述存储器装置相关联的目标地址的第一行上执行封装后修复(PPR)请求；作为执行所述PPR请求的部分，将所述目标地址重新映射到所述存储器装置的第二行；及在完成所述PPR请求之后，复位所述本地控制器的刷新计数器。
本公开的又一方面涉及一种非暂时性媒体，其存储与封装后修复管理相关联的指令，所述指令能够由处理装置执行以：检测与和存储器装置相关联的目标行地址相关联的封装后修复(PPR)请求；在所述目标行地址所对应的所述存储器装置的行上执行所述PPR请求；及在所述PPR请求完成之后，恢复执行与所述目标行地址相关联的请求。
附图说明
图1说明根据本公开的若干实施例的呈包含封装后修复(PPR)管理的计算系统的形式的功能框图。
图2是代表根据本公开的若干实施例的PPR管理的图。
图3是对应于根据本公开的一些实施例的用于sPPR的方法的流程图。
图4是对应于根据本公开的一些实施例的用于hPPR的方法的流程图。
图5是根据本公开的若干实施例的实施PPR管理的计算机系统的框图。
具体实施方式
描述与封装后修复(PPR)管理相关的系统、设备及方法。为了解决瞬时及非瞬时存储器故障，存储器装置可包含PPR能力。例如，存储器装置的控制器可基于错误校正码(ECC)检测永久及/或瞬时错误。PPR使控制器能够将存储器装置的错误行重新映射到存储器装置的另一行。例如，PPR可被执行为软PPR(sPPR)及/或硬PPR(hPPR)。
hPPR可包含永久地将存取从错误行重新映射到另一行。sPPR可包含暂时地将存取从错误行重新映射到另一行。尽管作为sPPR的部分的行的重新映射可经受住“热”复位，但取决于实施方案，它可能无法经受住重启。另一方面，由于作为hPPR的部分执行的非易失性编程，作为hPPR的部分的行的重新映射可经受住任何类型的复位，包含重启。
存储器装置可通知主机需要执行维护。例如，计算快速链路(CXL)存储器装置可经由CXL事件报告通知主机。尽管在本文描述的一些实施例包含CXL存储器装置，但是本公开的实施例不限于此。
CXL是高速中央处理单元(CPU)到装置及CPU到存储器互连件，其经设计以加速下一代数据中心的性能。CXL技术维持CPU存储器空间与附接装置上的存储器之间的存储器一致性，这允许用以实现更高性能的资源共享、降低的软件堆栈复杂性及更低的整体系统成本。
CXL经设计为用于高速通信的行业开放标准接口，因为加速器越来越多地用于补充CPU以支持例如人工智能及机器学习等的新兴应用。CXL技术建立在外围组件互连快速(PCIe)基础设施上，从而利用PCIe物理及电气接口来提供例如I/O协议、存储器协议(例如，最初允许主机与加速器共享存储器)及一致性接口等的领域中的高级协议。本公开的方面提供管理维护命令，特别是PPR请求的统一接口。例如，邮箱命令可被添加到CXL存储器装置的命令集，以起始例如PPR的维护操作的执行。
如本文使用，单数形式“一(a/an)”及“所述”包含单数及复数指涉物，除非内容另外明确指示。此外，单词“可”贯穿本申请案以准许意义(即，有可能、能够)而非以强制意义(即，必须)使用。术语“包含”及其派生词表示“包含(但不限于)”。如本文中使用，“耦合到”或“与…耦合”一般指代组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具有中介组件)，无论是有线还是无线，包含例如电连接、光学连接、磁性连接及类似物的连接。术语“数据”及“数据值”在本文中可互换使用且可具有相同含义，视上下文而定。
本文中的图式遵循编号惯例，其中第一个或前几个数字对应于图式图号，并且其余数字标识图式中的元件或组件。可通过使用类似数字来识别不同图式之间的类似元件或组件。举例来说，元件122可表示图1中的元件22，且类似元件在图2中可被标记为222。图内的类似元件可用连字符和额外数字或字母指代。如应了解，本文各种实施例中展示的元件可经添加、交换及/或消除以便提供本公开的若干额外实施例。另外，如应了解，图中提供的元件的比例及相对尺度希望说明本公开的某些实施例，且不应以限制性意义来理解。
图1说明根据本公开的若干实施例的呈包含PPR管理的计算系统101的形式的功能框图。计算系统101包含存储器模块111。存储器模块111可包含存储器控制器100及耦合到其的一或多个存储器及/或存储器装置。
存储器控制器100可包含前端部分104、中央控制器部分110及后端部分115。计算系统101可进一步包含主机103、存储器装置122-1、…、122-N(统称为存储器装置122)及存储器127。存储器127可为可经由串行外围接口(SPI)存取的快闪存储器。存储器127可包含其它电路系统、固件、软件或类似物，无论是单独的还是组合的。在一些实施例中，非易失性存储器可用于存储持久代码图像、数据、配置参数及/或日志。
前端部分104包含接口，其用于通过输入/输出(I/O)通路102-1、102-2、…、102-M(例如，统称为I/O通路102)将存储器控制器100耦合到主机103。前端部分包含用于管理I/O通路102的接口管理电路系统。前端部分可包含任何数量的I/O通路102(例如，八个、十六个I/O通路102)。在一些实施例中，I/O通路102可经配置为单个端口。在一些实施例中，存储器控制器100与主机103之间的接口可为根据CXL协议操作的PCIe物理及电气接口。在一些实施例中，计算系统101可为符合CXL的存储器系统(例如，存储器系统可包含PCIe/CXL接口)。
中央控制器部分110包含高速缓存存储器112(或者称为高速缓存)。然而，本公开的实施例不限于中央控制器部分110包含高速缓存存储器。例如，如果缓冲器(例如，专用缓冲器)被分配用于暂时存储正被修复的行的数据，那么可不需要高速缓存存储器。
在一些实施例中，响应于接收到对存储在高速缓存存储器112中的数据的读取请求，可根据请求将数据提供给主机103，而无需进一步存取存储器装置122。在一些实施例中，响应于接收到写入请求，可在将数据写入到存储器装置122之前将数据存储在高速缓存存储器112中。
在一些实施例中，中央控制器部分110可从存储器装置122接收PPR请求，并且响应于PPR请求，对存储器装置122的与PPR请求相关联的行执行PPR。在一些实施例中，中央控制器部分110可自主地分析存储器装置122的行可靠性，并基于所述分析对存储器装置122的行执行PPR。在一些实施例中，中央控制器部分110可从主机103接收PPR请求，并且响应于PPR请求，对存储器装置122的与PPR请求相关联的行执行PPR。中央控制器部分110是响应于PPR请求执行PPR还是自主地执行PPR可基于、取决于中央控制器部分110的内部策略。
存储器操作的非限制性实例包含从高速缓存存储器112及/或存储器装置122读取数据的存储器操作以及将数据写入到高速缓存存储器112及/或存储器装置122的操作。在一些实施例中，中央控制器部分110可大体上同时控制多页数据的写入。
如本文中使用，术语“大体上”希望特性可不是绝对的但足够接近以便实现特性的优点。例如，“大体上同时”不限于绝对同时执行的操作且可包含希望是同时的但是归因于制造限制而可能不是精确同时的时序。例如，归因于各种接口可能展现的读/写延迟，“大体上同时”利用的媒体控制器可能不在完全相同的时间开始或结束。例如，可利用多个存储器控制器，使得其同时向存储器装置写入数据，而不管媒体控制器中的一者是否在另一者之前开始或终止。
后端部分115可包含媒体控制电路系统及将存储器控制器100耦合到存储器装置122的物理(PHY)层。如本文所使用的，术语“PHY层”通常指计算系统的开放系统互连(OSI)模型中的物理层。PHY层可为OSI模型的第一(例如，最低)层，并且用于在物理数据传输媒体上传送数据。在一些实施例中，物理数据传输媒体可包含通道125-1、…、125-N(统称为通道125)。在其它可能的总线中，通道125可包含例如16引脚数据总线及2引脚数据掩码反转(DMI)总线。在一些实施例中，后端部分115可经由数据总线向存储器装置122传达(例如，传输及/或接收)数据及/或从存储器装置122传达数据。在一些实施例中，可经由DMI总线将错误检测信息及/或错误校正信息传达到存储器装置122及/或从存储器装置122传达所述信息。然而，本公开的实施例不限于此。例如，后端部分115可经由DMI总线将数据及/或错误检测信息及/或错误校正信息传达到存储器装置122及/或从存储器装置122传达所述信息。错误检测信息及/或错误校正信息可与数据的交换同时传达。在一些实施例中，数据及ECC信息可在数据及DMI总线上以不同的方式分别映射，以改进(可能最大化)计算系统101的性能。
存储器装置122的实例是动态随机存取存储器(DRAM)。DRAM可根据例如低功率双倍数据速率(LPDDRx)的协议来操作(例如，LPDDRx DRAM装置、LPDDRx存储器等)。LPDDRx中的“x”是指协议的若干代中的任何一代(例如，LPDDR5)。在一些实施例中，存储器装置122中的至少一者被操作为具有启用的低功率特征的LPDDRx DRAM装置，并且存储器装置122中的至少一者被操作为具有禁用的至少一个低功率特征的LPDDRx DRAM装置。
在一些实施例中，存储器控制器100可包含用于初始化、配置及/或监测存储器控制器100的特性的管理单元105。管理单元105可包含用于管理带外数据及/或命令的I/O总线、用于执行与初始化、配置及/或监测存储器控制器的特性相关联的指令的管理单元控制器及用于存储与初始化、配置及/或监测存储器控制器100的特性相关联的数据的管理单元存储器。如本文所使用的，术语“带外数据及/或命令”通常是指通过不同于网络的主传输媒体的传输媒体传送的数据及/或命令。例如，带外数据及/或命令可为使用不同于用于在网络内传送数据的传输媒体的传输媒体传送到网络的数据及/或命令。
在一些实施例中，根据本公开，管理单元105可经配置以提供PPR管理。但是，本公开的实施例并不限于此。例如，根据本公开，存储器控制器100的其它部分、组件及/或电路系统可经配置以个别地或组合地提供PPR管理。
在一些实施例中，存储器控制器100可包含缓冲器，例如高速缓存112。在一些实施例中，存储器控制器100可经配置以提供sPPR。例如，存储器控制器100可经配置以(或经配置以致使)将与存储器装置(例如，存储器装置122-1)及PPR请求相关联的目标地址处的数据写入到缓冲器。目标地址可为与存储器装置相关联的行地址。存储器控制器100可经配置以(或经配置以致使)在存储器装置的对应于目标地址的行上执行PPR请求，并且响应于PPR请求的执行，暂停与目标地址相关联的请求的执行。如本文所使用的，“并发”是指与执行另一个动作至少部分地同时执行执行一个动作。短语“并行”在本文可用作并发的同义词。存储器控制器100可经配置以(或经配置以致使)将存储在缓冲器中的数据在目标地址处写入到存储器装置。存储器控制器100可经配置以(或经配置以致使)响应于PPR请求的完成，恢复与目标地址相关联的请求的执行。
存储器控制器100可为耦合到存储器装置的系统控制器。尽管在图1中没有如此说明，存储器控制器100的组件及/或其功能性可驻留在存储器装置(例如，本地控制器)上。存储器控制器100可经配置以从主机装置(例如，主机103)及/或存储器装置接收PPR请求。如本文描述，在一些实施例中，存储器控制器100可自主地监测存储器装置的行的可靠性，并执行由存储器控制器100确定的PPR。
尽管在图1中没有如此说明，存储器控制器100的组件及/或其功能性可驻留在存储器装置(例如，本地控制器)上。在一些实施例中，存储器控制器100可经配置以提供hPPR。例如，存储器控制器100可经配置以(或经配置以致使)在与存储器装置相关联的目标地址处执行PPR请求。存储器控制器100可经配置为(或经配置以致使)与PPR请求的执行并发地暂停与目标地址相关联的请求的执行。存储器控制器100可经配置以(或经配置以致使)响应于PPR请求的完成，复位存储器控制器100的刷新计数器。刷新存储器控制器100的刷新计数器可使多个存储器控制器(例如，本地控制器)能够同步，使得存储器控制器并发操作。
图2是代表根据本公开的若干实施例的PPR管理的图230。关联于图2描述的任何步骤及操作都可由关联于图1描述的存储器控制器100来执行。主机203及存储器模块211可分别类似于关联于图1描述的主机103及一或多个存储器模块111。
存储器模块211(例如，驻留在存储器模块211上及/或耦合到存储器模块211的控制电路系统)可确定存储器模块211需要执行内部维护操作，例如对存储器模块211的一或多行执行PPR。如由图230所说明，存储器模块211可向主机203提供日志信息(例如，一或多个事件记录)。日志信息可为指示存储器模块211的条件的数据结构。日志信息可包含与对应于存储器装置222的行的相应地址(例如，装置逻辑地址(DLA)、装置物理地址(DPA)、主机物理地址(HPA))相关联的旗标(例如，维护旗标)，所述旗标当被设置时指示存储器模块211已经确定需要对对应的行执行维护操作。日志信息可包含要对其执行维护操作的目标地址(例如，受影响或错误行的地址)。日志信息可包含要对目标地址所对应的存储器模块211的行执行的维护操作(例如PPR)的类型。可经由日志信息发送指示需要修复的行的维护旗标。然而，如果用于执行PPR的资源被耗尽，那么当主机尝试执行PPR时，主机可接收指示资源被耗尽的信令。资源是存储器装置的备用行，要修复的行针对sPPR被暂时重新映射到所述备用行或针对hPPR被永久重新映射到所述备用行。
如果所述行无法经由sPPR修复(即，没有足够的资源可用于执行sPPR)，那么可执行hPPR以将目标地址永久地重新映射到存储器模块211的不同行。如果所述行可经由sPPR修复(即，有足够的资源可用于执行sPPR)，那么可执行sPPR或hPPR以分别将目标地址暂时或永久地重新映射到存储器装置的不同行。用于执行sPPR而不是hPPR的标准的非限制性实例是执行时间。执行hPPR的执行时间可比执行sPPR的执行时间长。
如图2的232所指示，主机203可从存储器模块211请求事件记录。如234所指示，存储器模块211可将事件记录传送到主机203。如236所指示，主机203可将命令传送到存储器模块211以起始由存储器模块211执行维护操作。要执行的维护操作的类型可基于来自存储器模块211的事件记录。
如238所指示，由主机203提供的命令可包含指示要执行的维护操作的类型(例如，PPR)、实施所述类型的维护操作(例如，sPPR)的方法及/或操作特定参数的输入有效负载。操作特定参数的非限制性实例包含查询资源旗标及目标地址。如240所指示，来自主机203的命令可包含识别被耗尽的用于修复的资源的返回代码。
尽管图2说明主机203通过传送命令来起始维护操作，但是本公开的实施例不限于此。例如，在一些实施例中，存储器模块211可在没有来自外部源(例如主机203)的命令的情况下起始维护操作。然而，在一些实施例中，存储器模块211可需要由主机203启用以起始维护操作。
图3是对应于根据本公开的一些实施例的用于sPPR的方法350的流程图。方法350可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法350由关联于图1描述的存储器控制器100执行。尽管以特定序列或顺序展示，除非另有指定，否则可修改过程的顺序。因此，所说明的实施例应仅被理解为实例，并且所说明的过程可以不同顺序执行，且一些过程可并行执行。此外，在各种实施例中可省略一或多个过程。因此，并非在每一个实施例中都需要所有过程。其它过程流程是可能的。
在352，方法350可包含检测sPPR请求，例如关联于图2描述的维护操作命令。sPPR请求可由主机发出并由与其耦合的存储器装置接收。在一些实施例中，sPPR请求可在内部发出(例如，关联于图1描述的存储器模块111的存储器控制器100)，并且由存储器装置的本地控制器(例如，存储器装置122的逻辑电路系统)接收。在sPPR中，通过将存储在目标行中的数据从目标行复制到另一行来保留所述数据。
在353，方法350可包含将存储在存储器阵列(例如，存储器装置122)的与sPPR请求相关联的目标行中的数据写入到缓冲器(例如，高速缓存112)。将目标行的数据写入到缓冲器可包含设置与目标行相关联的保留旗标(例如，保留位)。设置保留旗标确保目标行的数据在存储在缓冲器中时不会被覆盖及/或改变。这很重要，因为一旦作为sPPR的部分修复目标行，数据将被写回目标行。设置保留旗标可包含将位改变到特定状态(例如1)。将目标行的数据写入到缓冲器可包含以零碎的方式(例如，逐字节)将目标行的数据写入到缓冲器。目标行的数据可通过多个写入操作写入到缓冲器，每一写入操作写入目标行的数据的相应子集。在一些实施例中，可执行第一写入操作以将目标行的数据的第一部分写入到缓冲器，并且可执行第二写入操作以将目标行的数据的第二部分写入到缓冲器。将数据写入到缓冲器后，设置保留旗标以避免从缓冲器中逐出数据。
在354，方法350可包含暂停在目标行上执行非维护请求。在355，方法350可包含响应于暂停在目标行上执行非维护请求，执行sPPR请求以修复目标行。sPPR请求可由存储器阵列的本地控制器执行。尽管在图3中没有如此说明，但与354及355相关联地描述的方法350的部分可并行出现。在一些实施例中，存储器装置可在存储器装置的本地控制器的队列中对来自存储器装置控制器的请求进行排队。
通过将存储在目标行中的数据传送到缓冲器并将目标行重新映射到缓冲器，可经由缓冲器及存储在其中的数据来服务与目标行相关联的请求，而不影响功能性。这补救在PPR期间丢失数据及/或数据不可用的潜在危险。例如，在一些实施例中，可与执行sPPR请求并发地在缓冲器上执行非维护请求。存储器控制器100可通过在缓冲器上执行来自主机(例如，主机103)的与目标行相关联的非维护请求来在修复目标行时服务非维护请求。存储器控制器100可并行地在缓冲器上执行非维护请求及在目标行上执行sPPR请求。
在356，方法350可包含在完成sPPR请求之后，恢复在目标行上执行非维护请求，并将存储在缓冲器中的数据写入到经修复的目标行。可执行在与目标行相关联的请求的执行被暂停时进行排队的请求。写入数据可包含取消设置保留旗标。取消设置保留旗标使存储在缓冲器中的数据能够被覆盖及/或改变。取消设置保留旗标可包含将位改变为与对应于保留旗标被设置的状态相反的特定状态(例如，0)。在一些实施例中，方法350可包含在完成sPPR请求之后，复位耦合到存储器阵列的控制器的刷新计数器。
图4是对应于根据本公开的一些实施例的用于hPPR的方法470的流程图。方法470可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法470由关联于图1描述的存储器控制器100执行。尽管以特定序列或顺序展示，除非另有指定，否则可修改过程的顺序。因此，所说明的实施例应仅被理解为实例，并且所说明的过程可以不同顺序执行，且一些过程可并行执行。此外，在各种实施例中可省略一或多个过程。因此，并非在每一个实施例中都需要所有过程。其它过程流程是可能的。
在472，方法470可包含检测hPPR请求。hPPR请求与存储器阵列(例如，存储器装置122)的目标行相关联。hPPR请求可由主机发出并由与其耦合的存储器模块(例如，存储器模块111)接收。在一些实施例中，hPPR请求可在内部发出(例如，由存储器控制器100、存储器装置控制器)并且由存储器阵列的本地控制器接收。在473，方法470可包含设置存储器阵列的本地控制器的PPR参数。PPR参数可指示目标行。
在474，方法470可包含在目标行上执行hPPR请求，以将对应于目标行的地址重新映射到存储器阵列的不同行。尽管图4中未说明，但方法470可包含由本地控制器在不同行上执行请求。因为hPPR将地址从对应于目标行重新映射到对应于不同的行，所以一旦hPPR请求完成，就可执行与所述地址相关联的请求。在一些实施例中，方法470可包含在完成hPPR请求之后，复位本地控制器的刷新计数器。
图5是根据本公开的若干实施例的实施PPR管理的计算机系统586的框图。计算机系统586可为其内可执行一组指令的机器，所述指令使机器执行本文论述的方法论中的任一或多者。在一些实施例中，计算机系统586可对应于主机系统(例如，关联于图1描述的主机103)，其包含、耦合到或利用一或多个存储器模块(例如，存储器模块111)，或者可用于执行控制器(例如，存储器控制器100)的操作，以执行操作系统来执行与PPR管理相关联的操作。在替代实施例中，所述机器可连接(例如，联网)到本地存取网(LAN)、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，在对等(或分布式)网络环境中作为对等机器操作，或在云端计算基础设施或环境中作为服务器或客户端机器操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥或能够(循序或以其它方式)执行指定由所述机器所采取的动作的一组指令的任何机器。此外，虽然说明单个机器，但是术语“机器”也应被认为包含个别地或共同地执行一组(或多组)指令以执行本文所论述的方法中的任一者或多者的机器的任何集合。
计算机系统586包含处理装置587、主存储器590(例如，ROM、快闪存储器、DRAM，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器589(例如，快闪存储器、静态随机存取存储器(SRAM)等)及数据存储器装置593，其经由总线588彼此通信。
处理装置587表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置587可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的一个处理器或实施指令集组合的多个处理器。处理装置587也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置587经配置以执行用于执行本文所论述的操作及步骤的指令591。计算机系统587可进一步包含网络接口装置595以通过网络596通信。
数据存储系统593可包含其上存储体现本文中描述的方法论或功能中的任一或多者的一或多组指令591或软件的机器可读存储媒体594(也称为计算机可读媒体)。指令591在其由计算机系统586执行期间也可完全或至少部分驻存于主存储器590内及/或处理装置587内，主存储器590及处理装置587也构成机器可读存储媒体。在一些实施例中，机器可读存储媒体594、数据存储系统593及/或主存储器590可对应于存储器模块111及/或存储器装置122。
在一些实施例中，指令591可包含用于实施用于PPR管理(在图5中的592处表示)的功能性的指令。例如，指令591可包含用于检测与和存储器装置相关联的目标行地址相关联的PPR请求并执行所述PPR请求的指令。指令591可包含用于与PPR请求的执行并发地暂停执行与目标行地址相关联的请求的指令。指令591可包含用于在PPR请求完成之后恢复执行与目标行地址相关联的请求的指令。
指令591可包含用于响应于PPR请求是sPPR请求，将目标行地址处的数据写入到缓冲器，在目标行地址处执行sPPR请求，以及响应于完成sPPR请求，将存储在缓冲器中的数据在目标行地址处写入到存储器装置的指令。指令591可包含用于与sPPR请求的执行并发地设置与目标行地址相关联的保留旗标的指令。指令591可包含用于响应于完成sPPR请求，取消设置保留旗标的指令。
指令591可包含用于响应于PPR请求是hPPR请求，在目标行地址处执行hPPR请求的指令。指令591可包含用于响应于完成hPPR请求而复位与存储器装置相关联的刷新计数器的指令。
尽管在实例实施例中将机器可读存储媒体594展示为单个媒体，但是术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被认为包含能够存储或编码一组指令以供机器执行并且致使机器执行本公开的方法中的任一者或多者的任何媒体。因此，术语“机器可读存储媒体”应被认为包含(但不限于)固态存储器、光学媒体及磁性媒体。
尽管本文中已说明及描述特定实施例，但所属领域的技术人员应了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本公开希望涵盖本公开的一或多个实施例的调适或变化。应了解，上述描述已以说明性方式而非限制性方式进行。所属领域的技术人员在审阅上文描述之后应明白上文实施例的组合及本文未明确描述的其它实施例。本公开的一或多个实施例的范围包含其中使用上文结构及过程的其它应用。因此，应参考所附权利要求书以及此类权利要求有权获得的等效物完整范围确定本公开的一或多个实施例的范围。
在前述具体实施方式中，出于简化本公开的目的，一些特征被一起分组在单个实施例中。本公开的这种方法不应解释为反映本公开的所公开实施例必须使用多于在每一权利要求中明确叙述的特征的意图。而是，如所附权利要求书反映，发明标的物存在于少于单个所公开实施例的全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。
Claims (19)
1.一种用于封装后修复管理的方法，其包括：
检测软封装包修复sPPR请求；
将存储在存储器阵列的与所述sPPR请求相关联的目标行中的数据写入到缓冲器；
暂停在所述目标行上执行非维护请求；
响应于暂停在所述目标行上执行非维护请求，在所述目标行上执行所述sPPR请求；及
在完成所述sPPR请求之后：
恢复在所述目标行上执行非维护请求；及
将存储在所述缓冲器中的所述数据写入到所述经修复的目标行。
2.根据权利要求1所述的方法，其中将所述目标行的所述数据写入到所述缓冲器包括设置与所述目标行相关联的保留旗标。
3.根据权利要求2所述的方法，其中写入经修复的数据包括取消设置所述保留旗标。
4.根据权利要求1所述的方法，其中将所述目标行的所述数据写入到所述缓冲器包括：
执行第一写入操作以将所述目标行的所述数据的第一部分写入到所述缓冲器；以及
执行第二写入操作以将所述目标行的所述数据的第二部分写入到所述缓冲器。
5.根据权利要求1所述的方法，其中暂停执行与所述目标行相关联的请求包括在修复所述目标行时对与所述目标行相关联的请求进行排队。
6.根据权利要求1所述的方法，其进一步包括与在所述目标行上执行所述sPPR请求并发地对存储在所述缓冲器中的数据执行非维护请求。
7.根据权利要求1所述的方法，其中暂停在所述目标行上执行非维护请求与在所述目标行上执行所述sPPR请求并发地发生。
8.根据权利要求1所述的方法，其进一步包括在完成所述sPPR请求之后，复位耦合到所述存储器阵列的控制器的刷新计数器。
9.一种用于封装后修复管理的方法，其包括：
检测硬封装后修复hPPR请求，其中所述hPPR请求与存储器阵列的目标行相关联；
设置所述存储器阵列的本地控制器的PPR参数，其中所述PPR参数指示所述目标行；以及
在所述目标行上执行所述hPPR请求，以将对应于所述目标行的地址重新映射到所述存储器阵列的不同行。
10.根据权利要求9所述的方法，其进一步包括响应于完成所述hPPR请求：
由所述本地控制器执行与所述经重新映射的目标行相关联的请求；或
复位所述本地控制器的刷新计数器；或
两者。
11.一种用于封装后修复管理的设备，其包括：
控制电路系统，其包括缓冲器，其中所述控制电路系统经配置以：
暂停执行与和存储器装置及封装后修复PPR请求相关联的目标地址相关联的请求；
将目标地址处的数据写入到所述缓冲器；以及
在所述存储器装置的对应于所述目标地址的行上执行所述PPR请求。
12.根据权利要求11所述的设备，其中所述控制电路系统进一步经配置以将由所述缓冲器存储的所述数据在所述目标地址处写入到所述存储器装置。
13.根据权利要求11所述的设备，其中所述控制电路进一步经配置以在完成所述PPR请求之后，恢复执行与所述目标地址相关联的请求。
14.根据权利要求11所述的设备，其中所述设备是包括所述存储器装置的存储器模块，并且其中所述控制电路系统包括所述存储器模块的存储器控制器。
15.根据权利要求11所述的设备，其中所述控制电路系统包括驻留于所述存储器装置上的本地控制器。
16.根据权利要求11所述的设备，其中所述控制电路进一步经配置以从主机或所述存储器装置或两者接收所述PPR请求。
17.一种用于封装后修复管理的设备，其包括：
存储器装置；及
本地控制器，其驻留在所述存储器装置上，其中所述本地控制器经配置以：
在所述存储器装置的对应于与所述存储器装置相关联的目标地址的第一行上执行封装后修复PPR请求；
作为执行所述PPR请求的部分，将所述目标地址重新映射到所述存储器装置的第二行；及
在完成所述PPR请求之后，复位所述本地控制器的刷新计数器。
18.一种非暂时性媒体，其存储与封装后修复管理相关联的指令，所述指令能够由处理装置执行以：
检测与和存储器装置相关联的目标行地址相关联的封装后修复PPR请求；
在所述目标行地址所对应的所述存储器装置的行上执行所述PPR请求；及
在所述PPR请求完成之后，恢复执行与所述目标行地址相关联的请求。
19.根据权利要求18所述的媒体，其进一步存储指令，所述指令能够执行以：
响应于所述PPR请求是软PPR sPPR请求：
将所述目标行地址处的数据写入到缓冲器；
在所述目标行地址处执行所述sPPR请求；以及
响应于完成所述sPPR请求，将存储在所述缓冲器中的所述数据在所述目标行地址写入到所述存储器装置；以及
响应于所述PPR请求是硬PPR hPPR请求：
在所述目标行地址处执行所述hPPR请求；以及
响应于完成所述hPPR请求，复位与所述存储器装置相关联的刷新计数器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202263348424P | 2022-06-02 | 2022-06-02 | |
| US63/348,424 | 2022-06-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117170928A true CN117170928A (zh) | 2023-12-05 |
Family
ID=88934271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310594448.XA Pending CN117170928A (zh) | 2022-06-02 | 2023-05-24 | 封装后修复管理 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230395184A1 (zh) |
| CN (1) | CN117170928A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240220265A1 (en) * | 2022-12-28 | 2024-07-04 | Advanced Micro Devices, Inc. | Resource Access Control |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10198314B2 (en) * | 2013-05-23 | 2019-02-05 | Rambus Inc. | Memory device with in-system repair capability |
| KR20160106319A (ko) * | 2015-03-02 | 2016-09-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| KR20160120006A (ko) * | 2015-04-07 | 2016-10-17 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| US10403390B1 (en) * | 2018-04-09 | 2019-09-03 | Micron Technology, Inc. | Post-packaging repair of redundant rows |
| KR102623234B1 (ko) * | 2018-08-14 | 2024-01-11 | 삼성전자주식회사 | 스토리지 장치 및 그것의 동작 방법 |
| KR102556939B1 (ko) * | 2019-04-15 | 2023-07-20 | 에스케이하이닉스 주식회사 | 오티피 메모리 회로 및 이를 포함하는 반도체 장치 |
| US10770164B1 (en) * | 2019-05-02 | 2020-09-08 | International Business Machines Corporation | Soft post package repair function validation |
| KR102657567B1 (ko) * | 2019-06-04 | 2024-04-16 | 에스케이하이닉스 주식회사 | 인에이블 신호 생성 회로 및 이를 이용하는 반도체 장치 |
| US11989106B2 (en) * | 2019-12-11 | 2024-05-21 | Intel Corporation | Inline buffer for in-memory post package repair (PPR) |
| KR102674032B1 (ko) * | 2019-12-26 | 2024-06-12 | 삼성전자주식회사 | 리페어 동작을 수행하는 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 |
| US11307785B2 (en) * | 2020-02-26 | 2022-04-19 | Dell Products L.P. | System and method for determining available post-package repair resources |
| US20210311638A1 (en) * | 2020-04-07 | 2021-10-07 | Micron Technology, Inc. | Apparatuses and methods for die replacement in stacked memory |
| US11106529B1 (en) * | 2020-07-22 | 2021-08-31 | Dell Products L.P. | Post package repair failure memory location reporting system |
| KR20220090794A (ko) * | 2020-12-23 | 2022-06-30 | 삼성전자주식회사 | 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 메모리 시스템 및 그것의 동작 방법 |
| US11984185B2 (en) * | 2021-04-07 | 2024-05-14 | Micron Technology, Inc. | Apparatuses and methods for zone-based soft post-package repair |
-
2022
- 2022-10-03 US US17/959,191 patent/US20230395184A1/en active Pending
-
2023
- 2023-05-24 CN CN202310594448.XA patent/CN117170928A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230395184A1 (en) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100383751C (zh) | 用于动态镜像库寻址的系统和方法 | |
| US10593380B1 (en) | Performance monitoring for storage-class memory | |
| US10289507B1 (en) | Distributed rebuild of failed storage device | |
| US10241722B1 (en) | Proactive scheduling of background operations for solid state drives | |
| US10936200B2 (en) | System and method for improved RDMA techniques for multi-host network interface controllers | |
| CN105556930A (zh) | 针对远程存储器访问的nvm express控制器 | |
| US11314635B1 (en) | Tracking persistent memory usage | |
| KR102378466B1 (ko) | 메모리 장치 및 모듈 | |
| US10365827B1 (en) | Spread space tracking | |
| US11500719B1 (en) | Reliability improvements for memory technologies | |
| CN117170928A (zh) | 封装后修复管理 | |
| US12093566B2 (en) | Memory controller for managing raid information | |
| WO2019218110A1 (en) | Technologies for providing remote out-of-band firmware updates | |
| US20240004791A1 (en) | Controller cache architeture | |
| US10506042B2 (en) | Storage system that includes a plurality of routing circuits and a plurality of node modules connected thereto | |
| US11221873B2 (en) | Hierarchical memory apparatus | |
| US11934270B2 (en) | Write command execution for data protection and recovery schemes | |
| US20240004799A1 (en) | Memory controller architecture | |
| US20240086090A1 (en) | Memory channel disablement | |
| US11609852B2 (en) | Hierarchical memory apparatus | |
| WO2023208228A1 (zh) | 存储装置及数据处理方法 | |
| US20210055882A1 (en) | Hierarchical memory apparatus | |
| CN117420945A (zh) | 用于经由多个模式存取存储器装置的控制器和方法 | |
| CN117331859A (zh) | 用于存储器控制器架构的系统、设备及方法 | |
| CN117170575A (zh) | 用于数据保护及恢复的存储器地址转译 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |