CN117170748A - 一种基于simd并行求解矩阵的方法、电子设备及存储介质 - Google Patents
一种基于simd并行求解矩阵的方法、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117170748A CN117170748A CN202311112108.5A CN202311112108A CN117170748A CN 117170748 A CN117170748 A CN 117170748A CN 202311112108 A CN202311112108 A CN 202311112108A CN 117170748 A CN117170748 A CN 117170748A
- Authority
- CN
- China
- Prior art keywords
- vector
- simd
- processors
- matrix
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000012545 processing Methods 0.000 claims abstract description 23
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 19
- 239000013598 vector Substances 0.000 claims description 126
- 238000004590 computer program Methods 0.000 claims description 15
- 230000011218 segmentation Effects 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 abstract description 17
- 238000002939 conjugate gradient method Methods 0.000 description 9
- 238000007667 floating Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 241001347978 Major minor Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- AQTIRDJOWSATJB-UHFFFAOYSA-K antimonic acid Chemical compound O[Sb](O)(O)=O AQTIRDJOWSATJB-UHFFFAOYSA-K 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
本发明公开了一种基于SIMD并行求解矩阵的方法、电子设备及存储介质。所述方法包括:将输入的矩阵处理为对称正定矩阵A;通过电子设备的SIMD功能采用一个控制器控制多个处理器对矩阵方程组Ax=b使用共轭梯度算法进行迭代求解;将求解结果作为输出结果输出;该方法基于SIMD硬件架构的并行处理能力,利用SIMD指令加速共轭梯度算法的运算,提高了共轭梯度算法的计算效率和性能。
Description
技术领域
本发明实施例涉及计算机数据处理技术领域,尤其涉及一种基于SIMD并行求解矩阵的方法、电子设备及存储介质。
背景技术
共轭梯度法是一种常用的优化算法,广泛应用于图像处理和信号处理等领域进行矩阵求解。共轭梯度法的收敛速度与系数矩阵的条件数紧密相关,条件数越小收敛性越好,该算法可以在很少的几步就会获得高精度的近似解,但是,当系数矩阵的条件数很大时,收敛速度就会很慢,导致求解速度较慢。
2000年以来,分布主存并行技术发展迅速,同时共享主存并行机不断进步,特别是多处理机服务器的推广应用,增强了共享主存并行处理技术。单指令流多数据流SIMD是一种采用一个控制器来控制多个处理器,同时对一组数据中的每一个分别执行相同的操作从而实现空间上的并行性的技术。
现有的共轭梯度法进行矩阵求解的存储量和计算量很大,涉及巨大的数据阵列和大规模的数据运算,普通计算机通过单次数据处理进行数据计算已无法满足日益增长的数据量与对数据的快速实时处理运算的要求。
发明内容
本发明提供了一种基于SIMD并行求解矩阵的方法、电子设备及存储介质,以解决现有的共轭梯度法进行矩阵求解计算效率较低的问题。
根据本发明的一方面,提供了一种基于SIMD并行求解矩阵的方法,包括:
将输入的矩阵处理为对称正定矩阵A;通过电子设备的SIMD功能采用一个控制器控制多个处理器对矩阵方程组Ax=b使用共轭梯度算法进行迭代求解;
将求解结果作为输出结果输出。
进一步的,在进行迭代求解之前,还包括:进行数据初始化得到初始化数据。
进一步的,所述数据初始化包括初始化初始解向量x0、梯度向量g0=b-Ax0、共轭方向向量d0=g0、系数标量变量α和β以及初始化计数器k=0。
所述通过电子设备的SIMD功能采用一个控制器控制多个处理器对矩阵方程组Ax=b使用共轭梯度算法进行迭代求解,包括:
将矩阵方程组Ax=b中的对称正定矩阵A和向量b按照SIMD寄存器的位宽进行分割,并将分割结果加载到对应的寄存器中;
基于初始化数据,使用SIMD指令集通过一个控制器控制多个处理器将对应的分割结果计算迭代步长αk;
使用SIMD指令通过一个控制器控制多个处理器根据所述迭代步长αk以及共轭方向向量dk更新解向量xk和梯度向量gk;
根据所述梯度向量gk以及更新后得到的新的梯度向量gk+1计算新的组合系数βk;
使用SIMD指令通过一个控制器控制多个处理器并行计算所述共轭方向向量dk与所述新的组合系数βk的乘积,将得到的结果累加到所述新的梯度向量gk+1中得到新的共轭方向向量dk+1;
更新计数器k=k+1,判断‖gk‖小于预设数值时终止迭代。
进一步的,SIMD寄存器的位宽由比特数表征,正定矩阵A和向量b由双精度浮点数构成,一个双精度浮点数占用两个字符,一个字符占用多个比特,一个双精度浮点数按照高低位分割为小数点前的指数和小数点后的尾数。
进一步的,所述基于初始化数据,使用SIMD指令集通过一个控制器控制多个处理器将对应的分割结果执行乘法操作计算迭代步长αk,包括:
计算梯度向量gk的内积,使用SIMD指令将所述内积存储到对应的寄存器后并行传输到多个处理器;
使用SIMD指令通过一个控制器控制多个处理器将共轭方向向量dk与所述称正定矩阵A进行并行乘法操作得到向量Adk,并存储到对应的寄存器内;
使用SIMD指令通过一个控制器控制多个处理器计算所述共轭方向向量dk的转置矩阵dk T与所述向量Adk的乘积;
使用SIMD指令通过一个控制器控制多个处理器并行计算所述内积与所述乘积的比值得到迭代步长αk。
进一步的,所述使用SIMD指令通过一个控制器控制多个处理器根据所述迭代步长αk以及共轭方向向量dk更新解向量xk和梯度向量gk,包括:
使用SIMD指令通过一个控制器控制多个处理器并行计算共轭方向向量dk与所述迭代步长αk的乘积,将计算结果累加到解向量xk上得到新的解向量xk+1;
使用SIMD指令通过一个控制器控制多个处理器并行计算向量Adk与所述迭代步长αk的乘积得到结果向量,将所述结果向量通过减法运算到梯度向量gk中得到新的梯度向量gk+1。
进一步的,所述根据所述梯度向量gk以及更新后得到的新的梯度向量gk+1计算新的组合系数βk,包括:
计算更新后得到的新的梯度向量gk+1的内积,并将所述内积存储到对应的寄存器内;
计算梯度向量gk的转置矩阵与所述新的梯度向量gk+1的乘积;
计算所述内积与所述乘积的比值得到新的组合系数βk。
根据本发明的另一方面,提供了一种电子设备,所述电子设备包括:
一个控制器和多个处理器、与所述多个处理器通信连接的寄存器、与所述控制器相连的计数器以及寄存器;
其中,所述寄存器存储有可被所述多个处理器执行的计算机程序,所述计算机程序被所述多个处理器执行,以使所述多个处理器能够执行本发明任一实施例所述的基于SIMD并行求解矩阵的方法。
根据本发明的另一方面,提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现本发明任一实施例所述的基于SIMD并行求解矩阵的方法。
本发明实施例的技术方案,通过将输入的矩阵处理为对称正定矩阵A;通过电子设备的SIMD功能采用一个控制器控制多个处理器对矩阵方程组Ax=b使用共轭梯度算法进行迭代求解;将求解结果作为输出结果输出,解决了现有的共轭梯度法进行矩阵求解计算效率较低的问题,取到了基于SIMD硬件架构的并行处理能力,利用SIMD指令加速共轭梯度算法的运算,提高了共轭锑酸算法的计算效率和性能的有益效果。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种基于SIMD并行求解矩阵的方法的流程示意图;
图2为本发明实施例二提供的一种基于SIMD并行求解矩阵的方法的流程示意图;
图3为本发明实施例的基于SIMD并行求解矩阵的方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。应当理解,本发明的方法实施方式中记载的各个步骤可以按照不同的顺序执行,和/或并行执行。此外,方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本发明的范围在此方面不受限制。
本文使用的术语“包括”及其变形是开放性包括,即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”;术语“另一实施例”表示“至少一个另外的实施例”;术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要注意,本发明中提及的“一个”、“多个”的修饰是示意性而非限制性的,本领域技术人员应当理解,除非在上下文另有明确指出,否则应该理解为“一个或多个”。
本发明实施方式中的多个装置之间所交互的消息或者信息的名称仅用于说明性的目的,而并不是用于对这些消息或信息的范围进行限制。
实施例一
图1为本发明实施例一提供的一种基于SIMD并行求解矩阵的方法的流程示意图,该方法可适用于大型矩阵求解的情况,该方法可以由电子设备来执行,其中该电子设备具有多个处理器,在本实施例中电子设备包括但不限于:多处理机服务器。
如图1所示,本发明实施例一提供的一种基于SIMD并行求解矩阵的方法,包括如下步骤:
S110、将输入的矩阵处理为对称正定矩阵A。
在本实施例中,在获取输入的矩阵后,判断输入的矩阵是否为对称正定矩阵,对称正定矩阵的特征值均为正数,对称正定矩阵的各阶顺序主子式均大于零。
其中,可以使用线性代数将矩阵转换为对称正定矩阵,对此不作赘述。
需要说明的是,将输入矩阵转换为对称正定矩阵后才可以使用共轭梯度法进行矩阵求解。
S120、通过电子设备的SIMD功能采用一个控制器控制多个处理器对矩阵方程组Ax=b使用共轭梯度算法进行迭代求解。
其中,对一个含有n个未知量和n个等式的线性方程组:
a11x1+a12x2+…+a1nxn=b1
a11x1+a12x2+…+a1nxn=b2
a11x1+a12x2+…+a1nxn=bn
对上述线性方程组进行求解,可以将其化简为矩阵方程组Ax=b进行求解,即求解x。
其中,A为N×N的对称正定矩阵:
x为N×1的列向量:
b为N×1的列向量:
矩阵方程组Ax=b可以扩写为:
可以理解的是,由于共轭梯度法是一个迭代求解的过程,因此需要对数据进行初始化操作。
具体的,数据初始化可以包括初始化初始解向量x0、梯度向量g0=b-Ax0、共轭方向向量d0=g0、系数标量变量α和β以及初始化计数器k=0。
本实施例中,使用共轭梯度算法求解矩阵可以利用电子设备的SIMD功能,需要将对称正定矩阵A和向量b按照SIMD寄存器的位宽进行分割,将分割后的数据加载到对应的寄存器中存储,在需要计算时,使用SIMD指令集通过一个控制器控制多个处理器对寄存器中存储的数据进行并行计算,直到迭代结束得到求解结果。
可以理解的是,SIMD硬件架构具有并行处理能力,共轭梯度法里有很多矩阵和向量乘法运算,使用单指令多数据的硬件架构可以加速矩阵运算。
S130、将求解结果作为输出结果输出。
本实施例中,可以将步骤S120的求解结果作为电子设备的输出结果。
本发明实施例一提供的一种基于SIMD并行求解矩阵的方法,首先将输入的矩阵处理为对称正定矩阵A;然后通过电子设备的SIMD功能采用一个控制器控制多个处理器对矩阵方程组Ax=b使用共轭梯度算法进行迭代求解;最终将求解结果作为输出结果输出。上述方法基于SIMD硬件架构的并行处理能力,利用SIMD指令加速共轭梯度算法的运算,提高了共轭梯度算法的计算效率和性能。
实施例二
图2为本发明实施例二提供的一种基于SIMD并行求解矩阵的方法的流程示意图,本实施例二在上述各实施例的基础上进行优化。本实施例尚未详尽的内容请参考实施例一。
如图2所示,本发明实施例二提供的一种基于SIMD并行求解矩阵的方法,包括如下步骤:
S210、将输入的矩阵处理为对称正定矩阵A。
S220、将矩阵方程组Ax=b中的对称正定矩阵A和向量b按照SIMD寄存器的位宽进行分割,并将分割结果加载到对应的寄存器中。
其中,SIMD寄存器的位宽由比特数表征,正定矩阵A和向量b由浮点数构成,一个浮点数占用两个字符,一个字符占用多个比特,一个浮点数按照高低位分割为小数点前的指数和小数点后的尾数。
示例性的,SIMD寄存器的位宽为560比特,一个字符占用35比特。如果对称正定矩阵A为128阶的二维矩阵,二维矩阵由双精度浮点数组成,按照SIMD寄存器的位宽为560比特进行分割后,一次可以8个双精度浮点数的加载到对应寄存器。
S230、基于初始化数据,使用SIMD指令集通过一个控制器控制多个处理器将对应的分割结果计算迭代步长αk。
其中,迭代步长由初始化数据中的系数标量变量α表示,迭代步长在每次迭代时都要重新计算,第一次迭代计算的迭代步长为α1,第二次迭代计算的迭代步长为α2,αk第k次迭代计算的迭代步长。
本实施例中,每次迭代时,可以利用SIMD指令集执行矩阵和向量的乘法计算,实现并行计算得到迭代步长αk。
进一步的,基于初始化数据,使用SIMD指令集通过一个控制器控制多个处理器将对应的分割结果执行乘法操作计算迭代步长αk,包括:
计算梯度向量gk的内积,使用SIMD指令将所述内积存储到对应的寄存器后并行传输到多个处理器;
使用SIMD指令通过一个控制器控制多个处理器将共轭方向向量dk与所述称正定矩阵A进行并行乘法操作得到向量Adk并存储到对应的寄存器内;
使用SIMD指令通过一个控制器控制多个处理器计算所述共轭方向向量dk的转置矩阵与所述向量Adk的乘积;
使用SIMD指令通过一个控制器控制多个处理器并行计算所述内积与所述乘积的比值得到迭代步长αk。
其中,dk表示第k次迭代的共轭方向向量,xk表示第k次迭代的解向量,gk表示第k次迭代的梯度向量。
具体的,执行如下计算步骤:
(1)计算梯度向量的内积使用SIMD指令将/>的数值存储到寄存器后并行广播到所有处理器;
(2)使用SIMD指令对共轭方向向量dk的所有数据与对称正定矩阵A进行并行乘法操作得到向量Adk,并存储到对应的寄存器内;
(3)使用SIMD指令计算标量变量
(4)计算迭代步长
S240、使用SIMD指令通过一个控制器控制多个处理器根据所述迭代步长αk以及共轭方向向量dk更新解向量xk和梯度向量gk。
进一步的,所述使用SIMD指令通过一个控制器控制多个处理器根据所述迭代步长αk以及共轭方向向量dk更新解向量xk和梯度向量gk,包括:
使用SIMD指令通过一个控制器控制多个处理器并行计算共轭方向向量dk与所述迭代步长αk的乘积,将计算结果累加到解向量xk上得到新的解向量xk+1;
使用SIMD指令通过一个控制器控制多个处理器并行计算向量Adk与所述迭代步长αk的乘积得到结果向量,将所述结果向量通过减法运算到梯度向量gk中得到新的梯度向量gk+1。
其中,新的解向量xk+1=xk+αkdk,具体为:使用SIMD指令对共轭方向向量dk的所有数据进行并行乘以αk的乘法操作,并累加到向量xk中,完成xk的更新。
其中,计算新的梯度向量gk+1=gk-αkAdk,具体为:使用SIMD指令对向量Adk所有元素进行并行乘以αk的乘法操作,并通过减法运算到梯度向量gk中,完成对梯度向量gk的更新。
S250、根据所述梯度向量gk以及更新后得到的新的梯度向量gk+1计算新的组合系数βk。
进一步的,根据所述梯度向量gk以及更新后得到的新的梯度向量gk+1计算新的组合系数βk,包括:
计算更新后得到的新的梯度向量gk+1的内积,并将所述内积存储到对应的寄存器内;
计算梯度向量gk的转置矩阵与所述新的梯度向量gk+1的乘积;
计算所述内积与所述乘积的比值得到新的组合系数βk。
其中,新的组合系数具体计算过程为:
(1)计算新的梯度向量内积并存储;
(2)计算系数
S260、使用SIMD指令通过一个控制器控制多个处理器并行计算所述共轭方向向量dk与所述新的组合系数βk的乘积,将得到的结果累加到所述新的梯度向量gk+1中得到新的共轭方向向量dk+1。
其中,计算新的共轭方向向量dk+1=gk+1+βkdk,具体为:使用SIMD指令对向量dk所有元素进行并行乘以βk的乘法操作,并累加到向量gk中,完成对共轭方向向量dk+1的更新。
S270、更新计数器k=k+1,判断‖gk‖小于预设数值时终止迭代。
其中,如果‖gk‖<ε,则终止迭代;否则继续迭代。ε的取值根据数据精度确定,示例性的,ε取值为1e-10次方。
S280、将求解结果作为输出结果输出。
本发明实施例二提供的一种基于SIMD并行求解矩阵的方法,具体化了通过电子设备的SIMD功能采用一个控制器控制多个处理器对矩阵方程组Ax=b使用共轭梯度算法进行迭代求解的过程。上述方法基于SIMD硬件架构的并行处理能力,利用SIMD指令加速共轭梯度法的运算,加速矩阵运算,提高了共轭梯度法的计算效率和性能;利用SIMD硬件架构,通过对矩阵数据的并行加载和运算,加速了迭代过程中的矩阵-向量乘法的并行计算,提高了计算速度,可以比CPU快一个数量级;基于SIMD硬件架构设计,可以与现有的SIMD指令集兼容,无需修改硬件结构,提高了实施的可行性和灵活性。
本发明实施例在上述各实施例的技术方案的基础上,提供了一种具体的实施方式。
以128阶的对称正定矩阵A为例进行说明:
已知对称正定矩阵A:
其中,主对角线的数据为375000,275000,…,275000,375000,一共128个数据,两条副主对角线都是-10,同时a17,1=a1,17=a18,2=a2,18=…=a112,128=a128,112=-25000。
向量b:
其中,b1,1=9000,b2,1=b3,1=b4,1=…=b15,1=1000,b16,1=3000,b17,1=8000,b32,1=2000,b33,1=8000,b48,1=2000,b49,1=8000,b64,1=2000,b65,1=8000,b80,1=2000,b81,1=8000,b96,1=2000,b97,1=8000,b112,1=2000,b113,1=8000,b128,1=2000。
设定ε=10-10,则经过79步迭代,达到收敛条件,求出x。以上数字均为双精度浮点数(省略小数点)。每个迭代过程中可以同时进行8个数字的加载和向量累加计算。
实施例三
图3示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图3所示,电子设备10包括一个控制器11和多个处理器12、与多个处理器12通信连接的寄存器13以及与控制器11相连的计数器15,其中,寄存器13存储有可被至少一个处理器执行的计算机程序,多个处理器12可以根据存储在寄存器13中的计算机程序,来执行各种适当的指令。电子设备10中的多个部件连接至I/O接口16,包括:输入单元17,例如键盘、鼠标等;输出单元18,例如各种类型的显示器、扬声器等;存储单元20,例如磁盘、光盘等;以及通信单元19,例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。控制器11、多个处理器12、寄存器13以及计数器15通过总线14相连。
多个处理器12可以是各种具有处理和计算能力的通用和/或专用处理组件。多个处理器12的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。多个处理器12执行上文所描述的各个方法和处理,例如基于SIMD并行求解矩阵的方法。
在一些实施例中,基于SIMD并行求解矩阵的方法可被实现为计算机程序,其被有形地包含于计算机可读存储介质,例如存储单元20。在一些实施例中,计算机程序的部分或者全部可以经由ROM和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM并由多个处理器12执行时,可以执行上文描述的基于SIMD并行求解矩阵的方法中的一个或多个步骤。备选地,在其他实施例中,多个处理器12可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行基于SIMD并行求解矩阵的方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器,使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中,计算机可读存储介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。备选地,计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在电子设备上实施此处描述的系统和技术,该电子设备具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,又称为云计算服务器或云主机,是云计算服务体系中的一项主机产品,以解决了传统物理主机与VPS服务中,存在的管理难度大,业务扩展性弱的缺陷。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种基于SIMD并行求解矩阵的方法,其特征在于,所述方法包括:
将输入的矩阵处理为对称正定矩阵A;通过电子设备的SIMD功能采用一个控制器控制多个处理器对矩阵方程组Ax=b使用共轭梯度算法进行迭代求解;
将求解结果作为输出结果输出。
2.根据权利要求1所述的方法,其特征在于,在进行迭代求解之前,还包括:进行数据初始化得到初始化数据。
3.根据权利要求2所述的方法,其特征在于,所述数据初始化包括初始化初始解向量x0、梯度向量g0=b-Ax0、共轭方向向量d0=g0、系数标量变量α和β以及初始化计数器k=0。
4.根据权利要求1所述的方法,其特征在于,所述通过电子设备的SIMD功能采用一个控制器控制多个处理器对矩阵方程组Ax=b使用共轭梯度算法进行迭代求解,包括:
将矩阵方程组Ax=b中的对称正定矩阵A和向量b按照SIMD寄存器的位宽进行分割,并将分割结果加载到对应的寄存器中;
基于初始化数据,使用SIMD指令集通过一个控制器控制多个处理器将对应的分割结果计算迭代步长αk;
使用SIMD指令通过一个控制器控制多个处理器根据所述迭代步长αk以及共轭方向向量dk更新解向量xk和梯度向量gk;
根据所述梯度向量gk以及更新后得到的新的梯度向量gk+1计算新的组合系数βk;
使用SIMD指令通过一个控制器控制多个处理器并行计算所述共轭方向向量dk与所述新的组合系数βk的乘积,将得到的结果累加到所述新的梯度向量gk+1中得到新的共轭方向向量dk+1;
更新计数器k=k+1,判断||gk||小于预设数值时终止迭代。
5.根据权利要求4所述的方法,其特征在于,SIMD寄存器的位宽由比特数表征,正定矩阵A和向量b由双精度浮点数构成,一个双精度浮点数占用两个字符,一个字符占用多个比特,一个双精度浮点数按照高低位分割为小数点前的指数和小数点后的尾数。
6.根据权利要求4所述的方法,其特征在于,所述基于初始化数据,使用SIMD指令集通过一个控制器控制多个处理器将对应的分割结果执行乘法操作计算迭代步长αk,包括:
计算梯度向量gk的内积,使用SIMD指令将所述内积存储到对应的寄存器后并行传输到多个处理器;
使用SIMD指令通过一个控制器控制多个处理器将共轭方向向量dk与所述称正定矩阵A进行并行乘法操作得到向量Adk,并存储到对应的寄存器内;
使用SIMD指令通过一个控制器控制多个处理器计算所述共轭方向向量dk的转置矩阵与所述向量Adk的乘积;
使用SIMD指令通过一个控制器控制多个处理器并行计算所述内积与所述乘积的比值得到迭代步长αk。
7.根据权利要求4所述的方法,其特征在于,所述使用SIMD指令通过一个控制器控制多个处理器根据所述迭代步长αk以及共轭方向向量dk更新解向量xk和梯度向量gk,包括:
使用SIMD指令通过一个控制器控制多个处理器并行计算共轭方向向量dk与所述迭代步长αk的乘积,将计算结果累加到解向量xk上得到新的解向量xk+1;
使用SIMD指令通过一个控制器控制多个处理器并行计算向量Adk与所述迭代步长αk的乘积得到结果向量,将所述结果向量通过减法运算到梯度向量gk中得到新的梯度向量gk+1。
8.根据权利要求4所述的方法,其特征在于,所述根据所述梯度向量gk以及更新后得到的新的梯度向量gk+1计算新的组合系数βk,包括:
计算更新后得到的新的梯度向量gk+1的内积,并将所述内积存储到对应的寄存器内;
计算梯度向量gk的转置矩阵与所述新的梯度向量gk+1的乘积;
计算所述内积与所述乘积的比值得到新的组合系数βk。
9.一种电子设备,其特征在于,所述电子设备包括:
一个控制器和多个处理器、与所述多个处理器通信连接的寄存器、与所述控制器相连的计数器以及寄存器;
其中,所述寄存器存储有可被所述多个处理器执行的计算机程序,所述计算机程序被所述多个处理器执行,以使所述多个处理器能够执行权利要求1-8中任一项所述的基于SIMD并行求解矩阵的方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现权利要求1-8中任一项所述的基于SIMD并行求解矩阵的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311112108.5A CN117170748A (zh) | 2023-08-30 | 2023-08-30 | 一种基于simd并行求解矩阵的方法、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311112108.5A CN117170748A (zh) | 2023-08-30 | 2023-08-30 | 一种基于simd并行求解矩阵的方法、电子设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117170748A true CN117170748A (zh) | 2023-12-05 |
Family
ID=88944207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311112108.5A Pending CN117170748A (zh) | 2023-08-30 | 2023-08-30 | 一种基于simd并行求解矩阵的方法、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117170748A (zh) |
-
2023
- 2023-08-30 CN CN202311112108.5A patent/CN117170748A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10884734B2 (en) | Generalized acceleration of matrix multiply accumulate operations | |
CN108701250B (zh) | 数据定点化方法和装置 | |
US9519460B1 (en) | Universal single instruction multiple data multiplier and wide accumulator unit | |
US20240303076A1 (en) | Generalized acceleration of matrix multiply accumulate operations | |
EP3931756A1 (en) | Neural network layer processing with normalization and transformation of data | |
US20190138922A1 (en) | Apparatus and methods for forward propagation in neural networks supporting discrete data | |
CN112835551B (zh) | 用于处理单元的数据处理方法、电子设备和计算机可读存储介质 | |
US20210182024A1 (en) | Mixed precision floating-point multiply-add operation | |
CN113407351B (zh) | 执行运算的方法、装置、芯片、设备、介质和程序产品 | |
CN118012628A (zh) | 一种数据处理方法、装置和存储介质 | |
JP2023103419A (ja) | 演算方法、装置、チップ、電子機器及び記憶媒体 | |
CN117170748A (zh) | 一种基于simd并行求解矩阵的方法、电子设备及存储介质 | |
CN115237372A (zh) | 一种乘法电路、机器学习运算电路、芯片及数据处理方法 | |
JP2022024080A (ja) | ニューラルネットワークの積和演算方法及び装置 | |
US20190073584A1 (en) | Apparatus and methods for forward propagation in neural networks supporting discrete data | |
CN115759260B (zh) | 深度学习模型的推理方法、装置、电子设备和存储介质 | |
Tan et al. | Efficient Multiple-Precision and Mixed-Precision Floating-Point Fused Multiply-Accumulate Unit for HPC and AI Applications | |
US9141586B2 (en) | Method, apparatus, system for single-path floating-point rounding flow that supports generation of normals/denormals and associated status flags | |
WO2023141933A1 (en) | Techniques, devices, and instruction set architecture for efficient modular division and inversion | |
CN118312130B (zh) | 数据处理方法及装置、处理器、电子设备、存储介质 | |
CN118051264A (zh) | 一种矩阵处理方法、装置、电子设备和存储介质 | |
US20220051095A1 (en) | Machine Learning Computer | |
CN117973470A (zh) | 数据处理装置、方法、芯片、设备和存储介质 | |
US20110153702A1 (en) | Multiplication of a vector by a product of elementary matrices | |
CN117992715A (zh) | 一种基于异构众核的对界融合批量浮点精度转换方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |