CN118051264A - 一种矩阵处理方法、装置、电子设备和存储介质 - Google Patents

Abstract

本申请公开了一种矩阵处理方法、装置、电子设备和存储介质。具体包括：获取待处理稀疏矩阵和待处理稠密矩阵；根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况；根据非零元素分布情况和预设的内容索引存储器，控制待处理稀疏矩阵与待处理稠密矩阵进行预设运算，确定矩阵处理结果。本申请实施例的技术方案，根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况，并结合内容索引存储器中保存的运算进度，对稀疏矩阵和稠密矩阵进行运算，不仅能够避免零元素计算占用计算资源的问题，还能够进一步的提高矩阵运算的效率。

Description

一种矩阵处理方法、装置、电子设备和存储介质

技术领域

本申请涉及数据处理技术领域，尤其涉及一种矩阵处理方法、装置、电子设备和存储介质。

背景技术

随着人工智能和机器学习技术的研究与发展，越来越多的技术人员开始采用例如深度神经网络等机器学习技术，在机器人、计算机视觉等领域有着广泛应用。在机器学习技术和模型中，往往将数据转化为矩阵的形式进行处理。因此，对于机器学习模型中的矩阵处理，成为相关领域技术人员的研究问题之一。

当前，相关领域技术人员主要采用向量体系结构对机器学习模型中的矩阵运算进行处理，尤其是RISC-V中的V拓展，是专门用于进行向量运算的指令集，但是这种方式也仅仅是基于基础的矩阵和向量的乘法进行指令的运用，其计算速度较慢，矩阵处理效率低。

发明内容

本申请提供了一种矩阵处理方法、装置、电子设备和存储介质，以提高矩阵处理的效率。

根据本申请的一方面，提供了一种矩阵处理方法，包括：

获取待处理稀疏矩阵和待处理稠密矩阵；

根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况；

根据非零元素分布情况和预设的内容索引存储器，控制待处理稀疏矩阵与待处理稠密矩阵进行预设运算，确定矩阵处理结果。

根据本申请的另一方面，提供了一种矩阵处理装置，所述装置包括：

矩阵获取模块，用于获取待处理稀疏矩阵和待处理稠密矩阵；

元素分布模块，用于根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况；

矩阵运算模块，用于根据非零元素分布情况和预设的内容索引存储器，控制待处理稀疏矩阵与待处理稠密矩阵进行预设运算，确定矩阵处理结果。

根据本申请的另一方面，提供了一种电子设备，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本申请任一实施例所述的矩阵处理方法。

根据本申请的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本申请任一实施例所述的矩阵处理方法。

本申请实施例的技术方案，根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况，并结合内容索引存储器中保存的运算进度，对稀疏矩阵和稠密矩阵进行运算，不仅能够避免零元素计算占用计算资源的问题，还能够进一步的提高矩阵运算的效率。

应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本申请实施例一提供的一种矩阵处理方法的流程图；

图2A是根据本申请实施例二所适用的矩阵运算压缩格式数据的示意图；

图2B是根据本申请实施例二所适用的压缩格式数据确定过程的示意图；

图2C是根据本申请实施例二所适用的矩阵运算的硬件示意图；

图2D是根据本申请实施例二所适用的稀疏矩阵和稠密矩阵乘运算过程的示意图；

图3是根据本申请实施例三提供的一种矩阵处理装置的结构示意图；

图4是实现本申请实施例的矩阵处理方法的电子设备的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1为本申请实施例一提供了一种矩阵处理方法的流程图，本实施例可适用于稀疏矩阵和稠密矩阵相乘运算的情况，该方法可以由矩阵处理装置来执行，该矩阵处理装置可以采用硬件和/或软件的形式实现，该矩阵处理装置可配置于电子设备中。如图1所示，该方法包括：

S110、获取待处理稀疏矩阵和待处理稠密矩阵。

其中，待处理稀疏矩阵和待处理稠密矩阵即可以是需要进行二者之间的运算的矩阵，稀疏矩阵可以是行列中非零元素较为稀少的矩阵，例如各类机器学习算法或者模型中的权重矩阵；相应的，稠密矩阵可以是行列中非零元素较多、较密集的矩阵，例如各类机器学习算法或者模型中的特征矩阵。特征矩阵由于矩阵中包括很多特征信息和数据，因此零元素非常少，因此可以归类为稠密矩阵；相应的，权重矩阵由于只标记权重，零元素较多，非零元素较少，因此可以归类为稀疏矩阵。

S120、根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况。

其中，压缩格式数据可以是稀疏矩阵的压缩存储格式，一般的，为了便于存储，矩阵形式的数据会经过预设压缩方式的压缩后进行存储，例如可以采用CSR格式(CompressedSparse Row，稀疏矩阵的压缩存储格式)。其中，所述压缩格式数据包括非零元素标记数组，非零元素标记数组用于标记稀疏矩阵中每行的非零元素的位置。

需要说明的是，现有技术中的CSR格式仅仅对稀疏矩阵进行压缩保存操作，需要进行计算时依旧需要根据完全解析后的矩阵进行计算，可以理解的是，直接对稀疏矩阵进行运算的时候，所有稀疏矩阵中的零元素也会参与运算，由于只有非零元素具备计算意义，对计算结果有影响，所有的非零元素参与计算只能够占用运算资源，拖累运算速度，降低运算效率。因此，本申请实施例引入非零元素标记数组，在现有的CSR格式中加入一个记录稀疏矩阵每行中非零元素位置的数组。

在一种可选实施方式中，所述根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况，可以包括：从压缩格式数据中读取非零元素标记数组，并存储至预设的标记寄存器，以确定非零元素分布情况。

当解析压缩存储格式后，非零元素标记数组随之解析，以提供稀疏矩阵中的非零元素所在行列位置，也即非零元素分布情况，也就有助于避免零元素的计算占用计算资源，在进行矩阵运算的过程中能够仅计算非零元素得到结果矩阵，因此能够大大提高矩阵运算的效率。

S130、根据非零元素分布情况和预设的内容索引存储器，控制待处理稀疏矩阵与待处理稠密矩阵进行预设运算，确定矩阵处理结果。

其中，内容索引存储器作为执行矩阵运算过程中的预设的存储器，该内容索引存储器可以存储待处理稀疏矩阵与待处理稠密矩阵进行计算的过程信息，而非零元素分布情况可以确定待处理稀疏矩阵中的非零元素的行列位置。根据这两项，能够在已知稀疏矩阵的非零元素位置和稀疏矩阵与稠密矩阵的计算过程的基础上，对待处理稀疏矩阵和待处理稠密矩阵进行精准的矩阵运算，得到矩阵运算的结果矩阵。其中，预设运算主要包括矩阵的乘法，可想而知，两矩阵相乘的过程中，能够完全避免零元素的计算，且计算的过程信息具有硬件中的备份，减少计算错误，提高矩阵运算的正确率和效率。

在一种可选实施方式中，所述根据非零元素分布情况和预设的内容索引存储器，控制待处理稀疏矩阵与待处理稠密矩阵进行预设运算，确定矩阵处理结果，可以包括：根据预设的内容索引存储器中存储的矩阵处理指令，确定预设运算的运算进度；根据运算进度和非零元素分布情况，控制待处理稀疏矩阵的行向量与待处理稠密矩阵的列向量分别对应相乘，确定不同的行列运算结果；根据各行列运算结果，确定矩阵处理结果。

其中，矩阵处理指令用于处理预设的配置信息，所述配置信息可以包括待处理稀疏矩阵的行数量和待处理稠密矩阵的列向量。矩阵处理指令可由相关技术人员根据实际情况或人工经验进行预先设定。在一种实际的示例中，本申请以基于RISC-V(RISC-Vinstruction set architecture，基于精简指令集原则的开源指令集架构)的V拓展指令集的矩阵乘运算为例。在V拓展的原有配置信息中增加专门针对矩阵乘运算的两条新的配置信息，一条对应表征稀疏矩阵的行数量，另一条对应表征稠密矩阵的列数量。在进行RISC-V指令的指令过程中，由于新增的配置信息能够指明待处理稀疏矩阵的行数量和待处理稠密矩阵的列数量，为二者矩阵相乘提供了计算依据。

相应的，预设运算的运算进度可以理解为矩阵运算在程序中执行了多少，例如运算进度可以是稀疏矩阵的第x行和稠密矩阵的第y列完成了行列乘运算(其中，x和y可以相等也可以不等)。而新增的配置信息由于提供了待处理稀疏矩阵的行数量和待处理稠密矩阵的列数量，也就可以根据这两项配置信息，在计算的过程中将行列的乘运算的过程和进度记录在了内容索引存储器中。在每次行列相乘的运算时，查看该运算进度以确定没有重复行列运算或者漏运算，保证计算精确度；同时，根据非零元素分布情况，不对待处理稀疏矩阵中的零元素进行预算，节省计算资源。各行列计算相乘运算后分别得到中间结果，也即行列运算结果。将这些行列运算结果进行组合，得到最后的结果矩阵。

上述实施方式在硬件的基础上，对配置信息进行新增，把标记行列数量的配置信息用在计算矩阵相乘中，为运算进度提供备份，从而使所有的行列准确的进行运算，保证了矩阵处理结果的准确性。

在进一步的可选实施方式中，所述控制待处理稀疏矩阵的行向量与待处理稠密矩阵的列向量分别对应相乘，确定不同的行列运算结果，可以包括：若存在一个行向量与至少两个列向量相乘，则控制至少两个预设的乘法单元进行运算，以确定不同的行列运算结果。

可以理解的是，矩阵的乘运算是一个矩阵每行按序与另一矩阵的每列分别进行向量乘法。在本申请的示例中，如果待处理稀疏矩阵的行，分别要与待处理稠密矩阵的多个列进行相乘，那么可以对应的采用多个乘法单元分别进行待处理稀疏矩阵的行，与待处理稠密矩阵的多个不同列的乘运算。相较于现有技术中，仅使用单一乘法单元，按照列的顺序，进行稀疏矩阵的行与稠密矩阵的列相乘的方式，本申请实施例在硬件上同时启用多个乘法单元进行运算，提高了硬件上乘法单元的利用率，在有前述的内容索引存储器的运算进度的记录下，保证了乘法计算准确的同时，提升了矩阵乘法的效率。

本申请实施例的技术方案，根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况，并结合内容索引存储器中保存的运算进度，对稀疏矩阵和稠密矩阵进行运算，不仅能够避免零元素计算占用计算资源的问题，还能够进一步的提高矩阵运算的效率。

实施例二

图2A为本申请实施例二所适用的矩阵运算压缩格式数据的示意图，本申请实施例是在前述各实施方式的基础上提供一种优选实施方式。本申请实施方式将以CSR格式和RISC-V向量拓展的矩阵乘运算过程为例进行说明具体如下：

首先，本申请实施方式在CSR格式基础上增加了用于存储稀疏矩阵中每行非零元素分布信息的数组(相当于前述实施例中的非零元素标记数组)。如图2A所示，数组row_ptr、数组value和数组col为原始CSR格式规定的数据。新增加数组meta data即非零元素标记数组，用于指示每行非零元素分布信息。数组meta data可以使用bitmap格式，即每一位代表某行相对应位置是否有非零元素。例如，上述图2A中数组meta data第四个值为一个八位数据0x28，表示图2A左侧所示矩阵第四行的非零元素分布情况。

该非零元素标记数据的确定过程如图2B所示，据每行非零元素所在位置将metadata中对应位置可以置1。如图2B示例，a33为该行第4列(下标为3)的数据，则中间结果数组中从左至右第4个比特的数置1，依次根据非零元素所在位置将中间结果中对应位置进行置1，最后将中间结果按照从右至左的顺序进行排列得到最终结果0x28。矩阵数据在内存中存储时，低索引位置(如第一行第一列)存储在低地址处，因此meta data中一个八位数据的低位对应低地址处数据，简化后续索引匹配电路实现难度。

简单的说，稀疏矩阵的某行中的非零元素可以对应标记为1，零元素对应标记为0，为了将低索引和低地址相对应，将仅标记1和0的该行元素从右向左记录，得到非零元素标记数组，利用该数组标记的稀疏矩阵中每行的非零元素的分布情况、行列位置，可以有效提高计算的效率。并且，通过对CSR格式的改善，也简化了矩阵乘运算过程中索引匹配的复查程度。

本申请实施方式采用基于RISC-V架构V拓展指令集拓展用于稀疏矩阵-稠密矩阵乘加速的指令，当矢量处理单元(Vector Processing Unit，VPU)接收到来自内核的指令后，对指令进行译码，V拓展原有指令正常执行；拓展的稀疏矩阵-稠密矩阵乘的指令则根据配置信息进行计算，计算后数据存储到基于内容索引的内存中。拓展指令有如下6条：

mset指令：用于设置稀疏矩阵-稠密矩阵乘计算的配置参数。

mlb指令：用于加载meta data到元数据寄存器。

mld指令：用于加载数据到基于内容寻址存储器中。

msd指令：用于将基于内容寻址存储器中的数据转移到内存中。

mspmm指令：进行稀疏矩阵-稠密矩阵乘计算。

mclear指令：用于复位元数据寄存器和地址生成单元。

处理器识别到拓展的稀疏矩阵配置指令，对指令进行译码，将配置信息保存到控制状态寄存器中。RISC-V中V拓展的相关配置信息有以下5种：

VLEN：指明了向量寄存器的宽度，即N*M-bits。

SEW：指明了单个元素的宽度，即M-bits。如：数据为单精度浮点数，则SEW指明数据宽度为32bits。

LMUL：指明了一组向量由多少向量寄存器组成。

VLMAX：指明了一组向量中包含的元素数量，即N*LMUL。

VL：指明了一条向量指令需要操作的元素数量。

为了增加对稀疏矩阵-稠密矩阵乘运算的支持，需要增加配置信息：

SPRN：指明了稀疏矩阵行的数量。

MRL：指明了稠密矩阵一行元素的数量，即稠密矩阵的列数量。

硬件设计方案如图2C所示。对于常见的取指、译码、执行、访存和写回共五级流水线架构，在译码和执行阶段之间插入两级流水线。

当前指令为RISC-V架构V拓展原有指令时，控制器、地址生成单元不工作。当前指令为稀疏矩阵-稠密矩阵乘指令时，控制器根据当前配置信息给出寄存器索引和用于地址产生单元的信息，控制稀疏矩阵-稠密矩阵乘计算过程中的迭代过程；元数据寄存器(Metadata Reg)中存储指示每行非零元素分布模式的数据；地址生成单元根据控制单元发送的信息和元数据寄存器中的数据产生用于从存储稀疏数据的存储器(sparse data ram)中取数据的地址。向量发射单元将来自矢量寄存器(VRG)和存储稀疏数据的存储器的数据进行整合分配发送到ALU进行运算。ALU中包含若干个乘加单元用于计算。通过硬件中增添内容索引存储器，减少了乘运算的匹配过程中内存访问的不连续性，避免了频繁的访问内存占用内存带宽，释放了性能。

图2D为本申请实施方式所述稀疏矩阵和稠密矩阵乘运算的过程示意图。如图2D所示，主要分为五个步骤进行矩阵的乘运算，包括：

步骤1：读取meta data到meta data reg。

步骤2：读取M矩阵(也即权重矩阵，属于稀疏矩阵)的一行到SRAM(Static Random-Access Memory，静态随机存取存储器)中。

步骤3：读取A矩阵(也即特征矩阵，属于稠密矩阵)一列到向量寄存器中。

步骤4：根据meta data reg的数据选取对应的数据发送到处理单元进行计算。

步骤5：计算得到的中间结果进行合并，得到结果矩阵。

在计算的过程中，以硬件具备四个乘加单元为例，四个乘加单元需要八个数据，其中四个来自稀疏矩阵，四个来自稠密矩阵。为了提高乘法器利用率，可以使用下述方法提高乘加单元利用率：

例如，在一种情况中，每次计算M矩阵一行和A矩阵四列中数据的乘法，对于每一次发送数据到乘法单元进行计算只需要M矩阵行数据里面的一个，不做特殊处理此时乘法器只有一个被利用。此时得到的结果是结果矩阵C的第一行前四个值的最终结果或中间值。将结果写入SRAM中给C矩阵分配好的地址，通过M矩阵行偏移数组可以得知当前行非零元素的数量，与当前已经进行计算过的数据数量比较即可得到当前行是否计算完毕。计算完成，则得到的结果为最终结果；计算未完成，则得到的结果为中间值，在后续计算，中间结果作为输入数据输入计算单元进行乘加计算。

另一种情况中，每次计算从A矩阵的两列取值进行运算。通过判断当前行是否计算完成得知结果是否为中间结果。也就是说，利用多个乘法器使得稀疏矩阵的一行可以同时和稠密矩阵的多列进行同时计算，提高乘法器的利用率的同时，也就提高了矩阵运算的效率。

实施例三

图3为本申请实施例三提供的一种矩阵处理装置的结构示意图。如图3所示，该装置300包括：

矩阵获取模块310，用于获取待处理稀疏矩阵和待处理稠密矩阵；

元素分布模块320，用于根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况；

矩阵运算模块330，用于根据非零元素分布情况和预设的内容索引存储器，控制待处理稀疏矩阵与待处理稠密矩阵进行预设运算，确定矩阵处理结果。

本申请实施例的技术方案，根据待处理稀疏矩阵的压缩格式数据，确定待处理稀疏矩阵的非零元素分布情况，并结合内容索引存储器中保存的运算进度，对稀疏矩阵和稠密矩阵进行运算，不仅能够避免零元素计算占用计算资源的问题，还能够进一步的提高矩阵运算的效率。

在一种可选实施方式中，所述压缩格式数据包括非零元素标记数组。

在一种可选实施方式中，所述元素分布模块320，可以具体用于：

从压缩格式数据中读取非零元素标记数组，并存储至预设的标记寄存器，以确定非零元素分布情况。

在一种可选实施方式中，所述矩阵运算模块330，可以包括：

运算进度确定单元，用于根据预设的内容索引存储器中存储的矩阵处理指令，确定预设运算的运算进度；

行列结果确定单元，用于根据运算进度和非零元素分布情况，控制待处理稀疏矩阵的行向量与待处理稠密矩阵的列向量分别对应相乘，确定不同的行列运算结果；

处理结果确定单元，用于根据各行列运算结果，确定矩阵处理结果。

在一种可选实施方式中，所述矩阵处理指令可以用于处理预设的配置信息，所述配置信息可以包括待处理稀疏矩阵的行数量和待处理稠密矩阵的列向量。

在一种可选实施方式中，所述行列结果确定单元，可以具体用于：

若存在一个行向量与至少两个列向量相乘，则控制至少两个预设的乘法单元进行运算，以确定不同的行列运算结果。

本申请实施例所提供的矩阵处理装置可执行本申请任意实施例所提供的矩阵处理方法，具备执行各矩阵处理方法相应的功能模块和有益效果。

实施例四

图4示出了可以用来实施本申请的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本申请的实现。

如图4所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。

电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如矩阵处理方法。

在一些实施例中，矩阵处理方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的矩阵处理方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行矩阵处理方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本申请的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本申请的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。

计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本申请的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims (10)

1.一种矩阵处理方法，其特征在于，包括：

获取待处理稀疏矩阵和待处理稠密矩阵；

根据所述待处理稀疏矩阵的压缩格式数据，确定所述待处理稀疏矩阵的非零元素分布情况；

根据所述非零元素分布情况和预设的内容索引存储器，控制所述待处理稀疏矩阵与所述待处理稠密矩阵进行预设运算，确定矩阵处理结果。

2.根据权利要求1所述的方法，其特征在于，所述压缩格式数据包括非零元素标记数组。

3.根据权利要求2所述的方法，其特征在于，所述根据所述待处理稀疏矩阵的压缩格式数据，确定所述待处理稀疏矩阵的非零元素分布情况，包括：

从所述压缩格式数据中读取所述非零元素标记数组，并存储至预设的标记寄存器，以确定所述非零元素分布情况。

4.根据权利要求2所述的方法，其特征在于，所述根据所述非零元素分布情况和预设的内容索引存储器，控制所述待处理稀疏矩阵与所述待处理稠密矩阵进行预设运算，确定矩阵处理结果，包括：

根据预设的内容索引存储器中存储的矩阵处理指令，确定所述预设运算的运算进度；

根据所述运算进度和所述非零元素分布情况，控制所述待处理稀疏矩阵的行向量与所述待处理稠密矩阵的列向量分别对应相乘，确定不同的行列运算结果；

根据各行列运算结果，确定所述矩阵处理结果。

5.根据权利要求4所述的方法，其特征在于，所述矩阵处理指令用于处理预设的配置信息，所述配置信息包括所述待处理稀疏矩阵的行数量和所述待处理稠密矩阵的列向量。

6.根据权利要求4所述的方法，其特征在于，所述控制所述待处理稀疏矩阵的行向量与所述待处理稠密矩阵的列向量分别对应相乘，确定不同的行列运算结果，包括：

若存在一个所述行向量与至少两个所述列向量相乘，则控制至少两个预设的乘法单元进行运算，以确定不同的行列运算结果。

7.一种矩阵处理装置，其特征在于，所述装置包括：

矩阵获取模块，用于获取待处理稀疏矩阵和待处理稠密矩阵；

元素分布模块，用于根据所述待处理稀疏矩阵的压缩格式数据，确定所述待处理稀疏矩阵的非零元素分布情况；

矩阵运算模块，用于根据所述非零元素分布情况和预设的内容索引存储器，控制所述待处理稀疏矩阵与所述待处理稠密矩阵进行预设运算，确定矩阵处理结果。

8.根据权利要求7所述的装置，其特征在于，所述压缩格式数据包括非零元素标记数组。

9.一种电子设备，其特征在于，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6中任一项所述的矩阵处理方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-6中任一项所述的矩阵处理方法。