CN117170744B - DPU的OptionRom功能实现方法及相关装置 - Google Patents
DPU的OptionRom功能实现方法及相关装置 Download PDFInfo
- Publication number
- CN117170744B CN117170744B CN202311455830.9A CN202311455830A CN117170744B CN 117170744 B CN117170744 B CN 117170744B CN 202311455830 A CN202311455830 A CN 202311455830A CN 117170744 B CN117170744 B CN 117170744B
- Authority
- CN
- China
- Prior art keywords
- optionrom
- program
- host
- simulator
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000006870 function Effects 0.000 claims abstract description 55
- 230000005540 biological transmission Effects 0.000 claims description 21
- 238000004590 computer program Methods 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000003995 emulsifying agent Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
本申请公开了一种DPU的OptionRom功能实现方法及相关装置,应用于电子设备,电子设备包括DPU和主机,DPU包括模拟器、内存;主机包括BIOS;方法包括:模拟器将指定PCIE设备所需的OptionRom程序读入内存中,记录内存中存储OptionRom程序的目标地址和OptionRom程序的占用存储空间大小;创建指定PCIE设备,通过占用存储空间大小配置指定PCIE设备的OptionRom BAR寄存器的第一属性信息;BIOS读取第一属性信息,根据第一属性信息配置OptionRom BAR寄存器的参考地址;模拟器记录指定PCIE设备的参考地址。
Description
技术领域
本申请涉及通信技术领域或者互联网技术领域,具体涉及一种DPU的OptionRom功能实现方法及相关装置。
背景技术
目前,高速串行计算机扩展总线标准(peripheral component interconnectexpress,PCIE)设备的OptionRom程序一般都是存放在设备的Flash中。Host侧基本输入输出系统(basic input output system,BIOS)在访问PCIE设备时,PCIE设备使能OptionRom功能,并从Flash中读取OptionRom程序返回给BIOS;接着Host侧BIOS可以运行该OptionRom程序。
通常普通PCIE设备的OptionRom程序都是固化在Flash中,等待Host侧的BIOS来加载。目前,只适合普通PCIE设备,其OptionRom程序功能不需要改变,因此,可以固化到Flash中。
但是,对于DPU卡而言,DPU卡可以实现多种PCIE设备,比如:存储设备、网络设备等,各种不同类型的PCIE设备其OptionRom程序也不一样,不可能事先把所有OptionRom程序都固化到DPU卡的Flash中,而且OptionRom程序功能的频繁修改也很难及时刷新到DPU卡的Flash中,因此,如何针对DPU应用场景,实现OptionRom程序功能的问题亟待解决。
发明内容
本申请提供了一种DPU的OptionRom功能实现方法及相关装置,可以针对DPU应用场景,实现OptionRom程序功能。
第一方面,本申请提供一种DPU的OptionRom功能实现方法,应用于电子设备,所述电子设备包括DPU和主机,所述DPU包括模拟器、内存;所述主机包括BIOS;所述方法包括:
通过所述模拟器将指定PCIE设备所需的OptionRom程序读入所述内存中,记录所述内存中存储所述OptionRom程序的目标地址和所述OptionRom程序的占用存储空间大小;
通过所述模拟器创建所述指定PCIE设备,通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息;
通过所述主机的所述BIOS读取所述第一属性信息,根据所述第一属性信息配置所述OptionRom BAR寄存器的参考地址;
通过所述模拟器记录所述指定PCIE设备的所述参考地址,所述参考地址用于使得所述主机获取所述OptionRom程序的程序内容。
第二方面,本申请提供了一种DPU的OptionRom功能实现装置,应用于电子设备,所述电子设备包括DPU和主机,所述DPU包括模拟器、内存;所述主机包括BIOS;所述装置包括:记录单元、创建单元、配置单元和传递单元,其中,
所述记录单元,用于通过所述模拟器将指定PCIE设备所需的OptionRom程序读入所述内存中,记录所述内存中存储所述OptionRom程序的目标地址和所述OptionRom程序的占用存储空间大小;
所述创建单元,用于通过所述模拟器创建所述指定PCIE设备,通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息;
所述配置单元,用于通过所述主机的所述BIOS读取所述第一属性信息,根据所述第一属性信息配置所述OptionRom BAR寄存器的参考地址;
所述传递单元,用于通过所述模拟器记录所述指定PCIE设备的所述参考地址,所述参考地址用于使得所述主机获取所述OptionRom程序的程序内容。
第三方面,本申请提供一种电子设备,包括处理器、存储器、通信接口以及一个或多个程序,其中,上述一个或多个程序被存储在上述存储器中,并且被配置由上述处理器执行,上述程序包括用于执行本申请第一方面中的步骤的指令。
第四方面,本申请提供了一种计算机可读存储介质,其中,上述计算机可读存储介质存储用于电子数据交换的计算机程序,其中,上述计算机程序使得计算机执行如本申请第一方面中所描述的部分或全部步骤。
第五方面,本申请提供了一种计算机程序产品,其中,上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,上述计算机程序可操作来使计算机执行如本申请第一方面中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
实施本申请,具备如下有益效果:
可以看出,本申请中所描述的DPU的OptionRom功能实现方法及相关装置,应用于电子设备,电子设备包括DPU和主机,DPU包括模拟器、内存;主机包括BIOS,通过模拟器将指定PCIE设备所需的OptionRom程序读入内存中,记录内存中存储OptionRom程序的目标地址和OptionRom程序的占用存储空间大小,通过模拟器创建指定PCIE设备,通过占用存储空间大小配置指定PCIE设备的OptionRom BAR寄存器的第一属性信息,通过主机的BIOS读取第一属性信息,根据第一属性信息配置OptionRom BAR寄存器的参考地址,通过模拟器记录指定PCIE设备的参考地址,参考地址用于使得主机获取OptionRom程序的程序内容,通过模拟器将OptionRom程序加载到内存,且创建带有OptionRom属性的PCIE设备,并配置OptionRomBAR寄存器的属性信息,基于该OptionRom BAR寄存器的属性信息获取参考地址,利用参考地址帮助主机获取OptionRom程序的程序内容,从而,能够针对DPU应用场景,实现OptionRom程序功能,进而,也可以根据不同PCIE设备类型,灵活动态使用多种OptionRom功能。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请提供的一种用于实施DPU的OptionRom功能实现方法的DPU的OptionRom功能实现系统的架构示意图;
图2是本申请提供的一种DPU的OptionRom功能实现方法的流程示意图;
图3是本申请提供的另一种DPU的OptionRom功能实现方法的流程示意图;
图4是本申请提供的一种电子设备的结构示意图;
图5是本申请提供的一种DPU的OptionRom功能实现装置的功能单元组成框图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请中的附图,对本申请中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
具体实现中,本申请所涉及到的电子设备可以包括但不仅限于:智能网卡、数据处理器(data processing unit,DPU)、主机(HOST)、服务器、高速串行计算机扩展总线标准(peripheral component interconnect express,PCIE)设备。例如,电子设备可以包括插上DPU网卡的主机。
本申请中,PCI即Peripheral Component Interconnect,中文意思是“外围器件互联”,是由PCISIG (PCI Special Interest Group)推出的一种局部并行总线标准。PCI总线是一种树型结构,并且独立于CPU总线,可以和CPU总线并行操作。PCI总线上可以挂接PCI设备和PCI桥片,PCI总线上只允许有一个PCI主设备,其他的均为PCI从设备,而且读写操作只能在主从设备之间进行,从设备之间的数据交换需要通过主设备中转。
其中,PCI Express由早期的PCI扩展衍生而来并且对兼容PCI,两者的主要区别在于并行到串行的切换,且速率更快。PCI Express是一种分层协议,由事务层,数据链路层和物理层组成。
其中,PCIE设备和PCI设备通过一种称作无意外(no surprises)方式实现热插拔。用户不允许在未告知系统软件的情况下插入或者移除一个PCIE设备;用户告知软件将要插入或者移除一个设备之后,软件将进行相关操作,之后告知用户是否可以安全的进行这个操作(通过相应的指示器);然后用户才可以进行接下来的操作。
其中,PCI Option ROM又叫PCI Expansion ROM。它是用于设备初始化和系统boot的code。有的PCI Option ROM被存放在板卡上,而有的则保存在BIOS的binary里面。
其中,DPU场景下,为了使DPU对HOST模拟出多个不同类型的标准PCIE设备,ECPU侧软件需要模拟出整个PCIE拓扑结构和不同类型的PCIE设备;HOST侧操作系统则枚举PCIE拓扑和PCIE设备;最后HOST侧不同类型驱动Probe不同类型PCIE设备。
本申请中,不同的OptionRom程序实现不同的OptionRom功能,比如,对于网卡设备而言,在BIOS阶段,由于没安装操作系统,如果想要在BIOS阶段使用这个网卡,那么网卡就需要自带驱动,通过OptionRom功能来告诉Host侧BIOS加载并使用网卡自带的驱动,进而,实现远程装机等功能。
下面对本申请进行详细介绍。
请参阅图1,图1是本申请提供的一种用于实施DPU的OptionRom功能实现方法的DPU的OptionRom功能实现系统的架构示意图,如图所示,本DPU的OptionRom功能实现系统应用于主机(Host),该系统可以包括:DPU,DPU包括硬件模块和软件模块。硬件模块可以包括上游端口(UP)和硬件层(HW),软件模块可以包括ECPU Emulator。ECPU Emulator用于模拟PCIE拓扑结构,PCIE拓扑结构可以包括多个节点,每一节点对应一个设备,例如,可以包括A1、第一交换机、B1、空闲节点、A2、B2、其中,A1、A2、B1、B2为PCIE设备。
其中,PCIE设备A1则可以有对应的OptionRom程序,PCIE设备B2则也可以有对应的OptionRom程序。
具体实现中,图1所描述的DPU的OptionRom功能实现系统应用于电子设备,所述电子设备包括DPU和主机,所述DPU包括模拟器、内存;所述主机包括BIOS;可以实现如下功能:
通过所述模拟器将指定PCIE设备所需的OptionRom程序读入所述内存中,记录所述内存中存储所述OptionRom程序的目标地址和所述OptionRom程序的占用存储空间大小;
通过所述模拟器创建所述指定PCIE设备,通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息;
通过所述主机的所述BIOS读取所述第一属性信息,根据所述第一属性信息配置所述OptionRom BAR寄存器的参考地址;
通过所述模拟器记录所述指定PCIE设备的所述参考地址,所述参考地址用于使得所述主机获取所述OptionRom程序的程序内容。
本申请中,通过ECPU模拟器可以将OptionRom程序加载到ECPU内存,带有OptionRom功能的PCIE设备配置OptionRom BAR寄存器,ECPU模拟器解析OptionRom TLP(Memory Read),并从ECPU内存中读取OptionRom程序返回给Host。
请参阅图2,图2是本申请提供的一种DPU的OptionRom功能实现方法的流程示意图,应用于电子设备,所述电子设备包括DPU和主机,所述DPU包括模拟器、内存;所述主机包括BIOS;如图所示,本DPU的OptionRom功能实现方法包括:
S201、通过所述模拟器将指定PCIE设备所需的OptionRom程序读入所述内存中,记录所述内存中存储所述OptionRom程序的目标地址和所述OptionRom程序的占用存储空间大小。
本申请中,模拟器可以包括ECPU模拟器,内存可以包括ECPU内存。指定PCIE设备可以预先设置或者系统默认。不同的PCIE设备则可以对应不同的OptionRom程序。
本申请中,模拟器可以将指定PCIE设备所需的OptionRom程序读入内存中,还可以记录内存中存储OptionRom程序的目标地址和OptionRom程序的占用存储空间大小。
举例说明下,以PCIE设备A为例,用户可以通过ECPU侧模拟器(emulator)将PCIE设备A所需要的OptionRom程序读入内存中,地址为Addr,占用存储空间大小Len。
可选的,所述DPU还包括磁盘;所述磁盘用于存储所述OptionRom程序;上述步骤S201,将指定PCIE设备所需的OptionRom程序读入所述内存中,可以包括如下步骤:
从所述磁盘中获取所述OptionRom程序;将所述OptionRom程序读入到所述内存中。
S202、通过所述模拟器创建所述指定PCIE设备,通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息。
本申请中,第一属性信息可以包括占用存储空间大小。
具体实现中,模拟器可以创建指定PCIE设备,即相当于创造一个虚拟的PCIE设备,再通过占用存储空间大小配置指定PCIE设备的OptionRom BAR寄存器的第一属性信息。
举例说明下,以PCIE设备A为例,则用户可以通过ECPU侧模拟器(emulator)创建PCIE设备A,用Len来配置OptionRom BAR属性。
可选的,上述步骤S202,通过所述模拟器创建所述指定PCIE设备,可以包括如下步骤:
通过所述模拟器进行PCIE设备扫描,以获取完整PCIE拓扑结构;确定所述完整PCIE拓扑结构中的空闲节点,得到n个空闲节点,n为正整数;从所述n个空闲节点中选取一个空闲节点作为目标空闲节点;基于所述目标空闲节点创建所述指定PCIE设备。
本申请中,模拟器可以进行PCIE设备扫描,以获取完整PCIE拓扑结构,再确定完整PCIE拓扑结构中的空闲节点,得到n个空闲节点,n为正整数,可以从n个空闲节点中选取一个空闲节点作为目标空闲节点,再基于目标空闲节点创建指定PCIE设备,如此,可以创建新的PCIE设备。
可选的,上述步骤,从所述n个空闲节点中选取一个空闲节点作为目标空闲节点,可以包括如下步骤:
获取所述指定PCIE设备的第三属性信息;从所述n个空闲节点中选取适配所述第三属性信息的空闲节点,得到m个空闲节点,m为小于或等于n的正整数;获取所述DPU的目标环境参数;确定与所述目标环境参数对应的拓扑路径长度阈值;确定满足所述m个空闲节点中满足所述拓扑路径长度阈值的空闲节点,得到k个空闲节点,k为小于或等于m的正整数;从所述k个空闲节点中选取一个空闲节点作为所述目标空闲节点。
本申请中,第三属性信息可以包括以下至少一种:PCIE设备的PCIE设备类型、OptionRom程序的功能类型、PCIE设备的功能类型等等,在此不做限定。目标环境参数可以包括以下至少一种:目标硬件环境参数、目标软件环境参数等等,在此不做限定。目标硬件环境参数可以包括以下至少一种:硬件配置参数、硬件的工作电压、硬件的工作电压、硬件的工作功率、硬件的工作温度、硬件的老化程度、硬件的维护情况等等,在此不做限定。目标软件环境参数可以包括以下至少一种:软件版本、占用存储空间大小、CPU核数、系统跑分等等,在此不做限定。
具体实现中,可以获取指定PCIE设备的第三属性信息,不同的空闲节点其能够适配的PCIE设备不一样,因此,可以基于需要创建的PCIE的属性信息,从n个空闲节点中选取适配第三属性信息的空闲节点,得到m个空闲节点,m为小于或等于n的正整数,即选取的m个空闲节点则可以满足指定PCIE设备的要求。
进一步的,可以获取DPU的目标环境参数,不同的环境参数则可以对应不同的拓扑路径长度阈值,即可以预先设置预设的环境参数与拓扑路径长度阈值之间的映射关系,进而,基于该映射关系可以确定与目标环境参数对应的拓扑路径长度阈值,再确定满足m个空闲节点中满足拓扑路径长度阈值的空闲节点,得到k个空闲节点,k为小于或等于m的正整数,从k个空闲节点中选取一个空闲节点作为目标空闲节点,如此,可以不仅可以基于指定PCIE设备的第三属性信息从空闲节点中查找出适配的空闲节点,还可以基于当前的环境参数,选择合适的拓扑路径长度阈值,从而,可以再从空闲节点中选取合适的空闲节点,即可以保证创建的PCIE设备不仅适配PCIE设备的属性还能够满足当前环境,有助于提升后续主机实现OptionRom功能的实现效率。
S203、通过所述主机的所述BIOS读取所述第一属性信息,根据所述第一属性信息配置所述OptionRom BAR寄存器的参考地址。
本申请中,主机的BIOS可以读取第一属性信息,根据第一属性信息配置OptionRomBAR寄存器的参考地址。
举例说明下,以PCIE设备A为例,Host侧的BIOS读取并配置PCIE设备A的OptionRomBAR addr。
可选的,在步骤S202,通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息之后,以及步骤S203,通过所述主机的所述BIOS读取所述第一属性信息之间,还可以包括如下步骤:
配置所述指定PCIE设备的第二属性信息;通过所述主机的所述BIOS读取所述第二属性信息,通过所述第二属性信息判断所述指定PCIE设备是否支持所述OptionRom程序;在所述指定PCIE设备支持所述OptionRom程序时,执行所述通过所述主机的所述BIOS读取所述第一属性信息的步骤。
本申请中,第二属性信息可以包括使能位。
具体实现中,配置指定PCIE设备的第二属性信息,主机的BIOS读取指定PCIE设备的第二属性信息,通过第二属性信息判断指定PCIE设备是否支持OptionRom程序,在指定PCIE设备支持OptionRom程序时,执行步骤203,反之,在指定PCIE设备不支持OptionRom程序时,则可以退出,并提示用户。
S204、通过所述模拟器记录所述指定PCIE设备的所述参考地址,所述参考地址用于使得所述主机获取所述OptionRom程序的程序内容。
本申请中,模拟器可以记录指定PCIE设备的参考地址,参考地址用于使得主机获取OptionRom程序的程序内容。参考地址与目标地址之间存在一定的关联性,即模拟器可以利用参考地址寻找到目标地址,当然,模拟器也可以通过目标地址读取OptionRom程序的程序内容,将其返回给主机。
举例说明下,以PCIE设备A为例,ECPU侧模拟器记录PCIE设备A的OptionRom BARaddr。
可选的,还可以包括如下步骤:
通过所述主机的所述BIOS通过所述参考地址读取所述OptionRom程序的程序内容。
本申请中,参考地址与目标地址之间存在一定的关联性,即,模拟器可以利用参考地址寻找到目标地址,主机的BIOS通过参考地址读取OptionRom程序的程序内容,进而,主机可以实现指定PCIE设备的OptionRom程序的OptionRom功能。
举例说明下,以PCIE设备A为例,Host侧BIOS通过OptionRom BAR addr来读取PCIE设备A的OptionRom程序内容。
可选的,还可以包括如下步骤:
通过所述主机下发传输报文给所述DPU,所述传输报文包括所述参考地址,所述传输报文用于通过所述参考地址读取所述程序内容;通过所述模拟器解析所述传输报文以得到所述参考地址,并通过所述参考地址获取所述目标地址,从所述内存的所述目标地址读取所述程序内容,将所述程序内容返回给所述主机的所述BIOS。
具体实现中,传输报文可以包括数据层数据包(Transaction Layer Packet,TLP)报文。
本申请中,主机可以下发传输报文TLP给DPU,传输报文包括参考地址,传输报文用于通过参考地址读取程序内容,模拟器可以解析传输报文以得到参考地址,并通过参考地址获取目标地址,从内存的目标地址读取程序内容,再将程序内容返回给主机的BIOS。
本申请中,ECPU模拟器将OptionRom程序加载到ECPU内存,创建带有OptionRom属性的PCIE设备,再解析OptionRom TLP(Memory Read)并返回OptionRom程序给Host。如此,可以根据不同PCIE设备类型,灵活动态使用多种OptionRom功能。
举例说明下,DPU侧,首先把OptionRom程序从磁盘读入内存的100-199这个地址空间,然后,创建2个PCIE,即PCIE1和PCIE2,两个设备都带有同样的OptionROM功能。则模拟器会配置两个PCIE设备的OptionRom BAR属性。Host侧BIOS扫描到PCIE1时,发现PCIE1带有OptoinRom功能,那么,会给PCIE1分配一个OptoinRom BAR地址,比如1000,同样的,Host侧BIOS扫描到PCIE2时,发现PCIE2也带有OptoinRom功能,会同样给PCIE2分配一个OptionRomBAR地址,比如3000。进而,对于PCIE1设备,BIOS会发送TLP报文来读取PCIE1设备的OptoinRom程序,该TLP报文中包含的地址是1000-1099之间的某一个地址,同样的,对于PCIE2设备,BIOS发送的TLP报文中包含的地址是3000-3099之间的某一个地址。
进一步的,对于PCIE1设备而言,模拟器解析TLP报文,如果发现读取(READ)的地址是1000-1099中的某一个地址的话,比如1050,而且读取的长度是10个字节,那就从150这个地址,读取10个字节内容返回。同样的,对于PCIE2,如果发现是3000-3099中的某一个地址的话,也是从100-199中的某个位置读取内容返回,比如3030,而且读取的长度是4个字节,那就从130这个地址,读取4个字节内容返回。
再举例说明下,本申请中,Emulator将相关OptionRom程序加载到ECPU内存,创建带有OptionRom属性的PCIE设备,解析OptionRom TLP(Memory Read)并返回OptionRom程序给Host,以PCIE设备A为例,具体可以包括如下步骤:
S1、用户通过ECPU侧模拟器(emulator)将PCIE设备A所需要的OptionRom程序读入内存中,地址为Addr,大小Len;
S2、用户通过ECPU侧模拟器(emulator)创建PCIE设备A,用Len来配置OptionRomBAR属性;
S3、Host侧BIOS读取并配置PCIE设备A的OptionRom BAR addr;
S4、ECPU侧模拟器记录PCIE设备A的OptionRom BAR addr;
S5、Host侧BIOS通过OptionRom BAR addr来读取PCIE设备A的OptionRom程序内容;
S6、ECPU侧模拟器(emulator)解析PCIE设备A的OptionRom BAR addr TLP(MemoryRead),并从内存Addr读取内容并返回给Host侧BIOS。
本申请中,如图3所示,ECPU模拟器加载OptionRom程序到内存(Addr,Len),ECPU模拟器创建PCIE设备A,并用Len配置OptionRom BAR属性;Host侧BIOS读取PCIE设备A的OptionRom BAR属性;是否支持OptionRom功能?若不支持,则退出;反之,若支持,Host侧BIOS配置PCIE设备A的OptionRom BAR addr;ECPU侧模拟器记录PCIE设备A的OptionRomBAR addr;Host侧BIOS读取PCIE设备A的OptionRom程序内容;ECPU模拟器解析PCIE设备A的OptionRom Memory Read TLP报文,并从Addr读取内容返回给BIOS。
本申请中,软件实现OptionRom功能:ECPU模拟器将OptionRom程序加载到ECPU内存;创建带有OptionRom属性的PCIE设备;解析OptionRom TLP(Memory Read)并返回OptionRom程序给Host。
可以看出,本申请中所描述的DPU的OptionRom功能实现方法,应用于电子设备,电子设备包括DPU和主机,DPU包括模拟器、内存;主机包括BIOS,通过模拟器将指定PCIE设备所需的OptionRom程序读入内存中,记录内存中存储OptionRom程序的目标地址和OptionRom程序的占用存储空间大小,通过模拟器创建指定PCIE设备,通过占用存储空间大小配置指定PCIE设备的OptionRom BAR寄存器的第一属性信息,通过主机的BIOS读取第一属性信息,根据第一属性信息配置OptionRom BAR寄存器的参考地址,通过模拟器记录指定PCIE设备的参考地址,参考地址用于使得主机获取OptionRom程序的程序内容,通过模拟器将OptionRom程序加载到内存,且创建带有OptionRom属性的PCIE设备,并配置OptionRomBAR寄存器的属性信息,基于该OptionRom BAR寄存器的属性信息获取参考地址,利用参考地址帮助主机获取OptionRom程序的程序内容,从而,能够针对DPU应用场景,实现OptionRom程序功能,进而,也可以根据不同PCIE设备类型,灵活动态使用多种OptionRom功能。
与上述实施例一致地,请参阅图4,图4是本申请提供的一种电子设备的结构示意图,如图所示,该电子设备包括处理器、存储器、通信接口以及一个或多个程序,上述一个或多个程序被存储在上述存储器中,并且被配置由上述处理器执行,所述电子设备还包括第一端口、热插入寄存器和热拔出寄存器,本申请中,所述电子设备还包括DPU和主机,所述DPU包括模拟器、内存;所述主机包括BIOS;上述程序包括用于执行以下步骤的指令:
通过所述模拟器将指定PCIE设备所需的OptionRom程序读入所述内存中,记录所述内存中存储所述OptionRom程序的目标地址和所述OptionRom程序的占用存储空间大小;
通过所述模拟器创建所述指定PCIE设备,通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息;
通过所述主机的所述BIOS读取所述第一属性信息,根据所述第一属性信息配置所述OptionRom BAR寄存器的参考地址;
通过所述模拟器记录所述指定PCIE设备的所述参考地址,所述参考地址用于使得所述主机获取所述OptionRom程序的程序内容。
可选的,上述程序还包括用于执行以下步骤的指令:
通过所述主机的所述BIOS通过所述参考地址读取所述OptionRom程序的程序内容。
可选的,上述程序还包括用于执行以下步骤的指令:
通过所述主机下发传输报文给所述DPU,所述传输报文包括所述参考地址,所述传输报文用于通过所述参考地址读取所述程序内容;
通过所述模拟器解析所述传输报文以得到所述参考地址,并通过所述参考地址获取所述目标地址,从所述内存的所述目标地址读取所述程序内容,将所述程序内容返回给所述主机的所述BIOS。
可选的,在所述通过所述占用存储空间大小配置所述指定PCIE设备的OptionRomBAR寄存器的第一属性信息之后,以及所述通过所述主机的所述BIOS读取所述第一属性信息之前,上述程序还包括用于执行以下步骤的指令:
配置所述指定PCIE设备的第二属性信息;
通过所述主机的所述BIOS读取所述第二属性信息,通过所述第二属性信息判断所述指定PCIE设备是否支持所述OptionRom程序;
在所述指定PCIE设备支持所述OptionRom程序时,执行所述通过所述主机的所述BIOS读取所述第一属性信息的步骤。
可选的,所述DPU还包括磁盘;所述磁盘用于存储所述OptionRom程序;在所述将指定PCIE设备所需的OptionRom程序读入所述内存中方面,上述程序包括用于执行以下步骤的指令:
从所述磁盘中获取所述OptionRom程序;
将所述OptionRom程序读入到所述内存中。
可选的,在所述通过所述模拟器创建所述指定PCIE设备方面,上述程序包括用于执行以下步骤的指令:
通过所述模拟器进行PCIE设备扫描,以获取完整PCIE拓扑结构;
确定所述完整PCIE拓扑结构中的空闲节点,得到n个空闲节点,n为正整数;
从所述n个空闲节点中选取一个空闲节点作为目标空闲节点;
基于所述目标空闲节点创建所述指定PCIE设备。
可以看出,本申请中所描述的电子设备,该电子设备包括DPU和主机,DPU包括模拟器、内存;主机包括BIOS,通过模拟器将指定PCIE设备所需的OptionRom程序读入内存中,记录内存中存储OptionRom程序的目标地址和OptionRom程序的占用存储空间大小,通过模拟器创建指定PCIE设备,通过占用存储空间大小配置指定PCIE设备的OptionRom程序的OptionRom BAR寄存器的第一属性信息,通过主机的BIOS读取第一属性信息,根据第一属性信息配置OptionRom BAR寄存器的参考地址,通过模拟器记录指定PCIE设备的参考地址,参考地址用于使得主机获取OptionRom程序的程序内容,通过模拟器将OptionRom程序加载到内存,且创建带有OptionRom属性的PCIE设备,并配置OptionRom BAR寄存器的属性信息,基于该OptionRom BAR寄存器的属性信息获取参考地址,利用参考地址帮助主机获取OptionRom程序的程序内容,从而,能够针对DPU应用场景,实现OptionRom程序功能,进而,也可以根据不同PCIE设备类型,灵活动态使用多种OptionRom功能。
图5是本申请中所涉及的一种DPU的OptionRom功能实现装置500的功能单元组成框图。该DPU的OptionRom功能实现装置500应用于电子设备,应用于电子设备,所述电子设备包括DPU和主机,所述DPU包括模拟器、内存;所述主机包括BIOS;所述OptionRom功能实现装置500包括:记录单元501、创建单元502、配置单元503和传递单元504,其中,
所述记录单元501,用于通过所述模拟器将指定PCIE设备所需的OptionRom程序读入所述内存中,记录所述内存中存储所述OptionRom程序的目标地址和所述OptionRom程序的占用存储空间大小;
所述创建单元502,用于通过所述模拟器创建所述指定PCIE设备,通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息;
所述配置单元503,用于通过所述主机的所述BIOS读取所述第一属性信息,根据所述第一属性信息配置所述OptionRom BAR寄存器的参考地址;
所述传递单元504,用于通过所述模拟器记录所述指定PCIE设备的所述参考地址,所述参考地址用于使得所述主机获取所述OptionRom程序的程序内容。
可选的所述OptionRom功能实现装置500还具体用于:
通过所述主机的所述BIOS通过所述参考地址读取所述OptionRom程序的程序内容。
可选的,所述OptionRom功能实现装置500还具体用于:
通过所述主机下发传输报文给所述DPU,所述传输报文包括所述参考地址,所述传输报文用于通过所述参考地址读取所述程序内容;
通过所述模拟器解析所述传输报文以得到所述参考地址,并通过所述参考地址获取所述目标地址,从所述内存的所述目标地址读取所述程序内容,将所述程序内容返回给所述主机的所述BIOS。
可选的,在所述通过所述占用存储空间大小配置所述指定PCIE设备的OptionRomBAR寄存器的第一属性信息之后,以及所述通过所述主机的所述BIOS读取所述第一属性信息之前,所述OptionRom功能实现装置500还具体用于:
配置所述指定PCIE设备的第二属性信息;
通过所述主机的所述BIOS读取所述第二属性信息,通过所述第二属性信息判断所述指定PCIE设备是否支持所述OptionRom程序;
在所述指定PCIE设备支持所述OptionRom程序时,执行所述通过所述主机的所述BIOS读取所述第一属性信息的步骤。
可选的,所述DPU还包括磁盘;所述磁盘用于存储所述OptionRom程序;在所述将指定PCIE设备所需的OptionRom程序读入所述内存中方面,所述记录单元501具体用于:
从所述磁盘中获取所述OptionRom程序;
将所述OptionRom程序读入到所述内存中。
可选的,在所述通过所述模拟器创建所述指定PCIE设备方面,所述创建单元502具体用于:
通过所述模拟器进行PCIE设备扫描,以获取完整PCIE拓扑结构;
确定所述完整PCIE拓扑结构中的空闲节点,得到n个空闲节点,n为正整数;
从所述n个空闲节点中选取一个空闲节点作为目标空闲节点;
基于所述目标空闲节点创建所述指定PCIE设备。
可以看出,本申请中所描述的DPU的OptionRom功能实现装置,应用于电子设备,电子设备包括DPU和主机,DPU包括模拟器、内存;主机包括BIOS,通过模拟器将指定PCIE设备所需的OptionRom程序读入内存中,记录内存中存储OptionRom程序的目标地址和OptionRom程序的占用存储空间大小,通过模拟器创建指定PCIE设备,通过占用存储空间大小配置指定PCIE设备的OptionRom程序的OptionRom BAR寄存器的第一属性信息,通过主机的BIOS读取第一属性信息,根据第一属性信息配置OptionRom BAR寄存器的参考地址,通过模拟器记录指定PCIE设备的参考地址,参考地址用于使得主机获取OptionRom程序的程序内容,通过模拟器将OptionRom程序加载到内存,且创建带有OptionRom属性的PCIE设备,并配置OptionRom BAR寄存器的属性信息,基于该OptionRom BAR寄存器的属性信息获取参考地址,利用参考地址帮助主机获取OptionRom程序的程序内容,从而,能够针对DPU应用场景,实现OptionRom程序功能,进而,也可以根据不同PCIE设备类型,灵活动态使用多种OptionRom功能。
可以理解的是,本实施例的DPU的OptionRom功能实现装置的各程序模块的功能可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
本申请还提供一种计算机存储介质,其中,该计算机存储介质存储用于电子数据交换的计算机程序,该计算机程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤,上述计算机包括电子设备。
本申请还提供一种计算机程序产品,上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。该计算机程序产品可以为一个软件安装包,上述计算机包括电子设备。
需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置,可通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如上述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储器中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储器中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例上述方法的全部或部分步骤。而前述的存储器包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储器中,存储器可以包括:闪存盘、只读存储器(英文:Read-Only Memory ,简称:ROM)、随机存取器(英文:Random Access Memory,简称:RAM)、磁盘或光盘等。
以上对本申请进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种DPU的OptionRom功能实现方法,其特征在于,应用于电子设备,所述电子设备包括DPU和主机,所述DPU包括模拟器、内存;所述主机包括BIOS;所述方法包括:
通过所述模拟器将指定PCIE设备所需的OptionRom程序读入所述内存中,记录所述内存中存储所述OptionRom程序的目标地址和所述OptionRom程序的占用存储空间大小;
通过所述模拟器创建所述指定PCIE设备,通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息;
通过所述主机的所述BIOS读取所述第一属性信息,根据所述第一属性信息配置所述OptionRom BAR寄存器的参考地址;
通过所述模拟器记录所述指定PCIE设备的所述参考地址,所述参考地址用于使得所述主机获取所述OptionRom程序的程序内容,所述参考地址与所述目标地址之间存在一定的关联性,具体为,通过所述模拟器利用所述参考地址寻找到所述目标地址,或者,通过所述模拟器通过所述目标地址读取所述OptionRom程序的程序内容,将其返回给所述主机。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
通过所述主机的所述BIOS通过所述参考地址读取所述OptionRom程序的程序内容。
3.根据权利要求1所述的方法,其特征在于,所述方法还包括:
通过所述主机下发传输报文给所述DPU,所述传输报文包括所述参考地址,所述传输报文用于通过所述参考地址读取所述程序内容;
通过所述模拟器解析所述传输报文以得到所述参考地址,并通过所述参考地址获取所述目标地址,从所述内存的所述目标地址读取所述程序内容,将所述程序内容返回给所述主机的所述BIOS。
4.根据权利要求1-3任一项所述的方法,其特征在于,在所述通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息之后,以及所述通过所述主机的所述BIOS读取所述第一属性信息之前,所述方法还包括:
配置所述指定PCIE设备的第二属性信息;
通过所述主机的所述BIOS读取所述第二属性信息,通过所述第二属性信息判断所述指定PCIE设备是否支持所述OptionRom程序;
在所述指定PCIE设备支持所述OptionRom程序时,执行所述通过所述主机的所述BIOS读取所述第一属性信息的步骤。
5.根据权利要求1-3任一项所述的方法,其特征在于,所述DPU还包括磁盘;所述磁盘用于存储所述OptionRom程序;所述将指定PCIE设备所需的OptionRom程序读入所述内存中,包括:
从所述磁盘中获取所述OptionRom程序;
将所述OptionRom程序读入到所述内存中。
6.根据权利要求1-3任一项所述的方法,其特征在于,所述通过所述模拟器创建所述指定PCIE设备,包括:
通过所述模拟器进行PCIE设备扫描,以获取完整PCIE拓扑结构;
确定所述完整PCIE拓扑结构中的空闲节点,得到n个空闲节点,n为正整数;
从所述n个空闲节点中选取一个空闲节点作为目标空闲节点;
基于所述目标空闲节点创建所述指定PCIE设备。
7.一种DPU的OptionRom功能实现装置,其特征在于,应用于电子设备,所述电子设备包括DPU和主机,所述DPU包括模拟器、内存;所述主机包括BIOS;所述装置包括:记录单元、创建单元、配置单元和传递单元,其中,
所述记录单元,用于通过所述模拟器将指定PCIE设备所需的OptionRom程序读入所述内存中,记录所述内存中存储所述OptionRom程序的目标地址和所述OptionRom程序的占用存储空间大小;
所述创建单元,用于通过所述模拟器创建所述指定PCIE设备,通过所述占用存储空间大小配置所述指定PCIE设备的OptionRom BAR寄存器的第一属性信息;
所述配置单元,用于通过所述主机的所述BIOS读取所述第一属性信息,根据所述第一属性信息配置所述OptionRom BAR寄存器的参考地址;
所述传递单元,用于通过所述模拟器记录所述指定PCIE设备的所述参考地址,所述参考地址用于使得所述主机获取所述OptionRom程序的程序内容,所述参考地址与所述目标地址之间存在一定的关联性,具体为,通过所述模拟器利用所述参考地址寻找到所述目标地址,或者,通过所述模拟器通过所述目标地址读取所述OptionRom程序的程序内容,将其返回给所述主机。
8.根据权利要求7所述的装置,其特征在于,所述装置还具体用于:
通过所述主机的所述BIOS通过所述参考地址读取所述OptionRom程序的程序内容。
9.一种电子设备,其特征在于,包括处理器、存储器,所述存储器用于存储一个或多个程序,并且被配置由所述处理器执行,所述程序包括用于执行如权利要求1-6任一项所述的方法中的步骤的指令。
10.一种计算机可读存储介质,其特征在于,存储用于电子数据交换的计算机程序,其中,所述计算机程序使得计算机执行如权利要求1-6任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311455830.9A CN117170744B (zh) | 2023-11-03 | 2023-11-03 | DPU的OptionRom功能实现方法及相关装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311455830.9A CN117170744B (zh) | 2023-11-03 | 2023-11-03 | DPU的OptionRom功能实现方法及相关装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117170744A CN117170744A (zh) | 2023-12-05 |
CN117170744B true CN117170744B (zh) | 2024-01-23 |
Family
ID=88947330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311455830.9A Active CN117170744B (zh) | 2023-11-03 | 2023-11-03 | DPU的OptionRom功能实现方法及相关装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117170744B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114817105A (zh) * | 2022-04-22 | 2022-07-29 | 深圳星云智联科技有限公司 | 设备枚举的方法、装置、计算机设备以及存储介质 |
CN114840465A (zh) * | 2022-05-06 | 2022-08-02 | 深圳星云智联科技有限公司 | 提高PCIe卡兼容性的方法、装置、设备及存储介质 |
WO2022272191A1 (en) * | 2021-06-23 | 2022-12-29 | Intel Corporation | Computing devices and method and computing device for initializing a computing device |
WO2022267408A1 (en) * | 2021-06-23 | 2022-12-29 | Intel Corporation | Apparatus, articles of manufacture, and methods for managing processing units |
CN116049037A (zh) * | 2023-02-17 | 2023-05-02 | 上海壁仞智能科技有限公司 | 访问目标内存的方法及装置、电子设备与存储介质 |
WO2023143504A1 (zh) * | 2022-01-29 | 2023-08-03 | 阿里云计算有限公司 | 计算系统、pci设备管理器及其初始化方法 |
CN116737636A (zh) * | 2023-08-11 | 2023-09-12 | 珠海星云智联科技有限公司 | Pcie设备热拔插控制方法及相关装置 |
CN116775413A (zh) * | 2023-06-27 | 2023-09-19 | 珠海星云智联科技有限公司 | 一种pcie拓扑扫描方法、装置、设备及可读存储介质 |
CN116932433A (zh) * | 2023-09-18 | 2023-10-24 | 珠海星云智联科技有限公司 | 基于dpu的装机控制方法及相关设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6760827B2 (en) * | 2001-11-30 | 2004-07-06 | Lsi Logic Corporation | Method and apparatus for accessing ROM PCI memory above 64 K |
CN102609214A (zh) * | 2011-01-21 | 2012-07-25 | 鸿富锦精密工业(深圳)有限公司 | 将biosrom模拟成磁盘的的系统及方法 |
US10073805B2 (en) * | 2015-09-03 | 2018-09-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Virtual expansion ROM in a PCIe environment |
-
2023
- 2023-11-03 CN CN202311455830.9A patent/CN117170744B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022272191A1 (en) * | 2021-06-23 | 2022-12-29 | Intel Corporation | Computing devices and method and computing device for initializing a computing device |
WO2022267408A1 (en) * | 2021-06-23 | 2022-12-29 | Intel Corporation | Apparatus, articles of manufacture, and methods for managing processing units |
WO2023143504A1 (zh) * | 2022-01-29 | 2023-08-03 | 阿里云计算有限公司 | 计算系统、pci设备管理器及其初始化方法 |
CN114817105A (zh) * | 2022-04-22 | 2022-07-29 | 深圳星云智联科技有限公司 | 设备枚举的方法、装置、计算机设备以及存储介质 |
CN114840465A (zh) * | 2022-05-06 | 2022-08-02 | 深圳星云智联科技有限公司 | 提高PCIe卡兼容性的方法、装置、设备及存储介质 |
CN116049037A (zh) * | 2023-02-17 | 2023-05-02 | 上海壁仞智能科技有限公司 | 访问目标内存的方法及装置、电子设备与存储介质 |
CN116775413A (zh) * | 2023-06-27 | 2023-09-19 | 珠海星云智联科技有限公司 | 一种pcie拓扑扫描方法、装置、设备及可读存储介质 |
CN116737636A (zh) * | 2023-08-11 | 2023-09-12 | 珠海星云智联科技有限公司 | Pcie设备热拔插控制方法及相关装置 |
CN116932433A (zh) * | 2023-09-18 | 2023-10-24 | 珠海星云智联科技有限公司 | 基于dpu的装机控制方法及相关设备 |
Also Published As
Publication number | Publication date |
---|---|
CN117170744A (zh) | 2023-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10127170B2 (en) | High density serial over LAN management system | |
CN103595790B (zh) | 设备远程访问的方法、瘦客户端和虚拟机 | |
CN113900982B (zh) | 一种分布式异构加速平台通信方法、系统、设备及介质 | |
CN109324991B (zh) | 一种pcie设备的热插拔装置、方法、介质及系统 | |
US7694029B2 (en) | Detecting miscabling in a storage area network | |
CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
WO2016082522A1 (zh) | 管理路径确定方法及装置 | |
CN116521429B (zh) | 资产信息的上报方法及装置、存储介质及电子设备 | |
CN114817105B (zh) | 设备枚举的方法、装置、计算机设备以及存储介质 | |
CN116737636A (zh) | Pcie设备热拔插控制方法及相关装置 | |
CN115543894B (zh) | 存储系统、数据处理方法及装置、存储介质及电子设备 | |
CN109947682A (zh) | 一种服务器主板及服务器 | |
CN111984557A (zh) | 数据处理方法、装置和系统 | |
CN115905094A (zh) | 一种电子设备及其PCIe拓扑配置方法和装置 | |
CN116932433B (zh) | 基于dpu的装机控制方法及相关设备 | |
CN111181781A (zh) | 一种Vdbench的测试配置方法、系统、终端及存储介质 | |
CN117170744B (zh) | DPU的OptionRom功能实现方法及相关装置 | |
US7024494B1 (en) | Method and system for configuring a peripheral card in a communications environment | |
CN113238863A (zh) | 一种bmc与bios的数据交互方法、装置及系统 | |
US20070174034A1 (en) | Transparent intellectual network storage device | |
CN117725014B (zh) | Dpu场景下的pcie设备属性修改方法及相关装置 | |
CN117707709B (zh) | Sr-iov配置使能控制方法及相关装置 | |
CN113014667B (zh) | 一种机架式服务器的配置方法、装置、设备及存储介质 | |
CN115687220B (zh) | 多服务器标识的识别电路、识别方法、电子设备、存储介质 | |
CN112286468B (zh) | 一种存储器件的访问控制方法、装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |