CN117169692A - 一种射频芯片并行测试系统、方法、设备及介质 - Google Patents

Abstract

本申请公开了一种射频芯片并行测试系统、方法、设备及介质，应用于芯片测试技术领域，用以解决现有技术中存在的射频芯片测试效率低、可靠性较低以及测试电路布线复杂的问题。具体为：多个发射组模块中各个发射组模块之间物理隔离，上位机获取测试任务并确定各目标射频芯片对，根据各射频芯片对的工作状态，为各目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并为各目标射频芯片对配置测试信息，多个射频芯片对中的每个射频芯片对，在测试通道，按照测试信息中的测试次数，通过每个射频芯片对之间的信号传输完成测试信息中的全部测试项目，得到测试结果。这样，实现射频芯片的并行测试，提升测试效率，简化布线复杂程度以及测试难度。

Description

一种射频芯片并行测试系统、方法、设备及介质

技术领域

本申请涉及芯片测试技术领域，尤其涉及一种射频芯片并行测试系统、方法、设备及介质。

背景技术

集成电路芯片设计制造是目前国内电子设备和通信技术领域的热门话题。在集成电路测试中引入射频测试技术，有助于射频集成电路实现产品优质化和工艺自动化建设。而对于集成电路芯片的测试往往是大批量的测试，所以需要从时间、成本、质量等多个因素考虑测试方案的设计。做到确保射频芯片高效率准确测试的同时，还能节约大量的作业成本。

目前，现有技术射频芯片测试分为两大类，第一类是针对一颗射频芯片进行测试或者是多颗射频芯片通过增加切换开关的方式进行每颗芯片的串联测试。由于每颗芯片的串联测试的本质仍为每颗芯片依次测试，测试时间长，测试效率低；此外，测试电路设计需要引入大量的切换开关，增加了测试电路布线的复杂程度。第二类是多颗相同射频芯片并联测试。因辐射干扰、传导干扰等原因，使并联的射频芯片的射频信号之间互相影响，导致测试数据异常且可靠性较低，不能够完成正常的测试。

发明内容

本申请实施例提供了一种射频芯片并行测试系统、方法、设备及介质，用以解决现有技术存在的射频芯片测试效率低、可靠性较低以及测试电路布线复杂的问题。

本申请实施例提供的技术方案如下：

一方面，本申请实施例提供了一种射频芯片并行测试系统，包括：上位机、多个发射组模块以及电源地模块；多个发射组模块中各个发射组模块之间物理隔离，多个发射组模块中每个发射组模块包括多个射频芯片对；上位机分别与多个发射组模块通信连接，电源地模块分别与多个发射组模块电连接；

上位机，用于获取测试任务并确定各目标射频芯片对，根据各射频芯片对的工作状态，为各目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并为各目标射频芯片对配置测试信息，将目标测试通道和测试信息发送至对应的目标射频芯片对；上位机还用于接收各目标射频芯片对返回的测试结果；

多个射频芯片对中的每个射频芯片对，用于接收上位机发送的测试信息和测试通道，在测试通道，按照测试信息中的测试次数，通过每个射频芯片对之间的信号传输完成测试信息中的全部测试项目，得到测试结果，并将测试结果返回至上位机；

电源地模块用于为多个发射组模块提供电源和地。

在一种可能的实施方式中，上位机包括：通信模块和配置模块；

通信模块的第一端与配置模块连接，通信模块的第二端与多个发射组模块中的各个射频芯片对连接；通信模块用于上位机与各个射频芯片对之间的数据的传输；

配置模块用于获取测试任务并确定测试任务中的测试数量、测试项目以及测试次数；根据各个发射组模块中各射频芯片对的工作状态，选取与测试数量对应的工作状态为空闲中的射频芯片对作为各目标射频芯片对；基于各目标射频芯片对所在的多个发射组模块中工作状态为测试中的各射频芯片对的测试通道，为各目标射频芯片对确定干扰最少的测试通道作为各目标测试通道；基于测试项目和测试次数为各目标射频芯片对配置测试信息。

在一种可能的实施方式中，射频芯片对包括：两个射频芯片、第一发送端口、第一接收端口、第一通信端口、第二发送端口、第二接收端口以及第二通信端口；

两个射频芯片中的第一射频芯片、第一发送端口、第一接收端口和第一通信端口设置于第一子板上，第一射频芯片分别与第一发送端口和第一接收端口连接，第一射频芯片通过第一通信端口与上位机连接；

两个射频芯片中的第二射频芯片、第二发送端口、第二接收端口和第二通信端口设置于第二子板上，第二射频芯片分别与第二发送端口和第二接收端口连接，第二射频芯片通过第二通信端口与上位机连接；

第一发送端口通过同轴屏蔽线与和第二接收端口连接，第一接收端口通过同轴屏蔽线与和第二发送端口连接。

在一种可能的实施方式中，射频芯片包括：存储模块、信号生成模块、信号输出模块和信号采集模块；

存储模块的第一端与射频芯片连接的通信端口连接，存储模块的第二端与信号生成模块的第一端连接，存储模块用于存储上位机发送的目标测试通道和测试信息；

信号生成模块的第二端与信号输出模块的第一端连接；信号生成模块用于根据目标测试通道和测试信息生成音频信号；

信号输出模块的第二端与射频芯片连接的发送端口连接；信号输出模块用于将信号生成模块生成的音频信号转化为预设格式的射频信号；

信号采集模块的第一端与存储模块的第三端连接，信号采集模块的第二端与射频芯片连接的接收端口连接；信号采集模块用于将采集的射频信号转换为预设格式的目标音频信号后，将目标音频信号的数据输出至存储模块。

在一种可能的实施方式中，射频芯片还包括：信号分析模块；

信号分析模块的第一端与信号采集模块的第二端连接，信号分析模块第二端与存储模块的第四端连接，信号分析模块第三端与射频芯片连接的通信端口连接；信号分析模块用于采用预设算法对目标音频信号进行分析，得到目标音频信号的质量数据，并将质量数据分别发送至存储模块和上位机。

在一种可能的实施方式中，上位机还包括：分析模块；

分析模块与通信模块的第三端连接；分析模块用于获取质量数据，判断质量数据是否满足预设的质量标准；若是，则确定质量数据对应的射频芯片通过测试；若否，则确定质量数据对应的射频芯片未通过测试。

另一方面，本申请实施例提供了一种射频芯片并行测试方法，包括：

获取测试任务并确定各目标射频芯片对，根据各射频芯片对的工作状态，为各目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并为各目标射频芯片对配置测试信息；

在测试通道，按照测试信息中的测试次数，通过每个射频芯片对之间的信号传输完成测试信息中的全部测试项目，得到测试结果。

在一种可能的实施方式中，获取测试任务并确定目标射频芯片对，根据各射频芯片对的工作状态为测试任务中的目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并配置测试信息的步骤，包括：

获取测试任务并确定测试任务中的测试数量、测试项目以及测试次数；

根据各个发射组模块中各射频芯片对的工作状态，选取与测试数量对应的工作状态为空闲中的射频芯片对作为各目标射频芯片对；

基于各目标射频芯片对所在的多个发射组模块中工作状态为测试中的各射频芯片对的测试通道，为各目标射频芯片对确定干扰最少的测试通道作为各目标测试通道；

基于测试项目和测试次数为各目标射频芯片对配置测试信息。

另一方面，本申请实施例提供了一种电子设备，包括：存储器、处理器和存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现本申请实施例提供的射频芯片并行测试方法。

另一方面，本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机指令，计算机指令被处理器执行时实现本申请实施例提供的射频芯片并行测试方法。

本申请实施例的有益效果如下：

本申请实施例中，通过上位机获取测试任务并确定各目标射频芯片对，根据各射频芯片对的工作状态，为所述各目标射频芯片对确定干扰最少的测试通道作为目标测试通道，可以高效的避开干扰厉害的测试通道，提升测试的可靠性。并且，通过将多个发射组模块中各个发射组模块之间物理隔离，大大降低了影响并行测试的传导干扰和辐射干扰。通过设置干扰最少的测试通道并且设置各个发射组模块之间物理隔离，避免射频芯片的射频信号之间互相影响导致的测试数据异常，实现射频芯片的并行测试，提升测试效率。通过每个射频芯片对之间的信号传输完成所述测试信息中的全部测试项目，可以通过射频芯片对的对测实现对射频芯片的测试，不用引入额外的切换开关，简化布线复杂程度以及测试难度。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地可以从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中特别指出的结构来实现和获得。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例中射频芯片并行测试系统的第一种结构示意图；

图2为本申请实施例中射频芯片并行测试系统的第二种结构示意图；

图3为本申请实施例中射频芯片对的结构示意图；

图4为本申请实施例中射频芯片的一种结构示意图；

图5为本申请实施例中射频芯片的另一种结构示意图；

图6为本申请实施例中射频芯片并行测试系统的第三种结构示意图；

图7为本申请实施例中射频芯片并行测试方法的概况流程示意图；

图8为本申请实施例中电子设备的硬件结构示意图。

具体实施方式

为了使本申请的目的、技术方案及有益效果更加清楚明白，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，并不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请中提及的“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样的用语在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。

为了解决现有技术中存在的射频芯片测试效率低、可靠性较低以及测试电路布线复杂的问题，本发明实施例提供了一种射频芯片并行测试系统100，参阅图1所示，该射频芯片并行测试系统100，包括：上位机110、多个发射组模块120以及电源地模块130；多个发射组模块120中各个发射组模块120之间物理隔离，多个发射组模块120中每个发射组模块120包括多个射频芯片对；上位机110分别与多个发射组模块120通信连接，电源地模块130分别与多个发射组模块120电连接；

上位机110，用于获取测试任务并确定各目标射频芯片对，根据各射频芯片对的工作状态，为各目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并为各目标射频芯片对配置测试信息，将目标测试通道和测试信息发送至对应的目标射频芯片对；上位机110还用于接收各目标射频芯片对返回的测试结果；

多个射频芯片对中的每个射频芯片对，用于接收上位机110发送的测试信息和测试通道，在测试通道，按照测试信息中的测试次数，通过每个射频芯片对之间的信号传输完成测试信息中的全部测试项目，得到测试结果，并将测试结果返回至上位机110；

电源地模块130用于为多个发射组模块120提供电源和地。

实际应用中，多个发射组模块120设置于PCB板上，发射组模块120之间进行挖空处理，即挖空相邻发射组模块120之间的地平面，使发射组模块120之间没有直接电气连接，以实现发射组模块120之间的物理隔离，物理隔绝发射组模块120之间射频信号的传导干扰。每个发射组模块120包括多个射频芯片对，每个射频芯片对之间可以进行信号的发送与接收，通过射频芯片对之间的信号的发送与接收可以实现对射频芯片对的测试。上位机110通过总线的形式分别与各每个发射组模块120连接。电源地模块130用于为多个发射组模块120供电并提供接地端。

在具体实施时，上位机110可以接收外部设备输入的测试任务，上位机110还可以接受用户通过上位机110的人机交互界面输入的测试任务。测试任务包括测试数量、测试项目、测试次数、测试指标以及测试频段等信息，其中，测试数量是指完成测试任务需要测试的射频芯片对的数量；测试项目是指发送数据测试或接收数据测试；测试次数是指测试项目的执行次数；测试指标是指发送或接收信号的质量指标，测试频段是指执行测试任务的工作频段。上位机110可以根据测试任务中的测试数量确定目标射频芯片对，为目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并根据测试项目、测试次数为目标射频芯片对配置测试信息，将目标测试通道和测试信息发送至目标射频芯片对；目标射频芯片对接收上位机110发送的测试信息和测试通道后，在相应的测试通道，按照测试信息中的测试项目对应的信息传输方向，完成测试信息中测试次数的信息传输，得到测试结果，并将测试结果返回至上位机110。其中，测试结果可以是目标音频信号或目标音频信号的质量数据。

这样，通过上位机获取测试任务并确定各目标射频芯片对，根据各射频芯片对的工作状态，为各目标射频芯片对确定干扰最少的测试通道作为目标测试通道，可以高效的避开干扰厉害的测试通道，提升测试的可靠性。并且，通过将多个发射组模块中各个发射组模块之间物理隔离，大大降低了影响并行测试的传导干扰和辐射干扰，提升信号传输质量。通过设置干扰最少的测试通道并且设置各个发射组模块之间物理隔离，避免射频芯片的射频信号之间互相影响导致的测试数据异常，实现射频芯片的并行测试，提升测试效率。通过每个射频芯片对之间的信号传输完成测试信息中的全部测试项目，可以通过射频芯片对的对测实现对射频芯片的测试，不用引入额外的切换开关，简化布线复杂程度以及测试难度。

在具体实施时，本申请实施例提供的射频芯片并行测试系统100中，上位机110可以有多种具体结构实现其功能。例如图2所示，上位机110还可以包括：通信模块111和配置模块112；

通信模块111的第一端与配置模块112连接，通信模块111的第二端与多个发射组模块120中的各个射频芯片对连接；通信模块111用于上位机110与各个射频芯片对之间的数据的传输；

配置模块112用于获取测试任务并确定测试任务中的测试数量、测试项目以及测试次数；根据各个发射组模块120中各射频芯片对的工作状态，选取与测试数量对应的工作状态为空闲中的射频芯片对作为各目标射频芯片对；基于各目标射频芯片对所在的多个发射组模块120中工作状态为测试中的各射频芯片对的测试通道，为各目标射频芯片对确定干扰最少的测试通道作为各目标测试通道；基于测试项目和测试次数为各目标射频芯片对配置测试信息。

实际应用中，上位机110获取测试任务后可以进一步确定测试任务中的测试数量、测试项目以及测试次数。上位机110中存储有各个发射组模块120中各射频芯片对的工作状态，其中，各射频芯片对的工作状态主要包括测试中和空闲中。从工作状态为空闲中的射频芯片对中选取测试数量的射频芯片对作为目标射频芯片对。目标射频信芯片对可以分布于一个发射组模块120，也可以分布于多个多个发射组模块120。在目标射频信芯片分布于一个发射组模块120时，首先确定该发射组模块120中的工作状态为测试中的各射频芯片对的测试通道，排除测试任务汇总的测试频段中与工作状态为测试中的各射频芯片对的测试通道相同的频率，从排除后的测试频段中为各目标射频芯片对对应的确定干扰最少的测试通道作为各目标测试通道。上位机110所确定的干扰最少的测试通道是指与工作状态为测试中的各射频芯片对的测试通道产生互调干扰最少的测试通道。由于多个射频通道之间存在互调干扰，上位机110可以根据各个工作状态为测试中的各射频芯片对的测试通道的频率确定各个工作状态为测试中的各射频芯片对的互调干扰点，上位机110在排除各互调干扰点后，根据各目标射频芯片对的测试频段为各目标射频芯片对分配测试通道。在目标射频信芯片分布于多个发射组模块120时，针对每个发射组模块120，确定发射组模块120中的工作状态为测试中的各射频芯片对的测试通道，排除测试任务汇总的测试频段中与工作状态为测试中的各射频芯片对的测试通道相同的频率，从排除后的测试频段中为分布于该发射组模块120的各目标射频芯片对对应的确定干扰最少的测试通道作为分布于该发射组模块120的各目标射频芯片对各目标测试通道。最后，根据测试项目和测试次数为各目标射频芯片对配置测试信息。

在具体实施时，本申请实施例提供的射频芯片并行测试系统100中，射频芯片对可以有多种具体结构实现其功能。例如图3所示，射频芯片对包括：两个射频芯片、第一发送端口140、第一接收端口141、第一通信端口142、第二发送端口143、第二接收端口144以及第二通信端口145；

两个射频芯片中的第一射频芯片146、第一发送端口140、第一接收端口141和第一通信端口142设置于第一子板上，第一射频芯片146分别与第一发送端口140和第一接收端口141连接，第一射频芯片146通过第一通信端口142与上位机110连接；

两个射频芯片中的第二射频芯片147、第二发送端口143、第二接收端口144和第二通信端口145设置于第二子板上，第二射频芯片147分别与第二发送端口143和第二接收端口144连接，第二射频芯片147通过第二通信端口145与上位机110连接；

第一发送端口140通过同轴屏蔽线与和第二接收端口144连接，第一接收端口141通过同轴屏蔽线与和第二发送端口143连接。

实际应用中，射频芯片对中包括两个子板，第一子板上设置有第一射频芯片146、第一发送端口140、第一接收端口141以及第一通信端口142，第二子板上设置有第二射频芯片147、第二发送端口143、第二接收端口144以及第二通信端口145。与传统通过PCB走线直接连接方式不同，第一发送端口140通过同轴屏蔽线与第二接收端口144连接，第一接收端口141通过同轴屏蔽线与第二发送端口143连接，可以最大程度的避免射频之间的辐射干扰。第一子板上的第一通信端口142和第二子板上的第二通信端口145通过总线的形式接入到上位机110总线上。

在具体实施时，本申请实施例提供的射频芯片并行测试系统100中，射频芯片可以有多种具体结构实现其功能。例如图4所示，射频芯片包括：存储模块150、信号生成模块151、信号输出模块152和信号采集模块153；

存储模块150的第一端与射频芯片连接的通信端口连接，存储模块150的第二端与信号生成模块151的第一端连接，存储模块150用于存储上位机110发送的目标测试通道和测试信息；

信号生成模块151的第二端与信号输出模块152的第一端连接；信号生成模块151用于根据目标测试通道和测试信息生成音频信号；

信号输出模块152的第二端与射频芯片连接的发送端口连接；信号输出模块152用于将信号生成模块151生成的音频信号转化为预设格式的射频信号；

信号采集模块153的第一端与存储模块150的第三端连接，信号采集模块153的第二端与射频芯片连接的接收端口连接；信号采集模块153用于将采集的射频信号转换为预设格式的目标音频信号后，将目标音频信号的数据输出至存储模块150。

实际应用中，上位机110可以实时的生成目标测试通道和测试信息发送至目标射频信息对，也可以预先生成目标测试通道和测试信息发送至目标射频信息对，目标射频信息对中的射频芯片通过通信端口接收并存储目标测试通道和测试信息至存储模块150，以使射频芯片上电后直接从存储模块150获取目标测试通道和测试信息。存储模块150为芯片内部掉电不丢失部分存储，用于存储目标测试通道和测试信息，还可以存储测试过程的数据和结果数据，其中结果数据可以与结果数据生成时间关联，并对应的记录在存储模块150，在需要的时候被上位机110调取。射频芯片中设置有信号生成模块151，用于根据目标测试通道、测试信息和预设参数生成音频信号。

信号输出模块152包括射频模拟电路，射频模拟电路将信号生成模块151生成的音频信号进行数模转换并调制得到射频信号，信号输出模块152将射频信号输入至射频芯片所在子板的射频电路进行该功率调节后得到目标功率的射频信号，该目标功率的射频信号经发送端口传输至连接的射频芯片的接收端口。射频芯片所在子板的射频电路接收射频信号并进行功率调节后输入至信号采集模块153，信号采集模块153包括射频模拟电路，对进行功率调节后的射频信号依次进行解调和模数转换后得到目标音频信号。信号采集模块153可以将目标音频信号存储至存储模块150，以使上位机110可以通过目标音频信号获取指令从存储模块150中获取目标音频信号。

在一种可能的实施方式中，参阅图5所示，射频芯片中还可以包括：信号分析模块154；

信号分析模块154的第一端与信号采集模块153的第二端连接，信号分析模块154第二端与存储模块150的第四端连接，信号分析模块154第三端与射频芯片连接的通信端口连接；信号分析模块154用于采用预设算法对目标音频信号进行分析，得到目标音频信号的质量数据，并将质量数据分别发送至存储模块150和上位机110。

实际应用中，信号分析模块154可以从信号采集模块153中获取目标音频信号，并计算目标音频信号的质量数据。其中，质量数据可以包括音频信号的电平、频率响应、总谐波失真加噪声、信噪比、动态范围、频率等数据。信号分析模块154可以在计算得到质量数据后将质量数据发送至存储模块150，并通过通信接口发送至上位机110，以使上位机110判断目标音频信号的质量数据是否满足预设的质量标准，其中，质量标准是与质量数据对应设置的数据标准值或数据标准范围，质量标准可以包括音频信号的电平标准值、频率响应标准范围、总谐波失真加噪声标准范围、信噪比标准范围、动态标准范围、以及频率标准范值等。这样，通过在射频芯片内部设置信号分析模块154，无需引入其他射频仪器和芯片以确定质量数据，一方面，增加测试结果的稳定性以及减少额外的不稳定因素。另一方面，可以减少了测试成本并保证测试结果的可靠性。

在具体实施时，本申请实施例提供的射频芯片并行测试系统100中，上位机110可以有多种具体结构实现其功能。例如图6所示，上位机110还可以包括：分析模块113；

分析模块113与所述通信模块111的第三端连接；分析模块113用于获取质量数据，判断质量数据是否满足预设的质量标准；若是，则确定质量数据对应的射频芯片通过测试；若否，则确定质量数据对应的射频芯片未通过测试。

基于同一发明构思，本发明实施例还提供了一种射频芯片并行测试方法，参阅图7所示，本申请实施例提供的射频芯片并行测试方法的概况流程如下：

步骤701：获取测试任务并确定各目标射频芯片对，根据各射频芯片对的工作状态，为各目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并为各目标射频芯片对配置测试信息。

步骤702：在测试通道，按照测试信息中的测试次数，通过每个射频芯片对之间的信号传输完成测试信息中的全部测试项目，得到测试结果。

在一种可能的实施方式中，获取测试任务并确定目标射频芯片对，根据各射频芯片对的工作状态为测试任务中的目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并配置测试信息的步骤，包括：

首先，获取测试任务并确定测试任务中的测试数量、测试项目以及测试次数。

其次，根据各个发射组模块中各射频芯片对的工作状态，选取与测试数量对应的工作状态为空闲中的射频芯片对作为各目标射频芯片对。

然后，基于各目标射频芯片对所在的多个发射组模块中工作状态为测试中的各射频芯片对的测试通道，为各目标射频芯片对确定干扰最少的测试通道作为各目标测试通道。

最后，基于测试项目和测试次数为各目标射频芯片对配置测试信息。

在一种可能的实施方式中，在测试通道，按照测试信息中的测试次数，通过每个射频芯片对之间的信号传输完成测试信息中的全部测试项目，得到测试结果之后，还包括：

获取质量数据，判断质量数据是否满足预设的质量标准；若是，则确定所述质量数据对应的射频芯片通过测试；若否，则确定所述质量数据对应的射频芯片未通过测试。

在介绍了本申请实施例提供的射频芯片并行测试系统和方法之后，接下来，对本申请实施例提供的电子设备进行简单介绍。

参阅图8所示，本申请实施例提供的电子设备800至少包括：处理器801、存储器802和存储在存储器802上并可在处理器801上运行的计算机程序，处理器801执行计算机程序时实现本申请实施例提供的射频芯片并行测试方法。

需要说明的是，图8所示的电子设备800仅仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。

本申请实施例提供的电子设备800还可以包括连接不同组件(包括处理器801和存储器802)的总线803。其中，总线803表示几类总线结构中的一种或多种，包括存储器总线、外围总线、局域总线等。

存储器802可以包括易失性存储器形式的可读介质，例如随机存储器(RandomAccess Memory，RAM)8021和/或高速缓存存储器8022，还可以进一步包括只读存储器(ReadOnly Memory，ROM)8023。

存储器802还可以包括具有一组(至少一个)程序模块8024的程序工具8025，程序模块8024包括但不限于：操作子系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。

电子设备800也可以与一个或多个外部设备804(例如键盘、遥控器等)通信，还可以与一个或者多个使得用户能与电子设备800交互的设备通信(例如手机、电脑等)，和/或，与使得电子设备800与一个或多个其它电子设备800进行通信的任何设备(例如路由器、调制解调器等)通信。这种通信可以通过输入/输出(Input/Output，I/O)接口805进行。并且，电子设备800还可以通过网络适配器806与一个或者多个网络(例如局域网(Local AreaNetwork，LAN)，广域网(Wide Area Network，WAN)和/或公共网络，例如因特网)通信。如图8所示，网络适配器806通过总线803与电子设备800的其它模块通信。应当理解，尽管图8中未示出，可以结合电子设备800使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、磁盘阵列(Redundant Arrays of IndependentDisks，RAID)子系统、磁带驱动器以及数据备份存储子系统等。

下面对本申请实施例提供的计算机可读存储介质进行介绍。本申请实施例提供的计算机可读存储介质存储有计算机指令，计算机指令被处理器执行时实现本申请实施例提供的射频芯片并行测试方法。具体地，该计算机指令可以内置或者安装在电子设备800中，这样，电子设备800就可以通过执行内置或者安装的计算机指令实现本申请实施例提供的射频芯片并行测试方法。

此外，本申请实施例提供的射频芯片并行测试方法还可以实现为一种程序产品，该程序产品包括程序代码，当该程序产品可以在电子设备800上运行时，该程序代码用于使电子设备800执行本申请实施例提供的射频芯片并行测试方法。

本申请实施例提供的程序产品可以采用一个或多个可读介质的任意组合，其中，可读介质可以是可读信号介质或者可读存储介质，而可读存储介质可以是但不限于是电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合，具体地，可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、RAM、ROM、可擦式可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)、光纤、便携式紧凑盘只读存储器(Compact Disc Read-Only Memory，CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

本申请实施例提供的程序产品可以采用CD-ROM并包括程序代码，还可以在计算设备上运行。然而，本申请实施例提供的程序产品不限于此，在本申请实施例中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

应当注意，尽管在上文详细描述中提及了装置的若干单元或子单元，但是这种划分仅仅是示例性的并非强制性的。实际上，根据本申请的实施方式，上文描述的两个或更多单元的特征和功能可以在一个单元中具体化。反之，上文描述的一个单元的特征和功能可以进一步划分为由多个单元来具体化。

此外，尽管在附图中以特定顺序描述了本申请方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种射频芯片并行测试系统，其特征在于，包括：上位机、多个发射组模块以及电源地模块；多个发射组模块中各个发射组模块之间物理隔离，多个发射组模块中每个发射组模块包括多个射频芯片对；所述上位机分别与多个发射组模块通信连接，所述电源地模块分别与多个发射组模块电连接；

所述上位机，用于获取测试任务并确定各目标射频芯片对，根据各射频芯片对的工作状态，为所述各目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并为所述各目标射频芯片对配置测试信息，将所述目标测试通道和所述测试信息发送至对应的目标射频芯片对；所述上位机还用于接收各目标射频芯片对返回的测试结果；

所述多个射频芯片对中的每个射频芯片对，用于接收上位机发送的测试信息和测试通道，在所述测试通道，按照测试信息中的测试次数，通过每个射频芯片对之间的信号传输完成所述测试信息中的全部测试项目，得到测试结果，并将测试结果返回至上位机；

所述电源地模块用于为多个发射组模块提供电源和地。

2.如权利要求1所述的射频芯片并行测试系统，其特征在于，所述上位机包括：通信模块和配置模块；

所述通信模块的第一端与所述配置模块连接，所述通信模块的第二端与多个发射组模块中的各个射频芯片对连接；所述通信模块用于所述上位机与各个射频芯片对之间的数据的传输；

所述配置模块用于获取测试任务并确定测试任务中的测试数量、测试项目以及测试次数；根据各个发射组模块中各射频芯片对的工作状态，选取与测试数量对应的工作状态为空闲中的射频芯片对作为各目标射频芯片对；基于各目标射频芯片对所在的多个发射组模块中工作状态为测试中的各射频芯片对的测试通道，为所述各目标射频芯片对确定干扰最少的测试通道作为各目标测试通道；基于所述测试项目和所述测试次数为所述各目标射频芯片对配置测试信息。

3.如权利要求2所述的射频芯片并行测试系统，其特征在于，所述射频芯片对包括：两个射频芯片、第一发送端口、第一接收端口、第一通信端口、第二发送端口、第二接收端口以及第二通信端口；

所述两个射频芯片中的第一射频芯片、所述第一发送端口、所述第一接收端口和所述第一通信端口设置于第一子板上，所述第一射频芯片分别与所述第一发送端口和所述第一接收端口连接，所述第一射频芯片通过所述第一通信端口与所述上位机连接；

所述两个射频芯片中的第二射频芯片、所述第二发送端口、所述第二接收端口和所述第二通信端口设置于第二子板上，所述第二射频芯片分别与所述第二发送端口和所述第二接收端口连接，所述第二射频芯片通过所述第二通信端口与所述上位机连接；

所述第一发送端口通过同轴屏蔽线与和所述第二接收端口连接，所述第一接收端口通过同轴屏蔽线与和所述第二发送端口连接。

4.如权利要求3所述的射频芯片并行测试系统，其特征在于，所述射频芯片包括：存储模块、信号生成模块、信号输出模块和信号采集模块；

所述存储模块的第一端与所述射频芯片连接的通信端口连接，所述存储模块的第二端与所述信号生成模块的第一端连接，所述存储模块用于存储上位机发送的目标测试通道和测试信息；

所述信号生成模块的第二端与所述信号输出模块的第一端连接；所述信号生成模块用于根据目标测试通道和测试信息生成音频信号；

所述信号输出模块的第二端与所述射频芯片连接的发送端口连接；所述信号输出模块用于将所述信号生成模块生成的音频信号转化为预设格式的射频信号；

所述信号采集模块的第一端与所述存储模块的第三端连接，所述信号采集模块的第二端与所述射频芯片连接的接收端口连接；所述信号采集模块用于将采集的射频信号转换为预设格式的目标音频信号后，将所述目标音频信号的数据输出至存储模块。

5.如权利要求4所述的射频芯片并行测试系统，其特征在于，所述射频芯片还包括：信号分析模块；

所述信号分析模块的第一端与所述信号采集模块的第二端连接，所述信号分析模块第二端与存储模块的第四端连接，所述信号分析模块第三端与所述射频芯片连接的通信端口连接；所述信号分析模块用于采用预设算法对目标音频信号进行分析，得到目标音频信号的质量数据，并将所述质量数据分别发送至存储模块和上位机。

6.如权利要求2-5任一项所述的射频芯片并行测试系统，其特征在于，所述上位机还包括：分析模块；

所述分析模块的与所述通信模块的第三端连接；所述分析模块用于获取质量数据，判断质量数据是否满足预设的质量标准；若是，则确定所述质量数据对应的射频芯片通过测试；若否，则确定所述质量数据对应的射频芯片未通过测试。

7.一种射频芯片并行测试方法，其特征在于，应用于权利要求1-6任一项所述的射频芯片并行测试系统，包括：

获取测试任务并确定各目标射频芯片对，根据各射频芯片对的工作状态，为所述各目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并为所述各目标射频芯片对配置测试信息；

在所述测试通道，按照测试信息中的测试次数，通过每个射频芯片对之间的信号传输完成所述测试信息中的全部测试项目，得到测试结果。

8.如权利要求7所述的射频芯片并行测试方法，其特征在于，所述获取测试任务并确定目标射频芯片对，根据各射频芯片对的工作状态为测试任务中的目标射频芯片对确定干扰最少的测试通道作为目标测试通道，并配置测试信息的步骤，包括：

获取测试任务并确定测试任务中的测试数量、测试项目以及测试次数；

根据各个发射组模块中各射频芯片对的工作状态，选取与测试数量对应的工作状态为空闲中的射频芯片对作为各目标射频芯片对；

基于各目标射频芯片对所在的多个发射组模块中工作状态为测试中的各射频芯片对的测试通道，为所述各目标射频芯片对确定干扰最少的测试通道作为各目标测试通道；

基于所述测试项目和所述测试次数为所述各目标射频芯片对配置测试信息。

9.一种电子设备，其特征在于，包括：存储器、处理器和存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求7-8任一项所述的射频芯片并行测试方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令被处理器执行时实现如权利要求7-8任一项所述的射频芯片并行测试方法。