CN112379763B - 一种防止漏电的方法、系统、设备以及介质 - Google Patents

一种防止漏电的方法、系统、设备以及介质 Download PDF

Info

Publication number
CN112379763B
CN112379763B CN202011182658.0A CN202011182658A CN112379763B CN 112379763 B CN112379763 B CN 112379763B CN 202011182658 A CN202011182658 A CN 202011182658A CN 112379763 B CN112379763 B CN 112379763B
Authority
CN
China
Prior art keywords
control signal
ocp
signal
devices
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011182658.0A
Other languages
English (en)
Other versions
CN112379763A (zh
Inventor
李纪伟
张莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011182658.0A priority Critical patent/CN112379763B/zh
Publication of CN112379763A publication Critical patent/CN112379763A/zh
Application granted granted Critical
Publication of CN112379763B publication Critical patent/CN112379763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种防止漏电的方法，包括以下步骤：获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号；获取所述若干个OCP设备的上电信号并进行或运算以得到第二控制信号；根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案通过检测在位信号和上电信号，并根据在位信号和上电信息分别生成控制信号，根据控制信号控制clock buffer的使能信号生效时间，保证时钟不会在OCP设备在工作前发生漏电问题，避免了不确定风险的影响。

Description

一种防止漏电的方法、系统、设备以及介质
技术领域
本发明涉及OCP领域，具体涉及一种防止漏电的方法、系统、设备以及存储介质。
背景技术
随着互联网的快速发展，不同客户对服务器有不同的配置需求，但服务器日益紧张的空间对设计者提出了强有力的挑战。当前，Open Compute Project制定新一代的OCPNIC设计规范即OCP3.0设备，用于满足服务器对网络控制设备的高密度集成。OCP3.0设备支持NCSI功能、用于实现BMC的共享网络功能。
在目前的设计方案中，如图1所示，其中，Switch芯片的A端口作为input、直接与BMC NCSI信号(TX_D0/D1/EN、RX_D0/D1/CSDV)互联；B、C端口作为output、与OCP3.0的NCSI模块互联。此外，NCSI所需的50M时钟会直接去到各终端芯片(即BMC、OCP3.0)；由此，用户才能通过OCP3.0网口登陆BMC web，进行远程管理和监控。但实际测试中发现，时钟在系统上电后即工作，而OCP3.0时序由CPLD控制，故二者存在时间差；这导致漏电发生：时钟经OCP3.0内部漏电至其P3V3 module，给OCP的正常工作带来风险。
当前设计方案中，2个OCP3.0共用1个NCSI Switch：PD信号默认下拉(即TS3L501一直保持工作状态)，SEL信号由BMC GPIO控制(高电平：选通A到B通道；低电平，选通A到C通道)。该设计任一时刻都会有通道导通，漏电问题将一直存在。当前为了解决漏电问题，可以增加1颗Switch芯片：每个OCP3.0设备单独使用1颗TS3L501。原理为：BMC使用2个GPIO分别控制每个芯片的SEL(Switch均只选择A B通道)，Clock buffer发出的两组50M时钟经switch芯片后再去到OCP3.0。这样，SEL pin由BMC的GPIO控制：上电初始阶段，SEL默认为低电平，A B通道默认不选通；当BMC初始化完成后，拉高其GPIO信号选通A B工作通道。依此，50M时钟在OCP3.0正常工作前，不会通过Switch去到OCP3.0，避免了因漏电导致OCP工作异常。
但是，上述设计方案如果当COP设备较多时，需要为每一个COP设备单独增加一个switch芯片，增加了成本，还会占用较多的空间。因此，急需一种解决OCP设备漏电的方案。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种防止漏电的方法，包括以下步骤：
获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号；
获取所述若干个OCP设备的上电信号并进行或运算以得到第二控制信号；
根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制。
在一些实施例中，获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号，进一步包括：
响应于所述若干个OCP设备均不在线，生成高电平的第一控制信号；
响应于所述若干个OCP设备中至少一个在线，生成低电平的第一控制信号。
在一些实施例中，根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制，进一步包括：
响应于所述第一控制信号为高电平信号，将单刀双掷开关的第一输入端和输出端导通，以使所述输出端输出所述时钟的使能信号。
在一些实施例中，根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制，进一步包括：
响应于所述第一控制信号为低电平信号，将单刀双掷开关的第二输入端和输出端导通。
在一些实施例中，还包括：
响应于所述第二输入端接收到所述第二控制信号，使所述输出端输出所述时钟的使能信号。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种防止漏电的系统，包括：
第一运算模块，所述第一运算模块配置为获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号；
第二运算模块，所述第二运算模块配置为获取所述若干个OCP设备的上电信号并进行或运算以得到第二控制信号；
控制模块，所述控制模块配置为根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制。
在一些实施例中，所述第一运算模块还配置为：
响应于所述若干个OCP设备均不在线，生成高电平的第一控制信号；
响应于所述若干个OCP设备中至少一个在线，生成低电平的第一控制信号。
在一些实施例中，所述控制模块还配置为：
响应于所述第一控制信号为高电平信号，将单刀双掷开关的第一输入端和输出端导通，以使所述输出端输出所述时钟的使能信号。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如上所述的任一种防止漏电的方法的步骤。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行如上所述的任一种防止漏电的方法的步骤。
本发明具有以下有益技术效果之一：本发明提出的方案通过检测在位信号和上电信号，并根据在位信号和上电信息分别生成控制信号，根据控制信号控制clock buffer的使能信号生效时间，保证时钟不会在OCP设备在工作前发生漏电问题，避免了不确定风险的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为现有技术中的单Switch设计方案的结构示意图；
图2为本发明的实施例提供的防止漏电的方法的流程示意图；
图3为本发明的实施例提供的电路连接结构示意图；
图4为本发明的实施例提供的防止漏电的系统的结构示意图；
图5为本发明的实施例提供的计算机设备的结构示意图；
图6为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
根据本发明的一个方面，本发明的实施例提出一种防止漏电的方法，如图2所示，其可以包括步骤：
S1，获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号；
S2，获取所述若干个OCP设备的上电信号并进行或运算以得到第二控制信号；
S3，根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制。
本发明提出的方案通过检测在位信号和上电信号，并根据在位信号和上电信息分别生成控制信号，根据控制信号控制clock buffer的使能信号生效时间，保证时钟不会在OCP设备在工作前发生漏电问题，避免了不确定风险的影响。
在一些实施例中，步骤S1，获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号，具体的，可以通过CPLD检测每一个OCP设备的在位信号，然后将多个在位信号进行与运算得到第一控制信号。例如，如图3所示，OCP1/OCP2_PRSNT_N信号是通过CPLD采集到的OCP1和OCP2的在位信号，然后将上述两个在位信号发送到与门逻辑芯片(And gate)进行与运算得到OCP_PRSNT_N(即第一控制信号)，将OCP_PRSNT_N作为单刀双掷开关芯片SPDT的通道选择信号。
在一些实施例中，步骤S2，获取所述若干个OCP设备的上电信号并进行或运算以得到第二控制信号，具体的，COP设备的上电时序可以由CPLD控制，当控制OCP设备上电后，则将上电信号进行或运算得到第二控制信号。例如，如图3所示，OCP1/OCP2_NIC_PGOOD信号是OCP1和OCP2的上电信号，然后将上述两个上电信号发送到或门逻辑芯片(or gate)进行或运算得到OCP_NIC_PGOOD(即第二控制信号)，只要有一个OCP设备运行，则OCP_NIC_PGOOD(即第二控制信号)即为高电平信号。
在一些实施例中，S1，获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号，进一步包括：
S11，响应于所述若干个OCP设备均不在线，生成高电平的第一控制信号；
S12，响应于所述若干个OCP设备中至少一个在线，生成低电平的第一控制信号。
在一些实施例中，S3，根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制，进一步包括：
响应于所述第一控制信号为高电平信号，将单刀双掷开关的第一输入端和输出端导通，以使所述输出端输出所述时钟的使能信号。
在一些实施例中，S3，根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制，进一步包括：
响应于所述第一控制信号为低电平信号，将单刀双掷开关的第二输入端和输出端导通。
在一些实施例中，还包括：
响应于所述第二输入端接收到所述第二控制信号，使所述输出端输出所述时钟的使能信号。
具体的，若通过CPLD检测到所有的OCP设备均不在线，则得到的OCP_PRSNT_N(即第一控制信号)为高电平信号，如图3所示，此时则将单刀双掷开关芯片SPDT的输出通道A和第一输入通道B1连通，并且B1通道的输入默认为高电平，从而可以通过输出通道A向clockbuffer输出使能信号。而当CPLD检测到至少有一个OCP设备在线时，则得到的OCP_PRSNT_N(即第一控制信号)为低电平信号，如图3所示，此时则将单刀双掷开关芯片SPDT的输出通道A和第二输入通道B0连通，此时由于COP设备还未上电，因此未检测到上电信号，单刀双掷开关芯片SPDT的输出通道A无法向clock buffer输出使能信号，只有当OCP设备正常上电后，才会得到高电平的OCP_NIC_PGOOD(即第二控制信号)，此时才会通过输出通道A向clockbuffer输出使能信号，同样保证了clock buffer不会在OCP设备工作前发生漏电问题，避免了不确定风险的影响。
在一些实施例中，通过如图3所示的SPDT、与门、或门等逻辑芯片管理clockbuffer的使能信号的生效的时间实现对时钟的控制。首先，OCP1/OCP2_PRSNT_N信号通过“与”操作后得到OCP_PRSNT_N；其次，根据OCP设备的特定，其NIC_PGOOD有效后再提供NCSI信号，故OCP1/OCP2_NIC_PGOOD信号进行“或”操作。SPDT单刀双掷开关芯片，OCP_PRSNT_N作为sel input、OCP_NIC_PGOOD作为B0 input、B1 input默认拉高；A端口作为Clockgenerator/buffer的input信号。
这样当没有OCP设备时，OCP_PRSNT_N为高电平、OCP_NIC_PGOOD为低，SPDT默认选通B1和A，即clock buffer正常工作、为BMC NCSI提供时钟。
当只有1个OCP设备时，OCP_PRSNT_N为低电平、OCP_NIC_PGOOD为高，SPDT默认选通B0和A，即clock buffer正常工作、为BMC和OCP设备提供时钟。
当有多个OCP设备时，OCP_PRSNT_N为低电平、OCP_NIC_PGOOD为高，SPDT默认选通B0和A，即clock buffer正常工作、为BMC和OCP设备提供时钟。
第一种情况，因为不存在OCP设备，故不会存在漏电问题发生，后两种情况，使用SPDT控制clock buffer的enable生效时间，同样保证时钟不会在OCP设备工作前发生漏电问题，避免了不确定风险的影响。
需要说明的是，图3实现本发明提出的方案的其中一种电路连接示意图，当采用能够提供与/或运算的其他类型的芯片，也可以得到不同的电路连接图。
本发明提出的方案通过检测在位信号和上电信号，并根据在位信号和上电信息分别生成控制信号，根据控制信号控制clock buffer的使能信号生效时间，保证时钟不会在OCP设备在工作前发生漏电问题，避免了不确定风险的影响。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种防止漏电的系统400，如图4所示，包括：
第一运算模块401，所述第一运算模块401配置为获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号；
第二运算模块402，所述第二运算模块402配置为获取所述若干个OCP设备的上电信号并进行或运算以得到第二控制信号；
控制模块403，所述控制模块403配置为根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制。
在一些实施例中，所述第一运算模块401还配置为：
响应于所述若干个OCP设备均不在线，生成高电平的第一控制信号；
响应于所述若干个OCP设备中至少一个在线，生成低电平的第一控制信号。
在一些实施例中，所述控制模块403还配置为：
响应于所述第一控制信号为高电平信号，将单刀双掷开关的第一输入端和输出端导通，以使所述输出端输出所述时钟的使能信号。
本发明提出的方案通过检测在位信号和上电信号，并根据在位信号和上电信息分别生成控制信号，根据控制信号控制clock buffer的使能信号生效时间，保证时钟不会在OCP设备在工作前发生漏电问题，避免了不确定风险的影响。
基于同一发明构思，根据本发明的另一个方面，如图5所示，本发明的实施例还提供了一种计算机设备501，包括：
至少一个处理器520；以及
存储器510，存储器510存储有可在处理器上运行的计算机程序511，处理器520执行程序时执行如上的任一种防止漏电的方法的步骤。
基于同一发明构思，根据本发明的另一个方面，如图6所示，本发明的实施例还提供了一种计算机可读存储介质601，计算机可读存储介质601存储有计算机程序指令610，计算机程序指令610被处理器执行时执行如上的任一种防止漏电的方法的步骤。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (6)

1.一种防止漏电的方法，其特征在于，包括以下步骤：
获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号；
获取所述若干个OCP设备的上电信号并进行或运算以得到第二控制信号；
根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制，其进一步包括：
响应于所述第一控制信号为高电平信号，将单刀双掷开关的第一输入端和输出端导通，以使所述输出端输出所述时钟的使能信号；
响应于所述第一控制信号为低电平信号，将单刀双掷开关的第二输入端和输出端导通；以及
响应于所述第二输入端接收到所述第二控制信号，使所述输出端输出所述时钟的使能信号。
2.如权利要求1所述的方法，其特征在于，获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号，进一步包括：
响应于所述若干个OCP设备均不在线，生成高电平的第一控制信号；
响应于所述若干个OCP设备中至少一个在线，生成低电平的第一控制信号。
3.一种防止漏电的系统，其特征在于，包括：
第一运算模块，所述第一运算模块配置为获取若干个OCP设备的在位信号并进行与运算以得到第一控制信号；
第二运算模块，所述第二运算模块配置为获取所述若干个OCP设备的上电信号并进行或运算以得到第二控制信号；
控制模块，所述控制模块配置为根据所述第一控制信号和所述第二控制信号对时钟的使能信号进行控制，其还配置为响应于所述第一控制信号为高电平信号，将单刀双掷开关的第一输入端和输出端导通，以使所述输出端输出所述时钟的使能信号；响应于所述第一控制信号为低电平信号，将单刀双掷开关的第二输入端和输出端导通；以及响应于所述第二输入端接收到所述第二控制信号，使所述输出端输出所述时钟的使能信号。
4.如权利要求3所述的系统，其特征在于，所述第一运算模块还配置为：
响应于所述若干个OCP设备均不在线，生成高电平的第一控制信号；
响应于所述若干个OCP设备中至少一个在线，生成低电平的第一控制信号。
5.一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-2任意一项所述的方法的步骤。
6.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行如权利要求1-2任意一项所述的方法的步骤。
CN202011182658.0A 2020-10-29 2020-10-29 一种防止漏电的方法、系统、设备以及介质 Active CN112379763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011182658.0A CN112379763B (zh) 2020-10-29 2020-10-29 一种防止漏电的方法、系统、设备以及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011182658.0A CN112379763B (zh) 2020-10-29 2020-10-29 一种防止漏电的方法、系统、设备以及介质

Publications (2)

Publication Number Publication Date
CN112379763A CN112379763A (zh) 2021-02-19
CN112379763B true CN112379763B (zh) 2023-01-06

Family

ID=74576111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011182658.0A Active CN112379763B (zh) 2020-10-29 2020-10-29 一种防止漏电的方法、系统、设备以及介质

Country Status (1)

Country Link
CN (1) CN112379763B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377153B (zh) * 2021-04-29 2023-03-24 山东英信计算机技术有限公司 一种多路网卡设备的时钟隔离装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764600A (zh) * 2019-10-25 2020-02-07 苏州浪潮智能科技有限公司 一种基于cpld/fpga的复位控制方法、设备以及存储介质
CN111274099A (zh) * 2020-01-12 2020-06-12 苏州浪潮智能科技有限公司 一种交换机系统的指示灯控制方法、系统、设备以及介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764600A (zh) * 2019-10-25 2020-02-07 苏州浪潮智能科技有限公司 一种基于cpld/fpga的复位控制方法、设备以及存储介质
CN111274099A (zh) * 2020-01-12 2020-06-12 苏州浪潮智能科技有限公司 一种交换机系统的指示灯控制方法、系统、设备以及介质

Also Published As

Publication number Publication date
CN112379763A (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
US7562247B2 (en) Providing independent clock failover for scalable blade servers
US7725742B2 (en) Remote monitor module for power initialization of computer system
TWI424176B (zh) 測試積體電路裝置之方法及系統
CN107070731B (zh) 一种主从仲裁方法及系统
US10771322B2 (en) Testing and delivering verification of network configurations
CN112015689B (zh) 串口输出路径切换方法、系统及装置和交换机
US10533563B2 (en) Management of multiple fan modules
WO2016082522A1 (zh) 管理路径确定方法及装置
CN112379763B (zh) 一种防止漏电的方法、系统、设备以及介质
EP3442166B1 (en) Composing by network attributes
CN110601917B (zh) 一种基于多系统复用网卡设计的网络性能测试方法和装置
US10362375B2 (en) Discovering connection of passive cables
CN117572217A (zh) 一种集成电路测试激励方法、装置、设备及存储介质
CN109120414B (zh) 一种用于PoE的供电方法、控制设备及供电端设备
US9582388B2 (en) Dynamic multi-purpose external access points connected to core interfaces within a system on chip (SOC)
CN112527714B (zh) 一种服务器的peci信号互联方法、系统、设备以及介质
CN115437990A (zh) 一种开启时钟展频的方法、系统、设备和存储介质
CN105468557B (zh) 一种避免smbus受干扰的隔离方法
CN109327344B (zh) 一种白盒交换机故障诊断方法及装置
CN113204279A (zh) 基于冗余电源提高服务器效能的方法、系统、设备及介质
CN113608937B (zh) 硬盘背板led无硬盘测试装置及方法
CN116719712B (zh) 处理器串口日志输出方法、装置、电子设备及存储介质
US9404968B1 (en) System and methods for debug connectivity discovery
CN111611768B (zh) 用于监控时钟信号的方法和装置
CN117251330B (zh) 一种监测配件拔出插入的装置及应用产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant