CN117151019B - 芯片与基板连接结构中ubm的确定方法、介质及设备 - Google Patents

芯片与基板连接结构中ubm的确定方法、介质及设备 Download PDF

Info

Publication number
CN117151019B
CN117151019B CN202311407507.4A CN202311407507A CN117151019B CN 117151019 B CN117151019 B CN 117151019B CN 202311407507 A CN202311407507 A CN 202311407507A CN 117151019 B CN117151019 B CN 117151019B
Authority
CN
China
Prior art keywords
ubm
diameter
value
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311407507.4A
Other languages
English (en)
Other versions
CN117151019A (zh
Inventor
请求不公布姓名
谷雨
靖超宇
徐兴隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Integrated Circuit Shanghai Co ltd
Original Assignee
Muxi Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Integrated Circuit Shanghai Co ltd filed Critical Muxi Integrated Circuit Shanghai Co ltd
Priority to CN202311407507.4A priority Critical patent/CN117151019B/zh
Publication of CN117151019A publication Critical patent/CN117151019A/zh
Application granted granted Critical
Publication of CN117151019B publication Critical patent/CN117151019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及数据处理领域，特别是涉及芯片与基板连接结构中UBM的确定方法、介质及设备。包括根据每一初始直径值及对应的布置间隔值，确定由每一初始直径值形成的第二UBM垫层在预设区域中的设置数量。若，则确定为目标直径，以生成多个目标直径。从多个目标直径中，获取第二UBM垫层的直径。经过本发明中的处理之后，可以更加准确的确定出能够满足某一区域最低凸点密度要求的第二UBM垫层的可用直径，以满足不同区域不同凸点密度的使用要求，进一步保证芯片的运行稳定性。

Description

芯片与基板连接结构中UBM的确定方法、介质及设备
技术领域
本发明涉及数据处理领域，特别是涉及芯片与基板连接结构中UBM的确定方法、介质及设备。
背景技术
随着AI计算推理、大数据和云服务等先进技术的发展，所需要的算力也呈几何级增加。为满足上述计算要求，可以通过更先进的制程工艺（如5nm、7nm），在计算芯片上设置更多的晶体管以及更多层的金属层（Metal Layer）。金属层起到电路的作用，将不同的晶体管以不同的形式连接起来，以满足对应的供电及逻辑运算的需求。同时为了防止相邻叠放的两层金属层之间导通，还在任意两个相邻的金属电路层之间设置隔绝介质。另外，通常为了在不同金属电路层之间进行通信时，降低介电损耗，以提高信号的传输质量与速度。所以会使用介电常数较低的ELK（extremely low-k，极低介电常数）材料作为不同电路层之间的隔绝介质。
对于适用于AI计算推理、大数据和云服务等大计算量的芯片而言，其本身尺寸较大，且在不同金属层之间需要更加复杂且频繁的通信。需要更低K值的隔绝介质，以降低电损耗。因为真空的介电常数最低，提高真空或空气在介质材料中的占比，可以降低整个介质材料的介电常数。由此为了降低介质材料的K值，介质材料内部会有越来越多的孔洞，使得介质材料机械强度较低。另外，这种大计算量的芯片通常的发热量也是极高的，而随着温度的变化，由于与芯片、基板之间的热膨胀系数不匹配，会使得基板边缘及顶角区域，产生哭脸或笑脸翘曲变形，进而对对应位置的处的隔绝介质层产生更大的挤压应力，进而使得ELK隔绝介质层的断裂风险进一步增高。通常芯片与基板之间的凸点密度越高对挤压应力的缓减更加有效。所以对于上述的大算力的芯片而言，需要在应力较高的区域具有更高的凸点密度，以提高芯片的运行稳定性。
现有技术中均是使用同一尺寸大小凸点进行连接，对应的芯片的各个区域的凸点大小相同。但是，通常芯片角落处对凸点密度要求更高，现有的凸点设置方式，往往存在不满足角落处的凸点密度下限要求的可能。因此，如何提高高应力区域的凸点密度，以降低ELK隔绝介质层的断裂风险，提高芯片的运行稳定性，成为当前芯片连接结构的设计难点。
发明内容
针对上述技术问题，本发明采用的技术方案为：
根据本发明的一个方面，提供了一种芯片与基板连接结构中UBM的确定方法，芯片与基板连接结构中包括圆柱状的第一UBM垫层及第二UBM垫层，第一UBM垫层为连接结构中面积最小的UBM垫层，第二UBM垫层为连接结构中面积最大的UBM垫层。第二UBM垫层设置于芯片的边缘和/或顶角区域。
第二UBM垫层的直径按照如下步骤确定：
根据第一UBM垫层的直径与第一预设阈值，生成初始直径取值区间。
从初始直径取值区间获取多个初始直径值。
根据第一映射表，获取每一初始直径值对应的布置间隔值。
根据每一初始直径值及对应的布置间隔值，确定由每一初始直径值形成的第二UBM垫层在预设区域中的设置数量A1、A2、…、Ai、…、Az。其中，Ai为由第i个初始直径值形成的第二UBM垫层在预设区域中的设置数量。z为初始直径值的总数量，i=1、2、…、z。
若，则确定/>为目标直径，以生成多个目标直径。其中，/>为预设区域的凸点密度下限值。/>为预设区域的总面积。/>为第i个初始直径值。
从多个目标直径中，获取第二UBM垫层的直径。
进一步的，在从多个目标直径中，获取第二UBM垫层的直径之后，方法还包括：
根据获取到的第二UBM垫层的直径以及对应的布置间隔值，在预设区域中生成多个对应垫层设置位置，并生成第二UBM垫层。
进一步的，从多个目标直径中，获取第二UBM垫层的直径，包括：
根据目标直径中的最小值及Max（B1、B2、…、Bn、…、Bm）对应目标直径，生成次级取值区间。其中，Bn为由第n个目标直径形成的第二UBM垫层在预设区域中的总覆盖面积。m为目标直径的总数量，n=1、2、…、m，m≤z。Bn满足如下条件：
，
其中，为由第n个目标直径形成的第二UBM垫层在预设区域中设置的总数量。为第n个目标直径的尺寸值。
从次级取值区间中，获取第二UBM垫层的直径。
进一步的，在生成次级取值区间之后，方法还包括：
若存在任一标准垫层直径属于次级取值区间，则将标准垫层直径作为第二UBM垫层的直径。
进一步的，从初始直径取值区间获取多个初始直径值，包括：
按照预设数值间隔，从初始直径取值区间获取多个初始直径值。
进一步的，从多个目标直径中，获取第二UBM垫层的直径，包括：
选取多个目标直径中的最小值，作为第二UBM垫层的直径。
进一步的，根据第一UBM垫层的直径与第一预设阈值，生成初始直径取值区间。包括：
获取第一预设阈值Y1。第一预设阈值与芯片与基板之间的凸点连接工艺相关联。
根据第一UBM垫层的直径F1与第一预设阈值Y1，生成初始直径取值区间[F1，F1+Y1]。
进一步的，布置间隔值包括相邻两个第二UBM垫层之间的间距，及最外侧的第二UBM垫层与预设区域边缘之间的间距。
根据本发明的第二个方面，提供了一种非瞬时性计算机可读存储介质，非瞬时性计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述的一种芯片与基板连接结构中UBM的确定方法。
根据本发明的第三个方面，提供了一种电子设备，包括存储器、处理器以及存储在存储器中并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述的一种芯片与基板连接结构中UBM的确定方法。
本发明至少具有以下有益效果：
通常芯片与基板之间通过更加先进的倒装焊技术进行连接，具体为，通过Bumping（圆片级凸点工艺）工艺在晶圆的I/O端口的Pad上形成焊料凸点（bump），然后通过凸点将芯片与基板连接起来。对应的，连接结构中凸点密度越高，对于ELK隔绝介质层上的应力的抵消能力越大，进而可以降低ELK隔绝介质层的断裂风险。同时，凸点的大小会受到对应位置的UBM（under ball metal,沉积凸点下金属化层）层大小的影响。具体为UBM垫层大小与凸点的大小正相关。由此在设计时控制UBM垫层的大小即可实现对凸点尺寸的控制。
本发明中，在芯片与基板连接结构中设置了大小尺寸不同的第一UBM垫层及第二UBM垫层，并将尺寸更大的第二UBM垫层设置于，芯片受到翘曲挤压时应力更大的边缘和/或顶角区域。由此，更大尺寸的第二UBM垫层排布在对应的高应力区域时，可以提高该区域中的凸点密度，以满足大算力芯片对各个区域凸点密度的差异化要求，进而降低高应力区域的ELK隔绝介质层的断裂风险，提高芯片的运行稳定性。
同时，由于实际加工工艺的限制，为保证更好的实现芯片与基板之间的稳定连接。通常会对任意两个凸点之间的间距、最大凸点与最小凸点之间的尺寸差距以及外侧凸点与高应力区域边间之间的距离均有相应的限制。由此，使得如何确定出一个更加适合的第二UBM垫层的直径尺寸，成为了保证芯片的运行稳定性的关键。
本发明中，通过第一UBM垫层的直径与第一预设阈值，可以根据最大凸点与最小凸点之间的尺寸差距，生成更加准确的初始直径取值区间。在满足该要求后，在通过初始直径取值区间中每一初始直径值对应的布置间隔值，可以确定出每一初始直径值形成的第二UBM垫层在预设区域中的覆盖面积，由此可以确定是否符合该区域中的应力抵消所需要的凸点密度。经过上述处理之后，可以更加准确的确定出能够满足某一区域最低凸点密度要求的第二UBM垫层的可用直径，以提高高应力区域的凸点密度，以满足不同区域不同凸点密度的使用要求，进一步保证芯片的运行稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种芯片与基板连接结构中UBM的确定方法的流程图。
图2为本申请一实施例中一种芯片与基板的连接结构的剖视结构示意图。
图3为本申请另一实施例中芯片、第一连接层、UBM垫层及凸点之间的连接结构示意图。
图4为本申请另一实施例中以排布方式一设置的高应力预设区域中凸点排布的结构示意图。
图5为本申请另一实施例中以排布方式二设置的高应力预设区域中凸点排布的结构示意图。
图6为本申请另一实施例中在基板的高温（240℃）翘曲变形的情况下，各区域中凸点的应力示意图。
附图标记
1、第一连接层；10、钝化层；11、吸能层；12、第一安置通孔；2、UBM垫层；3、凸点；31、第一连接凸点；32、第二连接凸点；4、保护层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
作为本发明的一个实施例，如图1所示，提供了一种芯片与基板连接结构中UBM的确定方法，用于确定第二UBM垫层的直径。
如图2及图3所示，芯片与基板连接结构中包括圆柱状的第一UBM垫层及第二UBM垫层，第一UBM垫层为连接结构中面积最小的UBM垫层，第二UBM垫层为连接结构中面积最大的UBM垫层。第二UBM垫层设置于芯片的边缘和/或顶角区域。
第二UBM垫层的直径按照如下步骤确定：
S100：根据第一UBM垫层的直径与第一预设阈值，生成初始直径取值区间。
具体的，S100包括：
S101：获取第一预设阈值Y1。第一预设阈值与芯片与基板之间的凸点3连接工艺（圆片级凸点工艺）相关联。
通常Y1与对应的加工商所使用的圆片级凸点工艺的加工能力相关，具体的可以根据对应的加工商进行确定。近年来，随着芯片上板工艺与凸点生长工艺的演进，一般情况下可接受在同一颗芯片上所有凸点3的高度差在10um以内的情况，这使在同一颗芯片上生长不同尺寸的凸点3成为可能。所以，为能够尽量增大凸点3的尺寸，优选Y1=10um。
S102：根据第一UBM垫层的直径F1与第一预设阈值Y1，生成初始直径取值区间[F1，F1+Y1]。
第一UBM垫层的直径为整个芯片中的最小凸点3的直径。以80um为例，对应生成的初始直径取值区间为[80um，90um]。
S200：从初始直径取值区间获取多个初始直径值。
具体的，S200包括：
S201：按照预设数值间隔，从初始直径取值区间获取多个初始直径值。
预设数值间隔可以根据实际的使用场景记性确定，如可以以5um为间隔，在初始直径取值区间为[80um，90um]中取值，最后得到多个初始直径值为80um、85um及90um。
S300：根据第一映射表，获取每一初始直径值对应的布置间隔值。具体的，布置间隔值包括相邻两个第二UBM垫层之间的间距，及最外侧的第二UBM垫层与预设区域边缘之间的间距。
相邻两个第二UBM垫层之间的间距，是为了防止相邻的两个凸点3在制造过程中，粘连在一起。最外侧的第二UBM垫层与预设区域边缘之间的间距，是为了防止预设区域内侧及外侧相邻的两个凸点3在制造过程中，粘连在一起。通常该间距为一区间值，该区间可以为[50um，300um]。上述相邻两个第二UBM垫层之间的间距，与凸点3的具体尺寸相关，凸点3的尺寸越大对应的布置间隔值要求也就越大，且不同的加工厂商对此对应关系也有不同的设置。由此，可以生成对应的第一映射表，用以确定每一凸点3尺寸与布置间隔值之间的对应关系，同时由于凸点3尺寸的大小与UBM垫层2的大小同样存在对应正相关关系，该对应关系也与厂家的生产制备工艺相关，所以不同的加工商会有不同的对应关系。由此，第一映射表中还可以包括UBM垫层2的初始直径值与布置间隔值之间的对应关系。通过收集整理，可以建立更加完善的第一映射表。
S400：根据每一初始直径值及对应的布置间隔值，确定由每一初始直径值形成的第二UBM垫层在预设区域中的设置数量A1、A2、…、Ai、…、Az。其中，Ai为由第i个初始直径值形成的第二UBM垫层在预设区域中的设置数量。z为初始直径值的总数量，i=1、2、…、z。
S500：若，则确定/>为目标直径，以生成多个目标直径。其中，/>为预设区域的凸点密度下限值，通常该值一般有加工厂商提供。/>为预设区域的总面积。/>为第i个初始直径值。
本发明中，通过第一UBM垫层的直径与第一预设阈值，可以根据最大凸点3与最小凸点3之间的尺寸差距，生成更加准确的初始直径取值区间。在满足该要求后，在通过初始直径取值区间中每一初始直径值对应的布置间隔值，可以确定出每一初始直径值形成的第二UBM垫层在预设区域中的覆盖面积，由此可以确定是否符合该区域中的应力抵消所需要的凸点密度。经过上述处理之后，可以更加准确的确定出能够满足某一区域最低凸点密度要求的第二UBM垫层的可用直径，以满足不同区域不同凸点密度的使用要求，进一步保证芯片的运行稳定性。
S600：从多个目标直径中，获取第二UBM垫层的直径。
进一步的，S600包括：
S601：选取多个目标直径中的最小值，作为第二UBM垫层的直径。
当存在多个可用的目标直径时，可选择满足要求的最小直径作为第二UBM垫层的直径，由此，可用进一步减小同一个芯片上最大的凸点3与最小凸点3之间的尺寸差值，以减小对上板工艺的要求。
S700：根据获取到的第二UBM垫层的直径以及对应的布置间隔值，在预设区域中生成多个对应垫层设置位置，并生成第二UBM垫层。
在确定了第二UBM垫层对应的直径后，便可以确定出在预设区域中多个对应垫层设置位置，并可以在对应的位置上生成第二UBM垫层。
作为本发明的另一个实施例，S600：从多个目标直径中，获取第二UBM垫层的直径，包括：
S601：根据目标直径中的最小值及Max（B1、B2、…、Bn、…、Bm）对应目标直径，生成次级取值区间。其中，Bn为由第n个目标直径形成的第二UBM垫层在预设区域中的总覆盖面积。m为目标直径的总数量，n=1、2、…、m，m≤z。Bn满足如下条件：
，
其中，为由第n个目标直径形成的第二UBM垫层在预设区域中设置的总数量。为第n个目标直径的尺寸值。
S602：从次级取值区间中，获取第二UBM垫层的直径。
由于，在实际的凸点3排布中，更大的凸点3尺寸通常也会对应的更大的排布间隔，以防止凸点3在生长过程中发生粘连。对应的，第二UBM垫层之间的间距也会增大，由此可能随着第二UBM垫层直径的增加，反而使得第二UBM垫层的设置数量减少，进而使得覆盖面积下降，凸点密度也下降。由此，经过本实施例的进一步筛选之后，可以保证次级取值区间中的各个目标直径，会随着直径值的增加，凸点密度也进一步增加，为正相关关系。由此，在选择更大的直径尺寸时，虽然增加了对凸点3上板工艺的要求，但是会获得更多的凸点密度增加的收益。可以避免增加了对凸点3上板工艺的要求，的同时还会降低凸点密度的情况出现。进而可以进一步降低高应力区域的ELK隔绝介质层的断裂风险，提高芯片的运行稳定性。
S612：若存在任一标准垫层直径属于次级取值区间，则将标准垫层直径作为第二UBM垫层的直径。
标准垫层直径为现有的加工厂商的常用的标准垫层直径，选用标准垫层直径可以更加便于后续的加工生产，以更加成熟常用的方式进行加工，以保证成品率。
作为本发明的另一个实施例，如图2及图3所示，提供了通过上述一种芯片与基板连接结构中UBM的确定方法，来确定第二UBM垫层大小及排布方式的芯片与基板的连接结构。该连接结构包括：第一连接层1以及多个第一UBM垫层及多个第二UBM垫层。
第一连接层1包括：钝化层10、吸能层11以及多个第一安置通孔12。第一连接层1为矩形，第一连接层1的形状与芯片的形状相同。
具体的，钝化层10固定覆盖于芯片靠近基板一侧的金属层上。钝化层10主要用于防止芯片靠近基板一侧的金属层发生氧化。
吸能层11固定覆盖于钝化层10上。吸能层11的材质可以为聚酰亚胺，其具有一定的吸能作用。由此当基板变形挤压凸点3时，吸能层11可以通过自身的部分形变吸收一定量的挤压力。进而可以进一步减小传递至芯片上的压力值的大小，进而使得ELK隔绝介质层的断裂风险降低。
多个第一安置通孔12贯穿吸能层11及钝化层10，多个第一安置通孔12的设置位置分别与第一UBM垫层及第二UBM垫层的设置位置一一对应，第一UBM垫层及第二UBM垫层的一连接端分别固定设置于对应的第一安置通孔12中。具体的，第一UBM垫层及第二UBM垫层均为圆柱状垫层。
在芯片与基板的连接结构中，UBM垫层2是芯片靠近基板一侧的金属层与凸点3之间的连接结构。同时，凸点3的大小会受到对应位置的UBM（under ball metal,沉积凸点下金属化层）垫层大小的影响。具体为UBM垫层2大小与凸点3的大小正相关。由此在设计时控制UBM垫层2的大小即可实现对凸点3尺寸的控制。
多个第一UBM垫层及第二UBM垫层均间隔固定于第一连接层1上，多个第一UBM垫层位于靠近第一连接层1中心的区域，多个第二UBM垫层位于远离第一连接层1中心的区域。第一UBM垫层为连接结构中面积最小的UBM垫层2，第二UBM垫层为连接结构中面积最大的UBM垫层2。
第二UBM垫层的面积与第一UBM垫层的面积之间的差值小于或等于第一预设阈值。多个第二UBM垫层位于第一连接层1的四个顶角区域。顶角区域为矩形或三角形。
通常，基板在发生高温变形时，距离中心位置越远的区域变形量越大，对应的芯片的边缘区域及顶角区域，就会成为应力值较高的区域。对应的在该高应力的区域中就需要更高的凸点密度，所以将多个第二UBM垫层位于第一连接层1的四个顶角区域。
现有的芯片结构中会包括多个功能模块，对应的在芯片内部会有多个功能的PHY（Port Physical Layer，端口物理层）芯片。而其中的一部分PHY芯片是需要外采的，通常这些外采的PHY芯片在设计时使用的UBM垫层2的尺寸，会有一定的差异。
本实施例中为保证后期的芯片可以顺利上板，所以需要将整个芯片上的所有凸点3的尺寸差值控制在一个合理范围内，如可以为10um以内。也即为第二连接凸点32的高度与第一连接凸点31的高度的差值小于或等于第二预设阈值，第二预设阈值可以为10um。同时，由于第二预设阈值与第一预设阈值正相关，所以可以确定出对应的第一预设阈值的大小。
本发明中，在芯片与基板连接结构中设置了大小尺寸不同的第一UBM垫层及第二UBM垫层，并将尺寸更大的第二UBM垫层设置于，芯片受到翘曲挤压时应力更大的边缘和/或顶角区域。由此，更大尺寸的第二UBM垫层排布在对应的高应力区域时，可以提高该区域中的凸点密度，以满足大算力芯片对各个区域凸点密度的差异化要求，进而降低高应力区域的ELK隔绝介质层的断裂风险，提高芯片的运行稳定性。
具体的，以如下示例对本实施例中对凸点密度的提升效果进行说明：
整个芯片中的高应力预设区域为整个芯片中900um900um的矩形顶角区域，最小的凸点3（第一连接凸点31）尺寸为80um，第二预设阈值为10um。凸点3间隔为70um，最外侧的第二UBM垫层与预设区域边缘之间的间距为[50um，200um]。厂商对于预设区域的凸点密度下限值的要求为23%，其他的地应力区域凸点密度下限值的要求为21%。
排布方式一：以现有常规设计中以同一凸点3尺寸为80um的结构排布满整个芯片区域，如图4所示，则会在整个高应力预设区域中共设置36个凸点3，其对应的凸点密度（凸点密度/预设区域面积）为22.34%。该凸点密度无法满足高应力预设区域凸点密度下限值的要求。
排布方式二：以本实施例中所述的方法，在靠近第一连接层1中心的区域以80um的凸点3进行排布，在远离第一连接层1中心的区域（900um900um的矩形顶角区域）以90um的凸点3进行排布，如图5所示，则会在整个高应力预设区域中同样设置36个凸点3，其对应的凸点密度（凸点密度/预设区域面积）为28.27%。相对于现有的凸点3排布方式，本发明的排布方式对预设区域的凸点密度，有较大幅度的提高可以满足凸点密度下限值的要求。
另外，由于在芯片的设计过程中，会将一些传感器设置在距离中心更远的区域，如顶角区域和/或边缘区域。同时，这些区域也是变形挤压最为严重的区域。为了保证传感器的稳定性，所以在这些对压力敏感的区域中是无法放置凸点3的。由此也会进一步的降低高应力区域中凸点3的设置数量，进而影响该区域中的凸点密度。使得现有的同一尺寸的凸点3设计，无法满足该区域的凸点密度要求。
对应的，若上述示例的900um900um的矩形顶角区域中，存在压力敏感的区域。如压力敏感的区域为图4及图5中左上角的矩形区域（点划线所示），由此该区域中的4个凸点3无法设置，在该情况下上述示例中的两种排布方案均只能放置32个凸点3。对应的，排布方式一中在该情况下高应力预设区域的凸点密度为19.86%，不满足使用要求。排布方式二中在该情况下高应力预设区域的凸点密度为25.13%，符合使用要求。
本发明所述的凸点3设计方法，可以使得在靠近第一连接层1中心的区域以更小的凸点3进行排布，进而可以提高凸点3的排布数量，以及提高凸点3的排布密集度，进而可以保证芯片中个功能的高集成度。同时，在高应力预设区域中以更大的凸点3进行排布，进而可以提高预设区域中凸点3的覆盖面积，提高凸点密度，以提高芯片的运行稳定性。
另外，通过在高应力预设区域设置的更大尺寸的凸点3不仅可以满足区域内对应的凸点密度要求。同时还由于凸点3尺寸增大后，凸点3的体积也响应增加。由此，如图6所示，一方便面使得其自身的吸能能力压增加，通过自身的形变可以吸收更多的挤压应力的能量，以减少传递至ELK隔绝介质层上的挤压力。另一方面，由于其与UBM垫层2的接触面积增大，会使得该位置的压强减小，进而进一步减小高应力区域中凸点3连接处对ELK隔绝介质层的压强，进而可以更大程度的减小ELK隔绝介质层被压裂的风险。
如图6所示，通过有限元仿真分析，分别对在基板的高温（240℃）翘曲变形的情况下，高应力区域（右上角三角形区域）中的三种直径的凸点3上的最大应力值。其中，最大应力值为右上角最边缘处的凸点3顶端的应力值。且三个实验组中其他区域中的凸点3均以相同大小（80um）及排布形式设置，不同之处仅为高应力区域中排布的凸点3的直径不同，分别为80um、95um及90um。具体的，这三个实验组中的凸点3上的最大应力值结果如下表1所示：
根据图6中，颜色越深的部分表示受到的应力越小，颜色越浅的部分表示受到的应力越大。由此可知，随着凸点3距离中心处的距离越远，其承受的应力值越大。凸点3越靠近芯片一侧的应力值越高。
由上表实验结果可知，随着凸点3的尺寸的增大，反而使得凸点3上的最大应力下降了，也即使得传递至ELK隔绝介质层上的挤压力变小了。
通常，由于更加普遍的常识为在两个板状物之间加入对应的凸点3结构时，若凸点3的体积越大，那么当一侧的板变形挤压另一侧时，大的凸点3会比小的凸点3更加敏感，进而将挤压力更加明显直接的传递至另一侧。甚至会在同等翘曲变形的情况下，由于大凸点3的体积大会对另一侧的板产生更大幅度的挤压，进而更容易造成ELK隔绝介质层的断裂。由于该技术偏见，本领域技术人员普遍存在的认知为在凸点密度允许的情况下，尽量保持一致且较小的凸点3尺寸，且在高应力区域中，在允许的情况下更愿意设置尺寸更小的凸点3。
本发明中的凸点3设置方式，克服了现有的技术偏见，在高应力区域设置更大尺寸的凸点3，且起到进一步降低凸点3上的最大应力的效果。
进一步的，一种芯片与基板的连接结构还包括：多个第一连接凸点31、多个第二连接凸点32及第二连接层。
多个第一连接凸点31分别对应固定于第一UBM垫层上，第一连接凸点31的体积与第一UBM垫层的面积正相关。多个第二连接凸点32分别对应固定于第二UBM垫层上，第二连接凸点32的体积与第二UBM垫层的面积正相关。第二连接层固定设置于基板靠近芯片的一侧。每一第一连接凸点31及每一第二连接凸点32均与第二连接层固定连接。具体的，第二连接层包括：保护层4以及多个第二安置通孔。
保护层4固定覆盖于基板靠近芯片一侧的金属层上。该保护层4可以为绿油，绿油指的是PCB板上涂覆在铜箔上面的油墨。这层油墨可以覆盖除了焊盘等意外的导体，可以在使用过程中避免焊接短路、延长PCB使用寿命等作用。多个第二安置通孔贯穿设置于保护层4上，多个第二安置通孔的设置位置分别与第一安置通孔12的设置位置一一对应，第一连接凸点31及第二连接凸点32的另一连接端分别固定设置于对应的第二安置通孔中。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质（可以是CD-ROM，U盘，移动硬盘等）中或网络上，包括若干指令以使得一台计算设备（可以是个人计算机、服务器、移动终端、或者网络设备等）执行根据本公开实施方式的方法。
在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式（包括固件、微代码等），或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
根据本发明的这种实施方式的电子设备。电子设备仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
电子设备以通用计算设备的形式表现。电子设备的组件可以包括但不限于：上述至少一个处理器、上述至少一个储存器、连接不同系统组件（包括储存器和处理器）的总线。
其中，储存器存储有程序代码，程序代码可以被处理器执行，使得处理器执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
储存器可以包括易失性储存器形式的可读介质，例如随机存取储存器（RAM）和/或高速缓存储存器，还可以进一步包括只读储存器（ROM）。
储存器还可以包括具有一组（至少一个）程序模块的程序/实用工具，这样的程序模块包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线可以为表示几类总线结构中的一种或多种，包括储存器总线或者储存器控制器、外围总线、图形加速端口、处理器或者使用多种总线结构中的任意总线结构的局域总线。
电子设备也可以与一个或多个外部设备（例如键盘、指向设备、蓝牙设备等）通信，还可与一个或者多个使得用户能与该电子设备交互的设备通信，和/或与使得该电子设备能与一个或多个其它计算设备进行通信的任何设备（例如路由器、调制解调器等等）通信。这种通信可以通过输入/输出（I/O）接口进行。并且，电子设备还可以通过网络适配器与一个或者多个网络（例如局域网（LAN），广域网（WAN）和/或公共网络，例如因特网）通信。网络适配器通过总线与电子设备的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质（可以是CD-ROM，U盘，移动硬盘等）中或网络上，包括若干指令以使得一台计算设备（可以是个人计算机、服务器、终端装置、或者网络设备等）执行根据本公开实施方式的方法。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当程序产品在终端设备上运行时，程序代码用于使终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子（非穷举的列表）包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网（LAN）或广域网（WAN），连接到用户计算设备，或者，可以连接到外部计算设备（例如利用因特网服务提供商来通过因特网连接）。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种芯片与基板连接结构中UBM的确定方法，其特征在于，所述芯片与基板连接结构中包括圆柱状的第一UBM垫层及第二UBM垫层，所述第一UBM垫层为连接结构中面积最小的UBM垫层，所述第二UBM垫层为连接结构中面积最大的UBM垫层；所述第二UBM垫层设置于芯片的边缘和/或顶角区域；
所述第二UBM垫层的直径按照如下步骤确定：
根据第一UBM垫层的直径与第一预设阈值，生成初始直径取值区间；
从所述初始直径取值区间获取多个初始直径值；
根据第一映射表，获取每一初始直径值对应的布置间隔值；
根据每一初始直径值及对应的布置间隔值，确定由每一初始直径值形成的第二UBM垫层在预设区域中的设置数量A1、A2、…、Ai、…、Az；其中，Ai为由第i个初始直径值形成的第二UBM垫层在预设区域中的设置数量；z为初始直径值的总数量，i=1、2、…、z；
若，则确定/>为目标直径，以生成多个目标直径；其中，/>为所述预设区域的凸点密度下限值；/>为所述预设区域的总面积；/>为第i个初始直径值；
从多个所述目标直径中，获取所述第二UBM垫层的直径。
2.根据权利要求1所述的方法，其特征在于，在从多个所述目标直径中，获取所述第二UBM垫层的直径之后，所述方法还包括：
根据获取到的所述第二UBM垫层的直径以及对应的布置间隔值，在预设区域中生成多个对应垫层设置位置，并生成第二UBM垫层。
3.根据权利要求1所述的方法，其特征在于，从多个所述目标直径中，获取所述第二UBM垫层的直径，包括：
根据目标直径中的最小值及Max（B1、B2、…、Bn、…、Bm）对应目标直径，生成次级取值区间；其中，Bn为由第n个目标直径形成的第二UBM垫层在预设区域中的总覆盖面积；m为目标直径的总数量，n=1、2、…、m，m≤z；Bn满足如下条件：
，
其中，为由第n个目标直径形成的第二UBM垫层在预设区域中设置的总数量；为第n个目标直径的尺寸值；
从所述次级取值区间中，获取所述第二UBM垫层的直径。
4.根据权利要求3所述的方法，其特征在于，在生成次级取值区间之后，所述方法还包括：
若存在任一标准垫层直径属于所述次级取值区间，则将所述标准垫层直径作为第二UBM垫层的直径。
5.根据权利要求1所述的方法，其特征在于，从所述初始直径取值区间获取多个初始直径值，包括：
按照预设数值间隔，从所述初始直径取值区间获取多个初始直径值。
6.根据权利要求1所述的方法，其特征在于，从多个所述目标直径中，获取所述第二UBM垫层的直径，包括：
选取多个所述目标直径中的最小值，作为所述第二UBM垫层的直径。
7.根据权利要求1所述的方法，其特征在于，根据第一UBM垫层的直径与第一预设阈值，生成初始直径取值区间；包括：
获取第一预设阈值Y1；所述第一预设阈值与所述芯片与基板之间的凸点连接工艺相关联；
根据第一UBM垫层的直径F1与第一预设阈值Y1，生成初始直径取值区间[F1，F1+Y1]。
8.根据权利要求1所述的方法，其特征在于，所述布置间隔值包括相邻两个第二UBM垫层之间的间距，及最外侧的第二UBM垫层与所述预设区域边缘之间的间距。
9.一种非瞬时性计算机可读存储介质，所述非瞬时性计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至8任一项所述的一种芯片与基板连接结构中UBM的确定方法。
10.一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至8任一项所述的一种芯片与基板连接结构中UBM的确定方法。
CN202311407507.4A 2023-10-27 2023-10-27 芯片与基板连接结构中ubm的确定方法、介质及设备 Active CN117151019B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311407507.4A CN117151019B (zh) 2023-10-27 2023-10-27 芯片与基板连接结构中ubm的确定方法、介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311407507.4A CN117151019B (zh) 2023-10-27 2023-10-27 芯片与基板连接结构中ubm的确定方法、介质及设备

Publications (2)

Publication Number Publication Date
CN117151019A CN117151019A (zh) 2023-12-01
CN117151019B true CN117151019B (zh) 2024-01-23

Family

ID=88910407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311407507.4A Active CN117151019B (zh) 2023-10-27 2023-10-27 芯片与基板连接结构中ubm的确定方法、介质及设备

Country Status (1)

Country Link
CN (1) CN117151019B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123676A (ja) * 2008-11-18 2010-06-03 Nec Electronics Corp 半導体装置の製造方法、半導体装置
CN101814447A (zh) * 2009-02-20 2010-08-25 英飞凌科技股份有限公司 形成接合的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123676A (ja) * 2008-11-18 2010-06-03 Nec Electronics Corp 半導体装置の製造方法、半導体装置
CN101814447A (zh) * 2009-02-20 2010-08-25 英飞凌科技股份有限公司 形成接合的方法

Also Published As

Publication number Publication date
CN117151019A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
KR102352592B1 (ko) 어레이 안테나를 포함하는 전자 장치
TWI719131B (zh) 積體電路裝置組合件、電腦平台與組合印刷電路組合件之方法
US11424209B2 (en) Wafer level package structure with internal conductive layer
KR20150014568A (ko) 반도체 패키지
US8110930B2 (en) Die backside metallization and surface activated bonding for stacked die packages
US20080237310A1 (en) Die backside wire bond technology for single or stacked die package
KR20170097147A (ko) 전자 구성요소의 열 관리
US20200267828A1 (en) Heat transfer member and electronic device including the same
KR102108087B1 (ko) 반도체 패키지
CN117151019B (zh) 芯片与基板连接结构中ubm的确定方法、介质及设备
US20120175782A1 (en) Semiconductor package and method of manufacturing the same
CN115881663B (zh) 一种新型大功率瓦式tr模块
KR20210115349A (ko) 적층형 반도체 장치 및 그 제조방법
US10541190B2 (en) Stacked die package with through-mold thermally conductive structures between a bottom die and a thermally conductive material
KR20220076083A (ko) 노이즈 유도 구조를 포함하는 전자 장치
TWI566364B (zh) 半導體封裝件及其製法
US20190181093A1 (en) Active package substrate having embedded interposer
CN107834989B (zh) 一种应用于薄膜体声波器件的高散热陶瓷外壳结构
CN113286418A (zh) 一种高性能电磁辐射抑制结构
CN217468777U (zh) 基站天线
CN221861635U (zh) 一种半导体封装结构、半导体模组和电子设备
CN213547919U (zh) 焊接结构、印刷电路板和电子产品
WO2023098503A1 (zh) 一种屏蔽结构、封装体、板级架构、散热器及电子设备
CN108449862A (zh) 移动终端
TWI847546B (zh) 用於檢測物體的通信裝置及通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant