CN117151014A - 一种对称的主从放大器的版图结构 - Google Patents
一种对称的主从放大器的版图结构 Download PDFInfo
- Publication number
- CN117151014A CN117151014A CN202311177965.3A CN202311177965A CN117151014A CN 117151014 A CN117151014 A CN 117151014A CN 202311177965 A CN202311177965 A CN 202311177965A CN 117151014 A CN117151014 A CN 117151014A
- Authority
- CN
- China
- Prior art keywords
- tube
- master
- slave
- input
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 238000012937 correction Methods 0.000 abstract description 5
- 230000007850 degeneration Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
本发明公开了一种对称的主从放大器的版图结构,涉及版图技术领域,主要根据主从放大器的电路原理,将输入级和输出级的MOS管重新进行了版图的排布与组合,实现了一种对称的主从放大器的版图结构。通过对称的版图设计,使得主、从两路放大器的信号路径完全对称,提高了寄生参数的匹配特性,从而优化了系统的校正精度;主从输入管的源端共用一个退化电感,节省了版图的面积。
Description
技术领域
本发明涉及版图设计技术领域,具体涉及一种对称的主从放大器的版图结构。
背景技术
射频前端系统作为WiFi芯片的重要模组之一,对信号处理的能力与质量有着决定性的影响,而随着其工作带宽、速率和功能的不断提高和完善,精确而完整的校正方案愈发重要。
通常情况下,一个完整射频前端系统的发射(TX)和接收(RX)链路往往是联合设计的,接收(RX)的第一级低噪声放大器(LNA)和发射的最后一级功率放大器(PA)在电路上有一定耦合。因此在进行接收通路校准时,由于低噪声放大器(LNA)会引入一部分发射(TX)电路的影响,不宜作为校正场景的输入模块。此时则需要一个与低噪声放大器(LNA)完全相同的模块从放大器(Aux LNA)来作为校正输入的第一级:既不会引入发射(TX)的干扰因素,同时又能表征主放大器(Main LNA)的全部特性,由此产生了射频接收系统的主从低噪声放大器结构。
主放大器(Main LNA)和从放大器(Aux LNA)不仅要求在电路上完全相同,在版图上各自的寄生参数和耦合路径也需要尽可能一致,才能保证校正结果的精准度。因此对两个放大器的版图进行优化设计是十分必要的。
发明内容
针对上述存在的技术不足,本发明的目的是提供一种对称的主从放大器的版图结构,使得主从低噪声放大器在版图上的寄生参数和耦合路径均一致,能够使得校正结果更加精准。
为解决上述技术问题,本发明采用如下技术方案:本发明提供一种对称的主从放大器的版图结构,包括输入级、公共输出级和输出巴伦,所述输入级的输出端与所述公共输出级相连接,所述公共输出级与输出巴伦相连接;所述公共输出级包括负载管和电源管,所述负载管和电源管均设有多个bit位,每个bit位的负载管和电源管均平分为相等的两部分,两部分均以版图中心线为中心对称分布。
优选地,所述负载管和/或电源管中bit位数越低的越靠近版图中心线设置,所述负载管和/或电源管中bit位数越高的越远离版图中心线进行设置。
优选地,所述输入级包括主输入管和从输入管,所述主输入管设置有一个或多个,所述从输入管设置有一个或多个,所述主输入管和从输入管沿版图中心线对称设置,所述主输入管对应的电路为主路,所述从输入管对应的电路为从路。
优选地,多个所述电源管与负载管交错设置,所述电源管和负载管中bit位数相同的紧邻设置。
优选地,所述负载管与输出巴伦的输入口相连接,所述电源管与输出巴伦的电源口相连接,所述公共输出级用于将主从两路的信号合并,经过配置,选通需要的子管实现增益切换。
优选地,所述输出巴伦与后级模块相连接,所述输出巴伦用于将输出的单端信号转为差分信号,用于后级模块的处理。
本发明的有益效果在于:低bit位的输出管在版图中心线处对称放置,降低了电源管和负载管之间的寄生电感,提高了小增益档的增益精度,相同bit位的电源管和负载管紧邻放置,降低了同bit位输出管之间的寄生电感,提升了增益切换时放大器的线性度;每个bit位的电源管分为两等份,每个bit位的负载管分为两等份,沿版图中心线上下对称排列,提升了两种输入信号路径下阻抗环境及寄生参数的一致性,优化了校准场景下的精确度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为主从放大器的电路原理图。
图2为现有主从放大器的典型版图布局。
图3为现有主放大器版图布局下的信号流示意图。
图4为现有从放大器版图布局下的信号流示意图。
图5为本发明的一种高对称性主从放大器的版图布局实现过程。
图6为本发明的一种高对称性主从放大器的版图布局实现过程。
图7为本发明实施例提供的一种对称的主从放大器的版图结构
的结构示意图。
图8为本发明版图布局下主放大器的信号流示意图。
图9为本发明版图布局下从放大器的信号流示意图。
附图标记说明:
10-主输入级,20-从输入级,30-公共输出级,310-电源管,320-负载管,40-输出巴伦。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例:
如图1、图5和图6所示,现有的主从放大器版图,如图2、图3和图4所示,负载管全部位于版图中心线上方,电源管全部位于版图中心线下方,工作状态下信号流经负载管到达输出巴伦,而电源管处于关断状态,因此主信号电流和从信号电流都流经上半区的负载管,导致从信号的电流路径相较于主信号多走了一段中间的公共走线,造成了两者之间存在较大差异,影响校准的精确度,本发明提供了一种对称的主从放大器的版图结构,包括输入级、公共输出级30和输出巴伦40,输入级包括主输入级10和从输入级20,输入级的输出端与公共输出级30相连接;公共输出级30包括负载管320和电源管310,如图5、图6和图7所示,本实施例中的负载管320和电源管310均设有3个bit位,其中高位bit位的管子数量为相邻低位bit位管子的两倍,将每个bit位的管子都平分为相等的两组(无论是电源管310还是负载管320),其中一组的输出管全部设置在版图中心线上方,另一组的输出管全部设置在版图中心线下方(版图中心线上方设置有负载管320和电源管310,版图中心线下方同样设置有负载管320和电源管310);负载管320与输出巴伦40的输入端相连接,电源管310与输出巴伦40的电源端相连接。
进一步的,bit位数越低输出管的越靠近版图中心线设置,bit位数越高的输出管越远离版图中心线进行设置,如图4所示,0bit位的输出管最靠近版图中心线,Nbit位的输出管在最外侧,由于低bit位输出管调节的是精细增益档位,低bit位的输出管靠近版图中心线的设置,能够降低了电源管310和负载管320之间的寄生电感,提高了小增益档的增益精度。
电源管310与负载管320交叉设置,相同bit位的电源管310和负载管320紧邻设置,如图6所示,load<n>与vdd<n>、load<0>与vdd<0>紧邻放置,这样能够降低相同bit位的电源管310与负载管320之间的走线长度和寄生电感,提升了增益切换时放大器的线性度。
如图7所示,输入级包括主输入管和从输入管,主输入管和从输入管沿版图中心线对称设置,内部走线同样上下对称,根据并联的子管(multi)数量,mos管可排布为单列或多列,工作时主从放大器只有一个支路处于工作状态,因此将主从输入管的源端全部接到一起,并共享一个退化电感来节省面积,漏端采用较厚的高层走线合路后共同接到输出级负载管320和电源管310的源端,用于降低射频信号路径中的寄生电阻。
所有的信号连接线均采用高层金属实现(信号连接线有主从输入管的漏极输出、输出管的输出、退化电感和输出巴伦40),降低了寄生阻抗的影响。
如图8和图9的信号流所示,在不同的增益需求下,该版图的主从两组信号路径完全对称,达到了高匹配特性的优化目标。
使用时,各bit位之间的电源管310和负载管320相互配合使用,当电源管310关断,负载管320开启时放大器增益提升;当电源管310开启,负载管320关断时放大器增益降低;电源管310全部关断,负载管320全部开启时为最高增益,当信号分别从主输入端口和从输入端口进入时,产生的信号路径完全对称。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种对称的主从放大器的版图结构,其特征在于,包括输入级、公共输出级(30)和输出巴伦(40),所述输入级的输出端与所述公共输出级(30)相连接,所述公共输出级(30)与输出巴伦(40)相连接;
所述公共输出级(30)包括负载管(320)和电源管(310),所述负载管(320)和电源管(310)均设有多个bit位,每个bit位的负载管(320)和电源管(310)均平分为相等的两部分,两部分均以版图中心线为中心对称分布。
2.如权利要求1所述的一种对称的主从放大器的版图结构,其特征在于,所述负载管(320)和/或电源管(310)中bit位数越低的越靠近版图中心线设置,所述负载管(320)和/或电源管(310)中bit位数越高的越远离版图中心线进行设置。
3.如权利要求1所述的一种对称的主从放大器的版图结构,其特征在于,所述输入级包括主输入管和从输入管,所述主输入管设置有一个或多个,所述从输入管设置有一个或多个,所述主输入管和从输入管沿版图中心线对称设置,所述主输入管对应的电路为主路,所述从输入管对应的电路为从路。
4.如权利要求2所述的一种对称的主从放大器的版图结构,其特征在于,多个所述电源管(310)与负载管(320)交错设置,所述电源管(310)和负载管(320)中bit位数相同的紧邻设置。
5.如权利要求4所述的一种对称的主从放大器的版图结构,其特征在于,所述负载管(320)与输出巴伦(40)的输入口相连接,所述电源管(310)与输出巴伦(40)的电源口相连接,所述公共输出级(30)用于将主从两路的信号合并,经过配置,选通需要的子管实现增益切换。
6.如权利要求5所述的一种对称的主从放大器的版图结构,其特征在于,所述输出巴伦(40)与后级模块相连接,所述输出巴伦(40)用于将输出的单端信号转为差分信号,用于后级模块的处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311177965.3A CN117151014B (zh) | 2023-09-12 | 2023-09-12 | 一种对称的主从放大器的版图结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311177965.3A CN117151014B (zh) | 2023-09-12 | 2023-09-12 | 一种对称的主从放大器的版图结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117151014A true CN117151014A (zh) | 2023-12-01 |
CN117151014B CN117151014B (zh) | 2024-04-12 |
Family
ID=88902364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311177965.3A Active CN117151014B (zh) | 2023-09-12 | 2023-09-12 | 一种对称的主从放大器的版图结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117151014B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040253939A1 (en) * | 2003-06-12 | 2004-12-16 | Castaneda Jesus A. | Integrated circuit radio front-end architecture and applications thereof |
CN111244088A (zh) * | 2020-02-24 | 2020-06-05 | 苏州迅芯微电子有限公司 | 一种流水式模数转换器中运算放大器的版图结构 |
CN114330208A (zh) * | 2022-01-05 | 2022-04-12 | 芯河半导体科技(无锡)有限公司 | 一种高精准二分频器版图的设计方法 |
CN114422044A (zh) * | 2022-03-28 | 2022-04-29 | 东南大学 | 一种射频电路单元的射频域校准系统及方法 |
CN115828823A (zh) * | 2022-11-02 | 2023-03-21 | 北京百度网讯科技有限公司 | 超导量子芯片中读取腔与滤波器的版图信息输出方法及装置 |
CN116629186A (zh) * | 2023-05-23 | 2023-08-22 | 广东匠芯创科技有限公司 | 两级全差分运算放大器的版图设计方法和版图布局结构 |
-
2023
- 2023-09-12 CN CN202311177965.3A patent/CN117151014B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040253939A1 (en) * | 2003-06-12 | 2004-12-16 | Castaneda Jesus A. | Integrated circuit radio front-end architecture and applications thereof |
CN111244088A (zh) * | 2020-02-24 | 2020-06-05 | 苏州迅芯微电子有限公司 | 一种流水式模数转换器中运算放大器的版图结构 |
CN114330208A (zh) * | 2022-01-05 | 2022-04-12 | 芯河半导体科技(无锡)有限公司 | 一种高精准二分频器版图的设计方法 |
CN114422044A (zh) * | 2022-03-28 | 2022-04-29 | 东南大学 | 一种射频电路单元的射频域校准系统及方法 |
CN115828823A (zh) * | 2022-11-02 | 2023-03-21 | 北京百度网讯科技有限公司 | 超导量子芯片中读取腔与滤波器的版图信息输出方法及装置 |
CN116629186A (zh) * | 2023-05-23 | 2023-08-22 | 广东匠芯创科技有限公司 | 两级全差分运算放大器的版图设计方法和版图布局结构 |
Non-Patent Citations (3)
Title |
---|
SOUMYASANTA LAHA ET AL.: "A New Frontier in Ultralow Power Wireless Links: Network-on-Chip and Chip-to-Chip Interconnects", IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, vol. 34, no. 2, 15 February 2015 (2015-02-15), pages 186 - 198, XP011570660, DOI: 10.1109/TCAD.2014.2379640 * |
位康康: "基于65nm CMOS的快速响应LDO设计", 中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑, vol. 2017, no. 09, 15 September 2017 (2017-09-15), pages 042 - 8 * |
史志峰;王卫东;: "一种全差分增益增强型运算放大器的设计", 电子器件, no. 01, 20 February 2015 (2015-02-20) * |
Also Published As
Publication number | Publication date |
---|---|
CN117151014B (zh) | 2024-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9960750B2 (en) | Apparatus for reconfigurable directional couplers in an RF transceiver with controllable capacitive coupling | |
US20100311378A1 (en) | Multiple multi-mode low-noise amplifier receiver with shared degenerative inductors | |
CN113728550B (zh) | 一种可变增益放大器及相控阵收发机 | |
US20130078931A1 (en) | Transmit-Receive Front End | |
CN107743021B (zh) | 一种基于晶体管堆叠技术的强抗失配高效功率放大器 | |
CN112583369B (zh) | 一种双频毫米波低噪声放大器 | |
CN109873625B (zh) | 一种适用于毫米波相控阵系统的有源开关结构 | |
WO2017128678A1 (zh) | 基于容性负载的超宽带定值移相器 | |
CN110798158A (zh) | 一种针对车联网通信的射频功率放大器 | |
CN210899100U (zh) | 一种用于功率放大器的可重构宽带巴伦阻抗匹配电路 | |
CN112968679A (zh) | 推挽功率放大系统及射频前段模组 | |
CN111030621A (zh) | 一种用于无线终端的交流堆叠功率放大器 | |
CN108649913A (zh) | 一种基于线性化堆叠技术的达林顿分布式功率放大器 | |
CN110719078A (zh) | 一种用于汽车雷达收发机的毫米波功率放大器 | |
CN110932687A (zh) | 一种交流堆叠功率放大器 | |
CN101908881A (zh) | 定向耦合器及包含该定向耦合器的射频功率放大器 | |
CN215186655U (zh) | 一种Ka波段低噪声放大器 | |
CN117151014B (zh) | 一种对称的主从放大器的版图结构 | |
CN115001409A (zh) | 一种双射频输入单射频输出的低噪声放大器 | |
US20230370120A1 (en) | Inductor circuit and wireless communication device having inductor circuit integrated on single chip die to save more circuit costs | |
CN112865717B (zh) | 一种基于自适应线性化技术的高增益功率放大器 | |
CN107276547B (zh) | 一种单片集成的毫米波开关模式功率放大器电路 | |
CN110460343B (zh) | 一种双波束发射组件 | |
CN114944827B (zh) | 一种折叠线圈及分布式放大器 | |
CN111030607A (zh) | 一种二维行波高增益宽带cmos功率放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |