CN117148907A - 一种伪电阻控制电路和伪电阻提供装置 - Google Patents
一种伪电阻控制电路和伪电阻提供装置 Download PDFInfo
- Publication number
- CN117148907A CN117148907A CN202311224260.2A CN202311224260A CN117148907A CN 117148907 A CN117148907 A CN 117148907A CN 202311224260 A CN202311224260 A CN 202311224260A CN 117148907 A CN117148907 A CN 117148907A
- Authority
- CN
- China
- Prior art keywords
- control
- voltage
- transistor
- pseudo
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000033228 biological regulation Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种伪电阻控制电路和伪电阻提供装置,伪电阻控制电路包括阈值电压控制模块和调整模块;阈值电压控制模块的输入端用于输入参考电压,阈值电压控制模块的控制端接入控制电压,阈值电压控制模块用于将控制电压转换成控制电流;调整模块的输入端与阈值电压控制模块的输出端连接,调整模块的输出端与伪电阻的控制端连接,调整模块的控制端和伪电阻的第一端用于接入第一输入电压,伪电阻的第二端用于接入第二输入电压,调整模块用于根据第一输入电压和控制电流来调节伪电阻的控制端电位,以使伪电阻的阻值根据第一输入电压和第二输入电压变化。本发明的伪电阻控制电路结构简单,成本较低。
Description
技术领域
本发明涉及模拟集成电路设计技术领域,尤其涉及一种伪电阻控制电路和伪电阻提供装置。
背景技术
在诸如MOS工艺条件下来制作例如超大阻值(一般为GΩ级别)的电阻时,需要占用极大的面积,因此为了减小实现超大电阻所需芯片面积,本领域技术人员发明人使用诸如MOS晶体管来实现具有超大阻值的伪电阻,从而代替传统电阻。
一般通过控制伪电阻控制端的电压来调节伪电阻的阻值。由于伪电阻极易受工艺-电压-温度(Process,Voltage,Temperature,PVT)等因素的影响,因此伪电阻控制端的电压可调范围非常小(一般为几百微伏)。现有技术中一般利用数模转换器以及外围电路为伪电阻提供几百微伏的栅压。
现有的伪电阻控制电路设计复杂,成本较高。
发明内容
本发明提供了一种伪电阻控制电路和伪电阻提供装置,电路结构简单,成本较低。
第一方面,本发明实施例提供了一种伪电阻控制电路,用于控制伪电阻的阻值,包括:阈值电压控制模块和调整模块;阈值电压控制模块的输入端用于输入参考电压,阈值电压控制模块的控制端接入控制电压,阈值电压控制模块用于将控制电压转换成控制电流;调整模块的输入端与阈值电压控制模块的输出端连接,调整模块的输出端与伪电阻的控制端连接,调整模块的控制端和伪电阻的第一端用于接入第一输入电压,伪电阻的第二端用于接入第二输入电压,调整模块用于根据第一输入电压和控制电流来调节伪电阻的控制端电位,以使伪电阻的阻值根据第一输入电压和第二输入电压变化。
阈值电压控制模块包括第一开关单元和第二开关单元;第一开关单元的控制端作为阈值电压控制模块的控制端,第一开关单元的第一端作为阈值电压控制模块的输入端,第一开关单元的第二端与第二开关单元的第一端连接;第二开关单元的控制端与第一开关单元的控制端连接,第二开关单元的第二端作为阈值电压控制模块的输出端;其中,第一开关单元和第二开关单元导通对应的控制电压的范围部分交叠。
可选地,第一开关单元包括第一晶体管,第二开关单元包括第二晶体管,第一晶体管的栅极作为第一开关单元的控制端,第一晶体管的第一极作为第一开关单元的第一端,第一晶体管的第二极作为第一开关单元的第二端,第二晶体管的栅极作为第二开关单元的控制端,第二晶体管的第一极为第二开关单元的第一端,第二晶体管的第二极为第二开关单元的第二端;其中,第一晶体管与第二晶体管的沟道类型不同。
可选地,第一晶体管为PMOS管,第二晶体管为NMOS管。
可选地,调整模块包括电流调整单元和电流转电压单元;电流调整单元的第一端作为调整模块的输入端,电流调整单元的控制端作为调整模块的控制端,电流调整单元的第二端作为调整模块的输出端,电流调整模块用于根据第一输入电压调整控制电流;电流转电压单元的第一端与电流调整单元的第二端连接,电流转电压单元的控制端与电流转电压单元的第一端连接,电流转电压单元的第二端接地,电流转电压单元用于将调整后的控制电流转换为伪电阻控制端的电压。
可选地,电流调整单元包括第三晶体管;第三晶体管的第一极作为电流调整单元的第一端,第三晶体管的第二极作为电流调整单元的第二端,第三晶体管的栅极作为电流调整单元的控制端。
可选地,电流转电压单元包括第四晶体管,第四晶体管的第一极作为电流转电压单元的第一端,第四晶体管的第二极作为电流转电压单元的第二端,第四晶体管的栅极作为电流转电压单元的控制端。
第二方面,本发明实施例提供了一种伪电阻提供装置,包括伪电阻和第一方面提供的伪电阻控制电路;伪电阻的控制端与伪电阻控制电路的输出端连接,伪电阻控制电路用于控制伪电阻的阻值。
可选地,伪电阻包括第五晶体管;第五晶体管的栅极作为伪电阻的控制端,第五晶体管的第一极接入第一输入电压,第五晶体管的第二极接入第二输入电压。
本发明实施例的伪电阻控制电路和伪电阻提供装置,包括阈值电压控制模块、调整模块和输出模块;通过阈值电压控制模块将控制电压转换成控制电流;通过调整模块根据第一输入电压和控制电流来调节伪电阻的控制端电位,以使伪电阻的阻值根据第一输入电压和第二输入电压变化。也就是说,本发明实施例提供的伪电阻控制电路通过阈值电压控制模块将大电压范围的控制电压转换为控制电流,再通过调整模块将控制电流转化为伪电阻控制端的电压,避免了数模转换器以及外围电路的使用,从而化简了伪电阻控制电路设计的难度,降低了电路成本。换句话说,本发明使用结构简单,低成本的控制电路就可以改变伪电阻控制端的电压,从而调整伪电阻的阻值。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种伪电阻控制电路的结构示意图;
图2是本发明实施例提供的又一种伪电阻控制电路的结构示意图;
图3是本发明实施例提供的又一种伪电阻控制电路的结构示意图;
图4是本发明实施例提供的又一种伪电阻控制电路的结构示意图;
图5是本发明实施例提供的又一种伪电阻控制电路的结构示意图;
图6是本发明实施例提供的又一种伪电阻控制电路的结构示意图;
图7是本发明实施例提供的一种伪电阻提供装置的结构示意图;
图8是本发明实施例提供的一种控制电压和伪电阻栅压的关系图;
图9是图8的局部放大图;
图10是本发明实施例提供的一种控制电压和伪电阻阻值的关系图;
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
图1是本发明实施例提供的一种伪电阻控制电路的结构示意图。该伪电阻控制电路可用于控制伪电阻的阻值。如图1所示,该伪电阻控制电路包括:阈值电压控制模块10和调整模块20。
阈值电压控制模块10的输入端用于输入参考电压Vref,阈值电压控制模块10的控制端接入控制电压Vctrl,阈值电压控制模块10用于将控制电压Vctrl转换成控制电流;调整模块20的输入端与阈值电压控制模块10的输出端连接,调整模块20的输出端与伪电阻30的控制端连接,调整模块20的控制端和伪电阻30的第一端用于接入第一输入电压Va,伪电阻30的第二端用于接入第二输入电压Vb,调整模块20用于根据第一输入电压Va和控制电流来调节伪电阻30的控制端电位,以使伪电阻30的阻值根据第一输入电压Va和第二输入电压Vb变化。
具体的,参考电压Vref为阈值电压控制模块10提供一固定电压,阈值电压控制模块10可以是具有将控制电压转换为控制电流的各种电路结构。
调整模块20可以是各种具有将控制电流转换成伪电阻所需控制电压的组合逻辑单元或集成电路。示例性的,调整模块20可以根据第一输入电压Va改变自身的阻值,从而调整控制电流,并将调整后的控制电流转换为伪电阻控制端的电压。
以图1所示电路结构为例,本实施例提供的伪电阻控制电路的具体工作过程为:
根据第一输入电压Va和第二输入电压Vb与控制电压Vctrl之间的对应关系,控制电压Vctrl与伪电阻控制端电压之间的对应关系,伪电阻控制端电压与伪电阻的阻值之间的对应关系,当第一输入电压Va和第二输入电压Vb改变时,可以输入对应的控制电压Vctrl,通过阈值电压控制模块10将控制电压Vctrl转换成控制电流,由于控制电压Vctrl改变,流过调整模块20的控制电流的大小就发生改变,伪电阻30控制端的电压就发生变化,伪电阻30的阻值即可发生改变。
本发明实施例的伪电阻控制电路和伪电阻提供装置,包括阈值电压控制模块、调整模块和输出模块;通过阈值电压控制模块将控制电压转换成控制电流;通过调整模块根据第一输入电压和控制电流来调节伪电阻的控制端电位,以使伪电阻的阻值根据第一输入电压和第二输入电压变化。也就是说,本发明实施例提供的伪电阻控制电路通过阈值电压控制模块将大电压范围的控制电压转换为控制电流,再通过调整模块将控制电流转化为伪电阻控制端的电压,避免了数模转换器以及外围电路的使用,从而化简了伪电阻控制电路设计的难度,降低了电路成本。换句话说,本发明使用结构简单,低成本的伪电阻控制电路就可以改变伪电阻控制端的电压,从而调整伪电阻的阻值。
图2为本发明实施例提供的又一种伪电阻控制电路的结构示意图。本实施例在上述各实施例的基础上,如图2所示,可选地,阈值电压控制模块10包括第一开关单元110和第二开关单元120。
第一开关单元110的控制端作为阈值电压控制模块10的控制端,第一开关单元110的第一端作为阈值电压控制模块10的输入端,第一开关单元110的第二端与第二开关单元120的第一端连接;第二开关单元120的控制端与第一开关单元110的控制端连接,第二开关单元120的第二端作为阈值电压控制模块10的输出端。
其中,第一开关单元110和第二开关单元120导通对应的控制电压Vctrl的范围部分交叠。其中,导通是指第一开关单元110的第一端和第二端以及第二开关单元120的第一端和第二端之间同时有电流流过,此时第一开关单元110和第二开关单元可以工作于线性区,也可以工作于亚阈值区,也可以是饱和区。当控制电压Vctrl位于交叠范围内时,第一晶体管M1和第二晶体管M2均导通。作为本实施例提供的一种可选实施方式,图3为本发明实施例提供的又一种伪电阻控制电路的结构示意图,结合图2和图3,第一开关单元110包括第一晶体管M1,第二开关单元120包括第二晶体管M2,第一晶体管M1的栅极作为第一开关单元110的控制端,第一晶体管M1的第一极作为第一开关单元110的第一端,第一晶体管M1的第二极作为第一开关单元110的第二端,第二晶体管M2的栅极作为第二开关单元120的控制端,第二晶体管M2的第一极为第二开关单元120的第一端,第二晶体管M2的第二极为第二开关单元120的第二端。
其中,第一晶体管M1与第二晶体管M2的沟道类型不同。示例性地,当第一晶体管M1为P沟道的晶体管时,则第二晶体管M2为N沟道的晶体管;当第一晶体管M1为N沟道的晶体管时,则第二晶体管M2为P沟道的晶体管。优选地,第一晶体管M1为PMOS管,第二晶体管M2为NMOS管。图3示意性给出了第一晶体管M1为PMOS管,第二晶体管M2为NMOS晶体管的情况。
参考图3,本实施例提供的伪电阻控制电路的具体工作过程为:
根据第一输入电压Va和第二输入电压Vb与控制电压Vctrl之间的对应关系,控制电压Vctrl与伪电阻控制端电压之间的对应关系,伪电阻控制端电压与伪电阻的阻值之间的对应关系,当第一输入电压Va和第二输入电压Vb改变时,可以输入对应的控制电压Vctrl,通过阈值电压控制模块10将控制电压Vctrl转换成控制电流,由于控制电压Vctrl改变,流过调整模块20的控制电流的大小就发生改变,伪电阻30控制端的电压就发生变化,伪电阻30的阻值即可发生改变。
其中,第一晶体管M1的阈值电压的绝对值为第一阈值电压,第二晶体管M2的阈值电压为第二阈值电压。其中,伪电阻30可以为NMOS管。
由于晶体管在亚阈值区的控制电流小于在线性区的控制电流,第一晶体管M1和第二晶体管M2管的总体状态可以化分成四个工作区间:
第一工作区间:控制电压Vctrl为0V时,第一晶体管M1进入线性区(即可变电阻区),第二晶体管M2关断,调整模块10没有电流流过,伪电阻30控制端的电压为0,此时伪电阻30的等效阻值很大。
第二工作区间:控制电压Vctrl从零缓慢增大,当参考电压Vref与控制电压的差值小于且接近第一阈值电压,并且控制电压Vctrl小于第二阈值电压时,第一晶体管M1进入亚阈值区,第二晶体管M2进入亚阈值区,此时调整模块20接收到微弱的电流,伪电阻30控制端的电压大于0,伪电阻30的等效阻值开始下降。
第三工作区间:当控制电压Vctrl增大到大于第二阈值电压时,第一晶体管M1仍然处于亚阈值区,第二晶体管M2进入线性区,此时流过调整模块20的电流大于第一晶体管M1和第二晶体管M2工作于第二工作区间的电流,伪电阻30的等效阻值下降到最小值。
第四工作区间:当控制电压Vctrl增大到接近参考电压Vref时,第一晶体管M1关断,第二晶体管M2进入线性区,调整模块10上没有电流流过,伪电阻30控制端的电压为0,此时伪电阻30的等效阻值再次变成最大值。
图4为本发明实施例提供的又一种伪电阻控制电路的结构示意图。如图4所示,在上述各技术方案的基础上,可选地,调整模块20包括电流调整单元210和电流转电压单元220。
电流调整单元210的第一端作为调整模块20的输入端,电流调整单元210的控制端作为调整模块20的控制端,电流调整单元210的第二端作为调整模块20的输出端,电流调整模块210用于根据第一输入电压Va调整控制电流。
可选地,电流调整单元210可以为可变电阻,可变电阻的阻值随着控制电压Vctrl的增大,先增大后减小。示例性地,当伪电阻30为NMOS管时,电流调整单元210用于在控制电流突然增大时,确保伪电阻30仍能提供一定的阻值,防止在控制电流突然增大时,伪电阻30导通,从而使得伪电阻30的等效阻值很小。同理,当伪电阻30为PMOS管时,电流调整单元210用于在控制电流突然减小时,确保伪电阻30仍能提供一定的阻值,防止在控制电流突然减小时,伪电阻30导通,从而使得伪电阻的等效阻值很小。
电流转电压单元220的第一端与电流调整单元210的第二端连接,电流转电压单元220的控制端与电流转电压单元220的第一端连接,电流转电压单元220的第二端接地,电流转电压单元220用于将调整后的控制电流转换为伪电阻30控制端的电压。电流转电压单元220可以是各种具有电流转电压功能的模块或者电路结构。
作为本实施例提供的一种可选实施方式,图5为本发明实施例提供的又一种伪电阻控制电路的结构示意图,结合图4和图5,电流调整单元210包括第三晶体管M3;第三晶体管M3的第一极作为电流调整单元210的第一端,第三晶体管M3的第二极作为电流调整单元210的第二端,第三晶体管M3的栅极作为电流调整单元210的控制端。
电流转电压单元220包括第四晶体管M4,第四晶体管M4的第一极作为电流转电压单元220的第一端,第四晶体管M4的第二极作为电流转电压单元220的第二端,第四晶体管M4的栅极作为电流转电压单元220的控制端。
图6为本发明实施例提供的又一种伪电阻控制电路的结构示意图。如图6所示,在上述各技术方案的基础上,伪电阻控制电路包括:阈值电压控制模块10和调整模块20。阈值电压控制模块10包括第一开关单元110和第二开关单元120;第一开关单元110包括第一晶体管M1,第二开关单元120包括第二晶体管M2;调整模块20包括电流调整单元210和电流转电压单元220;电流调整单元210包括第三晶体管M3;电流转电压单元220包括第四晶体管M4。
参考图6,本实施例提供的伪电阻控制电路的具体工作过程为:
根据第一输入电压Va和第二输入电压Vb与控制电压Vctrl之间的对应关系,控制电压Vctrl与伪电阻控制端电压之间的对应关系,伪电阻控制端电压与伪电阻的阻值之间的对应关系,当第一输入电压Va和第二输入电压Vb改变时,可以输入对应的控制电压Vctrl,通过阈值电压控制模块10将控制电压Vctrl转换成控制电流,由于控制电压Vctrl改变,流过调整模块20的控制电流的大小就发生改变,伪电阻30控制端的电压就发生变化,伪电阻30的阻值即可发生改变。
其中,第一晶体管M1的阈值电压的绝对值为第一阈值电压,第二晶体管M2的阈值电压为第二阈值电压。其中,伪电阻30可以为NMOS管。
由于晶体管在亚阈值区的控制电流小于在线性区的控制电流,第一晶体管M1和第二晶体管M2管的总体状态可以化分成四个工作区间:
第一工作区间:控制电压Vctrl为0V时,第一晶体管M1进入线性区(即可变电阻区),第二晶体管M2关断,第三晶体管M3没有电流流过,第四晶体管M4关断,伪电阻30控制端的电压为0,此时伪电阻30的等效阻值最大。
第二工作区间:当控制电压Vctrl从零缓慢增大,当参考电压Vref与控制电压Vctrl的差值小于且接近第一阈值电压,并且控制电压Vctrl小于第二阈值电压时,第一晶体管M1进入亚阈值区,第二晶体管M2进入亚阈值区,第三晶体管M3沟道等效电阻随着控制电流增大而增大,第四晶体管M4接收到微弱的控制电流,使第四晶体管M4也工作在亚阈值区,第四晶体管M4的漏源电压在此时与控制电流成对数关系,此漏源电压直接控制伪电阻30控制端的电压,使伪电阻30等效阻值可调。
第三工作区间:当控制电压Vctrl增大到大于第二阈值电压时,第一晶体管M1仍然处于亚阈值区,第二晶体管M2进入线性区,此时流过调整模块20的电流大于第一晶体管M1和第二晶体管M2工作于第二工作区间的电流,伪电阻30的等效阻值下降到最小值。
第四工作区间:当控制电压Vctrl增大到接近参考电压Vref时,第一晶体管M1关断,第二晶体管M2进入线性区,第三晶体管M3没有电流流过,第四晶体管M4关断,伪电阻30控制端的电压为0,此时伪电阻30的等效阻值再次变成最大值。整个过程伪电阻30等效阻值经历了由大到小再到大的变化,第三晶体管M3的等效阻值也经历了由大到小再到大的变化。
综上,由于第一晶体管M1(如PMOS管)和第二晶体管M2(NMOS管)的载流子速度不同,通过调节控制电压Vctrl可以横跨晶体管的工作区间调节控制电流的大小,从而得到所需的伪电阻阻值。此外,第一晶体管M1和第二晶体管M2的级联方式决定了第一晶体管M1和第二晶体管M2控制范围被钳位在了这三个工作区间内,从而可以避免出现因过冲电压造成控制电流过大导致伪电阻失效的情况。
需要说明的是,参考电压Vref可以根据需要设定,例如为了避免第一晶体管M1和第二晶体管M2进入饱和区,可以设定参考电压Vref比较小。示例性地,当第一晶体管M1的阈值电压的绝对值和第二晶体管M2的阈值电压均为0.7V时,参考电压Vref可以设置为1.2V。
可选地,本发明实施例还提供了一种伪电阻提供装置,该伪电阻提供装置包括伪电阻和上述任意实施例的伪电阻控制电路,具备伪电阻控制电路相应的功能模块和有益效果。
图7是本发明实施例提供的一种伪电阻提供装置的结构示意图,可选地,伪电阻30包括第五晶体管M5;第五晶体管M5的栅极作为伪电阻30的控制端,第五晶体管M5的第一极接入第一输入电压Va,第五晶体管M5的第二极接入第二输入电压Vb。
在标准180nm CMOS工艺下,可以得到控制电压和受控伪电阻栅压的关系,图8是本发明实施例提供的一种控制电压和伪电阻栅压的关系图,参考图8,横坐标表示控制电压Vctrl,单位是V;纵坐标表示第五晶体管M5的栅压(即栅极电压VG),单位mV,由此可见,在控制电压Vctrl由0V增大到1.2V的过程中,伪电阻的栅压先增大后减小。图9是图8的局部放大图,参考图9,横坐标表示控制电压Vctrl,单位是V;纵坐标表示第五晶体管M5的栅压(即栅极电压),单位μV。
图10是本发明实施例提供的一种控制电压和伪电阻阻值的关系图,如图10所示,横坐标表示控制电压Vctrl,单位是V;纵坐标表示伪电阻的阻值R,单位是GΩ。结合图8和图10,在控制电压Vctrl由0V增大到1.2V的过程中,伪电阻的栅压先增大后减小,伪电阻的阻值由大到小再到大。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (9)
1.一种伪电阻控制电路,用于控制伪电阻的阻值,其特征在于,包括:阈值电压控制模块和调整模块;
所述阈值电压控制模块的输入端用于输入参考电压,所述阈值电压控制模块的控制端接入控制电压,所述阈值电压控制模块用于将所述控制电压转换成控制电流;
所述调整模块的输入端与所述阈值电压控制模块的输出端连接,所述调整模块的输出端与所述伪电阻的控制端连接,所述调整模块的控制端和所述伪电阻的第一端用于接入第一输入电压,所述伪电阻的第二端用于接入第二输入电压,所述调整模块用于根据所述第一输入电压和所述控制电流来调节所述伪电阻的控制端电位,以使所述伪电阻的阻值根据第一输入电压和第二输入电压变化。
2.根据权利要求1所述的伪电阻控制电路,其特征在于,所述阈值电压控制模块包括第一开关单元和第二开关单元;
所述第一开关单元的控制端作为所述阈值电压控制模块的控制端,所述第一开关单元的第一端作为所述阈值电压控制模块的输入端,所述第一开关单元的第二端与所述第二开关单元的第一端连接;
所述第二开关单元的控制端与所述第一开关单元的控制端连接,所述第二开关单元的第二端作为所述阈值电压控制模块的输出端;
其中,所述第一开关单元和所述第二开关单元导通对应的所述控制电压的范围部分交叠。
3.根据权利要求2所述的伪电阻控制电路,其特征在于,所述第一开关单元包括第一晶体管,所述第二开关单元包括第二晶体管,所述第一晶体管的栅极作为所述第一开关单元的控制端,所述第一晶体管的第一极作为所述第一开关单元的第一端,所述第一晶体管的第二极作为所述第一开关单元的第二端,所述第二晶体管的栅极作为所述第二开关单元的控制端,所述第二晶体管的第一极为所述第二开关单元的第一端,所述第二晶体管的第二极为所述第二开关单元的第二端;
其中,所述第一晶体管与所述第二晶体管的沟道类型不同。
4.根据权利要求3所述的伪电阻控制电路,其特征在于,所述第一晶体管为PMOS管,所述第二晶体管为NMOS管。
5.根据权利要求1所述的伪电阻控制电路,其特征在于,所述调整模块包括电流调整单元和电流转电压单元;
所述电流调整单元的第一端作为所述调整模块的输入端,所述电流调整单元的控制端作为所述调整模块的控制端,所述电流调整单元的第二端作为所述调整模块的输出端,所述电流调整模块用于根据所述第一输入电压调整所述控制电流;
所述电流转电压单元的第一端与所述电流调整单元的第二端连接,所述电流转电压单元的控制端与所述电流转电压单元的第一端连接,所述电流转电压单元的第二端接地,所述电流转电压单元用于将调整后的所述控制电流转换为所述伪电阻控制端的电压。
6.根据权利要求5所述的伪电阻控制电路,其特征在于,所述电流调整单元包括第三晶体管;
所述第三晶体管的第一极作为所述电流调整单元的第一端,所述第三晶体管的第二极作为所述电流调整单元的第二端,所述第三晶体管的栅极作为所述电流调整单元的控制端。
7.根据权利要求5所述的伪电阻控制电路,其特征在于,所述电流转电压单元包括第四晶体管,所述第四晶体管的第一极作为所述电流转电压单元的第一端,所述第四晶体管的第二极作为所述电流转电压单元的第二端,所述第四晶体管的栅极作为所述电流转电压单元的控制端。
8.一种伪电阻提供装置,其特征在于,包括伪电阻和权利要求1-7任一项所述的伪电阻控制电路;
所述伪电阻的控制端与所述伪电阻控制电路的输出端连接,所述伪电阻控制电路用于控制所述伪电阻的阻值。
9.根据权利要求8所述的伪电阻提供装置,其特征在于,所述伪电阻包括第五晶体管;
所述第五晶体管的栅极作为所述伪电阻的控制端,所述第五晶体管的第一极接入第一输入电压,所述第五晶体管的第二极接入第二输入电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311224260.2A CN117148907A (zh) | 2023-09-21 | 2023-09-21 | 一种伪电阻控制电路和伪电阻提供装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311224260.2A CN117148907A (zh) | 2023-09-21 | 2023-09-21 | 一种伪电阻控制电路和伪电阻提供装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117148907A true CN117148907A (zh) | 2023-12-01 |
Family
ID=88906086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311224260.2A Pending CN117148907A (zh) | 2023-09-21 | 2023-09-21 | 一种伪电阻控制电路和伪电阻提供装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117148907A (zh) |
-
2023
- 2023-09-21 CN CN202311224260.2A patent/CN117148907A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8604862B2 (en) | Four-quadrant bootstrapped switch circuit | |
US6989660B2 (en) | Circuit arrangement for voltage regulation | |
US5640084A (en) | Integrated switch for selecting a fixed and an adjustable voltage reference at a low supply voltage | |
US8315074B2 (en) | CMOS bandgap reference source circuit with low flicker noises | |
US20080024340A1 (en) | Current driven D/A converter and its bias circuit | |
US5883798A (en) | Voltage/current conversion circuit | |
CN101395803A (zh) | 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备 | |
CN108599544B (zh) | 应用于dc-dc变换器的高压使能电路 | |
US20140184278A1 (en) | Driver circuit for driving power transistors | |
CN103051314A (zh) | 半导体装置和控制模拟开关的方法 | |
US10613564B2 (en) | Adaptive body bias for voltage regulator | |
US8723612B2 (en) | Trimming circuit for clock source | |
CN117148907A (zh) | 一种伪电阻控制电路和伪电阻提供装置 | |
CN114578892B (zh) | 一种线性稳压电路 | |
US11671094B1 (en) | Driver circuit | |
US20050041353A1 (en) | Temperature dependent switching circuit | |
CN114356017A (zh) | Ldo模块及其电压产生电路 | |
JP3855810B2 (ja) | 差動増幅回路 | |
US10095251B1 (en) | Voltage regulating circuit | |
JP4238106B2 (ja) | 論理回路 | |
CN115454188B (zh) | 低功耗供电电路 | |
US20210203320A1 (en) | Input circuit | |
CN114184829B (zh) | 一种输出过压检测电路 | |
JP2871309B2 (ja) | 電源電圧検知回路 | |
CN115411701B (zh) | 功率控制电路、电压调整电路、电子装置及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |