CN117133332A - 地址映射关系的确定方法、装置及存储介质 - Google Patents

地址映射关系的确定方法、装置及存储介质 Download PDF

Info

Publication number
CN117133332A
CN117133332A CN202210547364.6A CN202210547364A CN117133332A CN 117133332 A CN117133332 A CN 117133332A CN 202210547364 A CN202210547364 A CN 202210547364A CN 117133332 A CN117133332 A CN 117133332A
Authority
CN
China
Prior art keywords
address
dram physical
preset
dram
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210547364.6A
Other languages
English (en)
Inventor
杨凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210547364.6A priority Critical patent/CN117133332A/zh
Priority to PCT/CN2022/097512 priority patent/WO2023221196A1/zh
Priority to US17/814,261 priority patent/US11983108B2/en
Publication of CN117133332A publication Critical patent/CN117133332A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开提供一种地址映射关系的确定方法装置及存储介质，其中，地址映射关系的确定方法包括：在预设条件下，获取预设地址与DRAM物理地址的映射关系表；按照第一预设规则分析DRAM物理地址中位地址的值，以确定DRAM物理地址中每个位地址的属性，属性用于表征DRAM物理地址的地址域。通过分析DRAM物理地址中位地址的值，确定DRAM物理地址中每个位地址所对应的地址域，可以解析得到DRAM物理地址的构成，便于对DRAM物理地址的相关问题的调试、修改和分析，提高DRAM物理地址漏洞所存在的威胁的评估的准确性和效率。

Description

地址映射关系的确定方法、装置及存储介质
技术领域
本公开涉及半导体技术领域，尤其涉及一种地址映射关系的确定方法、装置及存储介质。
背景技术
出于安全考虑，半导体器件的供应商一般不会提供DRAM物理地址的地址映射关系，即不会提供DRAM物理地址的构成，这就给分析和解决DRAM相关问题带来了很多困扰。在相关技术中，分析DRAM物理地址信息的工具包括DRAMA和 DRAMDig，但是这些方法存在受Cache和系统的干扰，导致解析DRAM物理地址信息不准确、不稳定等问题。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种地址映射关系的确定方法、装置及存储介质。
根据本公开的第一方面，提供一种地址映射关系的确定方法，所述确定方法包括：
在预设条件下，获取预设地址与DRAM物理地址的映射关系表；
按照第一预设规则分析所述DRAM物理地址中位地址的值，以确定所述DRAM 物理地址中每个位地址的属性，所述属性用于表征所述DRAM物理地址的地址域。
在本公开一些示例性的实施例中，所述按照第一预设规则分析所述DRAM物理地址中位地址的值，以确定所述DRAM物理地址中每个位地址的属性，包括：
选择预设位地址的值不同的多个所述DRAM物理地址，确定所述预设位地址所影响的所述DRAM物理地址所在的地址域，以确定所述预设位地址的属性。
在本公开一些示例性的实施例中，所述确定方法还包括：
根据所述DRAM物理地址中每个位地址的属性，确定所述DRAM物理地址的构成。
在本公开一些示例性的实施例中，所述地址域包括通道地址域，rank地址域，chip域， bank地址域，字节地址域，行地址域和列地址域中的一种或多种。
在本公开一些示例性的实施例中，根据所述DRAM物理地址中每个位地址的属性，确定所述DRAM物理地址的构成，包括：
根据所述DRAM物理地址中每个位地址的属性，确定表征所述DRAM物理地址的地址域的位地址的位置及个数。
在本公开一些示例性的实施例中，所述DRAM物理地址中每个位地址表征一个或多个所述地址域。
在本公开一些示例性的实施例中，选择预设位地址的值不同的多个所述DRAM物理地址，包括：
按照所述DRAM物理地址中位地址由高到低的顺序，确定所述预设位地址；
选择预设位地址的值不同的多个所述DRAM物理地址。
在本公开一些示例性的实施例中，所述预设位地址包括所述DRAM物理地址中的一位或多位位地址。
在本公开一些示例性的实施例中，所述确定方法由测试工具执行；
所述在预设条件下，获取预设地址与DRAM物理地址的映射关系表，包括：
在所述预设条件下，所述测试工具根据所述预设地址，在预设时长内，获取多个被访问的所述DRAM物理地址；
按照第二预设规则，确定与所述预设地址相对应的DRAM物理地址；
根据所述预设地址和相对应的所述DRAM物理地址，形成所述预设地址与所述DRAM物理地址的映射关系表。
在本公开一些示例性的实施例中，，所述预设条件包括：
在操作系统启动前阶段启动所述测试工具，且所述测试工具关闭缓存。
本公开的第二方面提供一种地址映射关系的确定装置，所述确定装置包括：
获取模块，被配置为在预设条件下，获取预设地址与DRAM物理地址的映射关系表；
确定模块，被配置为按照第一预设规则分析所述DRAM物理地址中位地址的值，以确定所述DRAM物理地址中每个位地址的属性，所述属性用于表征所述DRAM物理地址的地址域。
本公开的第三方面提供一种地址映射关系的确定装置，所述确定装置包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为执行本公开示例性的实施例所提供的地址映射关系的确定方法。
根据本公开的第四方面，提供一种非临时性计算机可读存储介质，当所述存储介质中的指令由内地址映射关系的确定装置的处理器执行时，使得确定装置能够执行本公开示例性的实施例所提供的地址映射关系的确定方法。
本公开提供的地址映射关系的确定方法、装置及存储介质中，通过分析DRAM物理地址中位地址的值，确定DRAM物理地址中每个位地址所对应的地址域，可以解析得到 DRAM物理地址的构成，便于对DRAM物理地址的相关问题的调试、修改和分析，提高 DRAM物理地址漏洞所存在的威胁的评估的准确性和效率。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的地址映射关系的方法的流程示意图。
图2根据一示例性实施例示出的一种地址映射关系示意图。
图3是根据一示例性实施例示出的预设地址与DRAM物理地址的映射关系表。
图4是根据一示例性实施例示出的地址映射关系的方法的流程示意图。
图5是根据一示例性实施例示出的DRAM物理地址的构成的示意图。
图6是根据一示例性实施例示出的DRAM物理地址的构成的示意图。
图7是根据一示例性实施例示出的选择预设位地址的值不同的多个DRAM物理地址的方法流程图。
图8是根据一示例性实施例示出的在预设条件下，获取预设地址与DRAM物理地址的映射关系表的方法流程图。
图9是根据一示例性实施例示出的测试工具关闭缓存后，执行DRAM物理地址映射关系的处理示意图。
图10是根据一示例性实施例示出的一种地址映射关系的装置的框图。
图11是根据一示例性实施例示出的一种地址映射关系的装置的框图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开提供了一种地址映射关系的确定方法，该确定方法包括：在预设条件下，获取预设地址与DRAM物理地址的映射关系表；按照第一预设规则分析DRAM物理地址中位地址的值，以确定DRAM物理地址中每个位地址的属性，属性用于表征DRAM物理地址的地址域。通过分析DRAM物理地址中位地址的值，确定DRAM物理地址中每个位地址所对应的地址域，可以解析得到DRAM物理地址的构成，便于对DRAM物理地址的相关问题的调试、修改和分析，提高DRAM物理地址漏洞，例如Rowhammer，所存在的威胁的评估的准确性和效率。
在计算机中，不管是什么类型的文件、信息、数据，最终都会以0101011这样的二进制的形式被存储在计算机的存储器中，例如动态随机存取存储器(Dynamic Random AccessMemory，DRAM)中。在计算机相关程序的运行过程中，需要对DRAM进行访问，以对存储在DRAM中的数据进行读取或者写入新的数据。这一过程通过计算机的中央处理器 (centralprocessing unit，CPU)中的内存控制器(Memory Controller)控制对DRAM中的物理地址的访问以实现对存储在DRAM物理地址的读写操作。如果DRAM物理地址的位地址的属性是未公开的，对于在对DRAM物理地址的访问过程中出现的问题的溯源和分析，会存在极大的困难。因此，本公开示例性的示例中，提供一种针对DRAM物理地址映射关系的确定方法，即提供了一种DRAM物理地址中地址映射关系的确定方法。
如图1所示，本公开一示例性实施例示出了一种地址映射关系的确定方法，确定方法包括：
步骤S100，在预设条件下，获取预设地址与DRAM物理地址的映射关系表；
步骤S200，按照第一预设规则分析DRAM物理地址中位地址的值，以确定DRAM 物理地址中每个位地址的属性，属性用于表征DRAM物理地址的地址域。
在步骤S100中，预设地址可以是多个用于测量的地址序列，根据多个地址序列，CPU 中的Memory Controller对DRAM物理地址进行读写操作，以确定该多个地址序列与DRAM物理地址的映射关系。基于所确定的该多个地址序列与DRAM物理地址的映射关系，按照第一预设规则分析DRAM物理地址中的位地址的值，确定DRAM物理地址中每个位地址的属性，即确定DRAM物理地址中每个位地址所表征的DRAM物理地址的地址域。
DRAM物理地址，通过CPU的Memory Controller对DRAM物理地址进行读写操作。不同的DRAM物理地址，经由Memory Controller所控制的通道(channel)、rank、bank、字节(byte)、行(row)和列(column)中一种或多种与其相关的地址域所描述。即DRAM 物理地址可以由通道域、rank域、chip域、bank域、字节域、行域和列域中一种或多种地址域所描述，以能确定DRAM物理地址所在的物理位置。
如图2所示，图2是根据本公开一示例性的实施例所示出的一种地址映射关系示意图。在图2所描述的示意图中，描述DRAM物理地址的地址域包括通道域、rank域、chip域、bank域、行域和列域。如图2所示的，DRAM物理地址中，表征通道域的位地址用以说明该DRAM物理地址由哪个通道(channel)控制，表征rank域的位地址用以说明该DRAM 物理地址位于哪个rank，表征chip域的位地址用以说明该DRAM物理地址位于哪个chip，表征bank域的位地址用以说明该DRAM物理地址位于哪个bank，表征行域的位地址用以说明该DRAM物理地址位于哪行，表征列域的位地址用以说明该DRAM物理地址位于哪列。这样，每个DRAM物理地址所在的物理位置就可以被清楚地描述。
在本公开示例性的实施例中，通过确定预设地址序列与DRAM物理地址的映射关系，并根据该映射关系，分析DRAM物理地址中位地址的值，以确定DRAM物理地址中地址映射关系，即确定DRAM物理地址中位地址的属性，以能清楚地确定每个DRAM物理地址所在的物理位置，以便于在对DRAM物理地址的访问过程中出现的问题进行溯源和分析，并提高由于DRAM物理地址本身硬件问题所产生的威胁进行评估的准确性和效率。
在本公开示例性的实施例中，为了分析DRAM物理地址中每个位地址的属性，在获得了预设地址与DRAM物理地址的映射关系表后，可以选择预设位地址的值不同的多个DRAM物理地址，根据预设位地址所影响的DRAM物理地址所在的地址域，以确定预设位地址的属性。即按照第一预设规则分析DRAM物理地址中位地址的值，以确定DRAM 物理地址中每个位地址的属性，可以包括：
选择预设位地址的值不同的多个DRAM物理地址，确定预设位地址所影响的DRAM物理地址所在的地址域，以确定预设位地址的属性。
如图3所示，图3是根据本公开一示例性的实施例所示出的预设地址与DRAM物理地址映射关系表。其中DRAM物理地址为32位，即位地址0-31。其中，左侧四列描述了 DRAM物理地址每8位的十六进制的值，中间四列描述了DRAM物理地址每八位的二进制的值，其余列描述了相应位地址的值的变化会影响那些地址域的变化。在图3中，描述 DRAM物理地址的地址域包括通道域、rank域、bank域、行域、和列域和chip域。
根据图3所示，预设位地址可以为DRAM物理地址中位地址中的24-27位地址。在多个DRAM物理地址中，预设位地址24-27位地址的值不同。由于DRAM物理地址中位地址中的24-27位地址的变化，对应bank域和行域的值也发生了变化，这可以说明，DRAM 物理地址中位地址中的24-27位地址影响bank域和行域的变化，即可以说明DRAM物理地址中位地址中的24-27位地址表征bank域和行域。
可以按照此方法，将预设位地址设置成DRAM物理地址中位地址中其他位，选择其他位的值不同的多个DRAM物理地址，对比这些位地址的值的变化对那些域的值产生影响，进而确定该其他位的属性，即该其他位表征了DRAM物理地址的哪些地址域。以此类推，确定DRAM物理地址中每个位地址的属性，即确定每个位地址表征了DRAM物理地址的哪些地址域。
在本公开示例性的实施中，如图4所示，图4是根据一示例性实施例示出的地址映射关系的方法的流程示意图。在图4所示出的地址映射关系的方法中，在获得预设地址与DRAM物理地址的映射关系表，根据映射关系表，按照第一预设规则分析DRAM 物理地址中位地址的值，以确定DRAM物理地址中每个位地址的属性后，可以根据所确定的DRAM物理地址中每个位地址的属性，确定DRAM物理地址的构成：
步骤S300，根据DRAM物理地址中每个位地址的属性，可以确定DRAM物理地址的构成。
在了解了DRAM物理地址中每个位地址的属性之后，即可以确定DRAM物理地址的构成，即确定DRAM物理地址中每个位地址所表征的地址域后，根据DRAM物理地址中每个位地址所表征的地址域，确定DRAM物理地址的构成。地址域可以包括通道域、 rank域、chip域、bank域、字节域、行域和列域中一种或多种。每个DRAM物理地址经由相应的地址域所描述，能准确确定DRAM物理地址所在的物理位置。
DRAM物理地址的构成可以包括DRAM物理地址包括哪些地址域，这些地址域由哪些位来描述。也可以包括每个地址域由多少位来描述且位于DRAM物理地址的位置。
如图5所示，图5是根据本公开一示例性的实施例所示出的DRAM物理地址的构成的示意图。图5中所给出的DRAM物理地址的构成中包括了DRAM物理地址所包括的地址域，以及由哪些位来描述相应的地址域。图5中所示的为32位的DRAM物理地址。描述DRAM物理地址的地址域包括chip域，列域、行域、bank域、rank域和通道域。其中， DRAM物理地址的0-31位中，第0位表征chip域，第1-11位表征列域，第12-24位表征行域，第25-27位表征bank域，第28-30位表征rank域，第31位表征通道域。
在本公开示例性的实施例中，根据DRAM物理地址中每个位地址的属性，确定DRAM物理地址的构成，可以包括：
根据DRAM物理地址中每个位地址的属性，确定表征DRAM物理地址的地址域的位地址的位置及个数。
DRAM物理地址的构成可以包括DRAM物理地址包括哪些地址域，每个地址域由多少位来描述且位于DRAM物理地址的位置。即在确定了DRAM物理地址中每个位地址的属性后，可以确定表征DRAM物理地址的对应地址域的位置和个数。如图6所示，图6 是根据本公开一示例性的实施例所示出的DRAM物理地址的构成的示意图。结合图5和图6，chip域由一位表示，即由一个bit表示，且位于第0位。列域由11位表示，即由11 个bit表示，且位于第1-11位。行域由13位表示，即由13个bit表示，且位于第12-24 位。bank域由3位表示，即由3个bit表示，且位于第25-27位。rank域由3位表示，即由3个bit表示，且位于第28-30位。通道域由一位表示，即由一个bit表示，且位于第31 位。
通过对DRAM物理地址中每个位地址的属性的分析，可以确定DRAM物理地址对应的构成。例如包括哪些地址域，这些地址域由哪些位来描述，或者每个地址域由多少位来描述且位于DRAM物理地址的位置。以能清楚地确定DRAM物理地址所在的位置。
通过选择预设位地址的值不同的多个DRAM物理地址，根据预设位地址所影响的DRAM物理地址所在的地址域，确定预设位地址的属性，以确定DRAM物理地址的构成，进而确定DRAM物理地址所在的物理位置。当对DRAM物理地址的访问过程中出现的问题时，可以根据DRAM物理地址的构成对所出现的问题进行溯源和分析，确定在访问过程中，是通道域出了问题，是rank域、chip域或者bank域出了问题，还是行域或者列域出了问题，提高了溯源和分析的效率。也可以对由于DRAM物理地址本身出现的硬件问题及时进行评估，确定问题出现的位置，降低风险。
在本公开示例性的实施例中，在选择预设位地址的值不同的多个DRAM物理地址时，预设位地址的确定可以按照任意方式确定，例如可以随机确定预设位地址，也可以根据DRAM物理地址由高到低确定，或者由低到高确定。以根据DRAM物理地址由高到低确定预设位地址为例，说明选择预设位地址的值不同的多个DRAM物理地址的方法，如图 7所示，图7是根据本公开一示例性的实施例所示出的选择预设位地址的值不同的多个 DRAM物理地址的方法流程图：
S701，按照DRAM物理地址中位地址由高到低的顺序，确定预设位地址；
S702，选择预设位地址的值不同的多个DRAM物理地址。
在本公开示例性的实施例中，可以按照DRAM物理地址中位地址由高到低的顺序，确定预设位地址，例如对于32位的DRAM物理地址，其包括0-31位地址，可以从第31 位开始，逐渐向下，第30位，第29位，直至第0位，确定预设位地址。
在确定预设位地址时，预设位地址为可以为一位也可以为多位位地址。可以根据需要设定。例如可以在整个分析的过程中，预设位地址的位地址的个数不变，为一位或者多位位地址。也可以在开始时，预设位地址的地址位的个数可以设置为多位，随着分析的进行，逐渐减少地址位的个数，或者在开始时，预设位地址的地址位的个数可以设置为一位或多位位地址，随着分析的进行，逐渐增加地址位的个数。
在确定了预设位地址后，选择预设位地址的值不同的多个DRAM物理地址，通过预设位地址的值的变化，确定对应影响哪个地址域或者哪些地址域的变化，以确定预设位地址是用于描述DRAM物理地址的哪个地址域或者哪些地址域的。
在本公开示例性的实施例中，DRAM物理地址中每个位地址可以表征一个或多个地址域。如图3所图示的预设位地址与DRAM物理地址映射关系表中，位地址24-27分别描述了bank域和行域，即在DRAM物理地址的第24-27位中每一个位地址均分别表征了 bank域和行域。即在DRAM物理地址的第24-27位中每一个位位地址表征了多个地址域。
在图5所述的DRAM物理地址的构成的示意图中，图示了DRAM物理地址的0-31 位中，第0位表征chip域，第1-11位表征列域，第12-24位表征行域，第25-27位表征 bank域，第28-30位表征rank域，第31位表征通道域。由此可以看出，在图5所图示的示例中，DRAM物理地址中的每一个位地址仅表征了一个地址域。
在本公开示例性的实施例中所提供的地址映射关系的确定方法中，通过不同规则确定预设位地址，并选择预设位地址的值不同的多个DRAM物理地址，通过预设位地址的值的变化，确定对应影响哪个或者哪些地址域的变化，以确定预设位地址是用于描述DRAM 物理地址的哪个或者哪些地址域的，从而确定DRAM物理地址中每个位地址所表征的地址域，以确定DRAM物理地址所在的物理位置，以能在DRAM物理地址访问过程中出现的问题进行溯源和分析的效率，并可以对由于DRAM物理地址本身出现的硬件问题及时进行评估，确定问题出现的位置。
在本公开示例的实施例中，地址映射关系的确定方法可以通过测试工具执行。如图8 所示，图8是根据本公开一示例性的实施例所示出的步骤S100中在预设条件下，获取预设地址与DRAM物理地址的映射关系表的方法流程图：
S801、在预设条件下，测试工具根据预设地址，在预设时长内，获取多个被访问的DRAM物理地址；
S802、按照第二预设规则，确定与预设地址相对应的DRAM物理地址；
S803、根据预设地址和相对应的DRAM物理地址，形成预设地址与DRAM物理地址的映射关系表。
在本公开示例性的实施例中，地址映射关系的确定方法可以通过测试工具执行。测试工具可以包括数据抓取工具ToolA和数据分析工具ToolB。ToolA和ToolB可以是单独设立的工具，也可以是集成在一起的工具。在预设条件下，ToolA可以根据预设地址，在预设时长内，获取多个被访问的DRAM物理地址。在获取了多个被访问的DREAM物理地址后，ToolB按照第二预设规则，确定预设地址对应的DRAM物理地址，并根据预设地址和相对应的DRAM物理地址，形成预设地址域DRAM物理地址的映射关系表。
在本公开示例性的实施例中，预设地址可以包括多个预设地址序列。在测试工具根据预设地址，对DRAM物理地址进行访问，以确定该多个地址序列与DREAM物理地址的映射关系的方法时，可以按照任意可以实现的方法处理，例如可以在预设条件下，选择多个预设地址序列中的一个，在固定时间段内循环访问DRAM物理地址，获取多个被访问的DREAM物理地址，并根据第二预设规则，确定该预设地址对应的DRAM物理地址，并根据该预设地址以及对应的DRAM物理地址，形成该预设地址与对应的DRAM物理地址的映射关系，依次类推，建立多个预设地址序列与对应的DRAM物理地址的映射关系表。
在本公开示例性的示例中，第二预设规则可以为任意可以确定预设地址对应的DRAM 物理地址的规则，例如，按照第二预设规则，确定与预设地址相对应的DRAM物理地址，可以包括：将所获取的多个被访问的DRAM物理地址中选择访问次数大于等于预设阈值的DRAM物理地址，确定为与预设地址相对应的DRAM物理地址。
在选择多个预设地址序列中的一个，在固定时间段内循环访问DRAM物理地址后，可以获得多个被访问的DRAM地址。在正常状态下，由于预设地址不变，循环访问DRAM 地址，所获得的多个被访问的DRAM物理地址应该是同一DRAM物理地址。但是考虑到测试条件，以及不可控因素，若所获得的多个被访问的DRAM物理地址中某一DRAM物理地址大于预设访问阈值，即可以认为该DRAM地址即为预设地址所对应的DRAM物理地址。
在本公开示例性的实施例中，根据多个预设地址序列，对DRAM物理地址进行循环访问，以确定多个预设地址序列所对应的DRAM物理地址的映射关系，以便于对DRAM 物理地址中的每个地址的属性进行分析和确定。
在本公开示例性的实施例中，为了能准确访问到真正的DRAM物理地址，需要在预设条件下，通过测试工具来执行地址映射关系的确定方法。例如，预设条件可以包括：
在操作系统启动前阶段启动测试工具，且测试工具关闭缓存。
在本公开示例性的实施中所提供的DRAM物理地址映射关系的确定方法中，需要确定预设地址与DRAM物理地址的映射关系表，以便于分析确定DRAM物理地址中每个位地址的属性。为了能准确访问到真正的DRAM物理地址，需要在操作系统启动前阶段，启动测试工具，测试工具关闭缓存后，执行DRAM物理地址映射关系的确定方法。
如图9所描述的，图9是根据本公开一示例性的实施例所示出的测试工具关闭缓存后，执行DRAM物理地址映射关系的处理示意图。在测试工具关闭缓存后，CPU 不再经由缓存对DRAM物理地址进行访问，而是直接访问DRAM物理地址，确保了能准确访问到真正的DRAM物理地址。
在操作系统启动前，操作系统的内存管理单元(Memory Management Unit，MMU)并未工作，不需要做虚拟地址到物理地址的转换，并可以屏蔽操作系统对DRAM的访问干扰。测试工具关闭缓存，可以确保对DRAM的访问会直接作用于DRAM而非缓存，同时提高访问的操作速度。
在本公开示例性的实施例中，通过确定预设地址序列与DRAM物理地址的映射关系，并根据该映射关系，分析DRAM物理地址中位地址的值，确定DRAM物理地址中位地址的属性，以能清楚地确定每个DRAM物理地址所在的物理位置，便于在对DRAM物理地址的访问过程中出现的问题进行溯源和分析，并提高由于DRAM物理地址本身硬件问题所产生的威胁进行评估的准确性和效率。
图10是根据一示例性实施例示出的一种地址映射关系的确定装置，该确定装置被配置为用于实现上述的地址映射关系的确定方法，确定装置包括：
获取模块100，被配置为在预设条件下，获取预设地址与DRAM物理地址的映射关系表；
确定模块200，被配置为按照第一预设规则分析DRAM物理地址中位地址的值，以确定DRAM物理地址中每个位地址的属性，属性用于表征DRAM物理地址的地址域。
图11是根据一示例性实施例示出的一种用于地址映射关系的确定装置，例如计算机设备400的框图。例如，计算机设备400可以被提供为终端设备。参照图11，计算机设备400包括处理器401，处理器的个数可以根据需要设置为一个或者多个。计算机设备400 还包括存储器402，用于存储可由处理器401的执行的指令，例如应用程序。存储器的个数可以根据需要设置一个或者多个。其存储的应用程序可以为一个或者多个。处理器401 被配置为执行指令，以执行上述方法。
本领域技术人员应明白，本公开的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质,包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质等。此外，本领域技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
在示例性实施例中，提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器402，上述指令可由装置400的处理器401执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
本公开一示例性实施例提供了一种非临时性计算机可读存储介质，当存储介质中的指令由内地址映射关系的确定装置的处理器执行时，使得地址映射关系的确定装置能够执行本公开示例性的实施例所提供的地址映射关系的确定方法。
本公开是参照根据本公开实施例的方法、装置(设备)和计算机程序产品的流程图和 /或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/ 或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
尽管已描述了本公开的优选实施例，但本领域技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开的意图也包含这些改动和变型在内。

Claims (14)

1.一种地址映射关系的确定方法，其特征在于，所述确定方法包括：
在预设条件下，获取预设地址与DRAM物理地址的映射关系表；
按照第一预设规则分析所述DRAM物理地址中位地址的值，以确定所述DRAM物理地址中每个位地址的属性，所述属性用于表征所述DRAM物理地址的地址域。
2.根据权利要求1所述的地址映射关系的确定方法，其特征在于，所述按照第一预设规则分析所述DRAM物理地址中位地址的值，以确定所述DRAM物理地址中每个位地址的属性，包括：
选择预设位地址的值不同的多个所述DRAM物理地址，确定所述预设位地址所影响的所述DRAM物理地址所在的地址域，以确定所述预设位地址的属性。
3.根据权利要求1或2所述的地址映射关系的确定方法，其特征在于，所述确定方法还包括：
根据所述DRAM物理地址中每个位地址的属性，确定所述DRAM物理地址的构成。
4.根据权利要求3所述的地址映射关系的确定方法，其特征在于，所述地址域包括通道地址域，rank地址域，chip域，bank地址域，字节地址域，行地址域和列地址域中的一种或多种。
5.根据权利要求4所述的地址映射关系的确定方法，其特征在于，根据所述DRAM物理地址中每个位地址的属性，确定所述DRAM物理地址的构成，包括：
根据所述DRAM物理地址中每个位地址的属性，确定表征所述DRAM物理地址的地址域的位地址的位置及个数。
6.根据权利要求5所述的地址映射关系的确定方法，其特征在于，所述DRAM物理地址中每个位地址表征一个或多个所述地址域。
7.根据权利要求2所述的地址映射关系的确定方法，其特征在于，选择预设位地址的值不同的多个所述DRAM物理地址，包括：
按照所述DRAM物理地址中位地址由高到低的顺序，确定所述预设位地址；
选择预设位地址的值不同的多个所述DRAM物理地址。
8.根据权利要求7所述的地址映射关系的确定方法，其特征在于，所述预设位地址包括所述DRAM物理地址中的一位或多位位地址。
9.根据权利要求1所述的地址映射关系的确定方法，其特征在于，所述确定方法由测试工具执行；
所述在预设条件下，获取预设地址与DRAM物理地址的映射关系表，包括：
在所述预设条件下，所述测试工具根据所述预设地址，在预设时长内，获取多个被访问的所述DRAM物理地址；
按照第二预设规则，确定与所述预设地址相对应的DRAM物理地址；
根据所述预设地址和相对应的所述DRAM物理地址，形成所述预设地址与所述DRAM物理地址的映射关系表。
10.根据权利要求9所述的地址映射关系的确定方法，其特征在于，所述按照第二预设规则，确定与所述预设地址相对应的DRAM物理地址，包括：
将所获取的多个被访问的所述DRAM物理地址中选择访问次数大于等于预设阈值的DRAM物理地址，确定为与所述预设地址相对应的DRAM物理地址。
11.根据权利要求10所述的地址映射关系的确定方法，其特征在于，所述预设条件包括：
在操作系统启动前阶段启动所述测试工具，且所述测试工具关闭缓存。
12.一种地址映射关系的确定装置，其特征在于，所述确定装置包括：
获取模块，被配置为在预设条件下，获取预设地址与DRAM物理地址的映射关系表；
确定模块，被配置为按照第一预设规则分析所述DRAM物理地址中位地址的值，以确定所述DRAM物理地址中每个位地址的属性，所述属性用于表征所述DRAM物理地址的地址域。
13.一种地址映射关系的确定装置，其特征在于，所述确定装置包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为执行权利要求1-11任一项所述的确定方法。
14.一种非临时性计算机可读存储介质，其特征在于，当所述存储介质中的指令由确定设备的处理器执行时，使得确定装置能够执行权利要求1-11任一项所述的确定方法。
CN202210547364.6A 2022-05-19 2022-05-19 地址映射关系的确定方法、装置及存储介质 Pending CN117133332A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210547364.6A CN117133332A (zh) 2022-05-19 2022-05-19 地址映射关系的确定方法、装置及存储介质
PCT/CN2022/097512 WO2023221196A1 (zh) 2022-05-19 2022-06-08 地址映射关系的确定方法、装置及存储介质
US17/814,261 US11983108B2 (en) 2022-05-19 2022-07-22 Method and apparatus for determining address mapping relationship, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210547364.6A CN117133332A (zh) 2022-05-19 2022-05-19 地址映射关系的确定方法、装置及存储介质

Publications (1)

Publication Number Publication Date
CN117133332A true CN117133332A (zh) 2023-11-28

Family

ID=88834478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210547364.6A Pending CN117133332A (zh) 2022-05-19 2022-05-19 地址映射关系的确定方法、装置及存储介质

Country Status (2)

Country Link
CN (1) CN117133332A (zh)
WO (1) WO2023221196A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351797B1 (en) * 1997-12-17 2002-02-26 Via-Cyrix, Inc. Translation look-aside buffer for storing region configuration bits and method of operation
JP5018074B2 (ja) * 2006-12-22 2012-09-05 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
CN113689902B (zh) * 2020-05-19 2023-09-01 长鑫存储技术有限公司 生成存储器地址数据的方法、计算机可读存储介质及设备
CN114237710A (zh) * 2021-11-30 2022-03-25 龙芯中科技术股份有限公司 一种地址生成方法、处理器及设备

Also Published As

Publication number Publication date
WO2023221196A1 (zh) 2023-11-23

Similar Documents

Publication Publication Date Title
CN108133732B (zh) 闪存芯片的性能测试方法、装置、设备及存储介质
US9317400B2 (en) Code coverage rate determination method and system
CN108459954B (zh) 应用程序漏洞检测方法和装置
CN103116536B (zh) 存储装置的容量检测方法
CN107678972B (zh) 一种测试用例的评估方法及相关装置
CN106708587A (zh) 一种参数配置方法及系统
CN112185453A (zh) 读干扰测试方法、装置、计算机可读存储介质及电子设备
US9471583B2 (en) Data race analysis with improved detection filtering
CN110909361A (zh) 一种漏洞检测方法，装置和计算机设备
CN113257332A (zh) 一种闪存的有效性预测方法、装置及存储介质
CN112153375A (zh) 基于视频信息的前端性能测试方法、装置、设备及介质
CN113127314A (zh) 一种检测程序性能瓶颈的方法、装置及计算机设备
CN107526334B (zh) 数值控制装置以及变量判定方法
CN117133332A (zh) 地址映射关系的确定方法、装置及存储介质
CN111986726A (zh) 文件读性能测试方法、装置、设备及存储介质
US20060005088A1 (en) System and method for testing artificial memory
CN110968500A (zh) 一种测试用例的执行方法及装置
US11983108B2 (en) Method and apparatus for determining address mapping relationship, and storage medium
CN105824758B (zh) 一种基于执行索引和访问路径的堆区对象比较方法
CN110008124B (zh) 一种信息处理方法及装置
CN113806149B (zh) 内存读写测试方法、装置以及存储介质
CN109561121B (zh) 监控部署的方法及装置
CN112363944A (zh) 一种用于多环境接口返回值对比的方法及设备
CN111078574A (zh) 生成影响分析报告的方法及装置
CN105678166A (zh) 一种篡改引擎测试方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination