CN117130200A - 像素阵列、液晶显示面板及显示装置 - Google Patents

像素阵列、液晶显示面板及显示装置 Download PDF

Info

Publication number
CN117130200A
CN117130200A CN202311112873.7A CN202311112873A CN117130200A CN 117130200 A CN117130200 A CN 117130200A CN 202311112873 A CN202311112873 A CN 202311112873A CN 117130200 A CN117130200 A CN 117130200A
Authority
CN
China
Prior art keywords
pixel
sub
electrode
data line
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311112873.7A
Other languages
English (en)
Inventor
廖凯
谢俊烽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Changsha HKC Optoelectronics Co Ltd
Original Assignee
HKC Co Ltd
Changsha HKC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Changsha HKC Optoelectronics Co Ltd filed Critical HKC Co Ltd
Priority to CN202311112873.7A priority Critical patent/CN117130200A/zh
Publication of CN117130200A publication Critical patent/CN117130200A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

本申请实施例涉及一种像素阵列、液晶显示面板及显示装置，包括N个用于提供驱动信号的栅极连接线和N个用于提供数据信号的数据线组，以及包括N个像素模块，每个像素模块中设置有第一像素单元、第二像素单元和第三像素单元；第一像素单元、第二像素单元和第三像素单元中均设置有三个子像素电极，三个子像素电极分别控制不同颜色的像素；第一数据线与第一像素单元、第二像素单元和第三像素单元中控制对应相同颜色的子像素电极连接。通过改变栅极连接线和数据线与像素单元的连接方式，通过一条数据线控制相邻三列像素电极中相同颜色的像素，由此，可以实现支持DLG驱动和HSR的驱动显示，同时达到降低功耗，改善色偏的技术效果。

Description

像素阵列、液晶显示面板及显示装置
技术领域
本申请实施例涉及液晶显示器的技术领域，尤其涉及一种像素阵列、液晶显示面板及显示装置。
背景技术
液晶显示器(Liquid Crystal Display，LCD)大部分为背光型液晶显示器，其包括壳体、设于壳体内的液晶显示面板及壳体内的背光模组。液晶显示器需要借由背光模组提供的光源来正常显示发光。通过液晶显示面本内部的RGB像素阵列显示不同的彩色画面。
LCD遇到有机电激光显示(Organic Light Emitting Display，OLED)的竞争，为了能够改善LCD的画质和改善功耗，目前DLG驱动方式已越来越成为主流，目前现有的像素驱动方式Real像素驱动，是1条Gate栅线对应一条data数据线，像素的data数据线和Gate栅线是单独控制；DLG像素驱动是将Data数据频率减半，即一条data数据线控制两行Gate栅线，降低Data数据驱动的频率，降低功耗；但是对于超速率驱动(triple-rate driving，TRD)这种一条data数据线控制三行Gate栅线的低成本像素驱动方式，目前还没有合适的方案实现DLG的驱动和硬件超分辨率(Hardware Super Resolution，HSR)驱动。
发明内容
鉴于此，为解决上述TRD像素驱动不能支持DLG驱动和HSR驱动的技术问题，本申请实施例提供一种像素阵列、液晶显示面板及显示装置。
第一方面，本申请实施例提供一种像素阵列，包括N个用于提供驱动信号的栅极连接线和N个用于提供数据信号的数据线组，以及N个像素模块，还包括：
每个所述像素模块中设置有第一像素单元、第二像素单元和第三像素单元；
所述第一像素单元、所述第二像素单元和所述第三像素单元呈纵向排列，且所述第二像素单元设置于所述第一像素单元和所述第三像素单元之间；
所述第一像素单元、所述第二像素单元和所述第三像素单元中均设置有三个子像素电极，三个所述子像素电极分别控制不同颜色的像素；
每个所述栅极连接线中设置有第一栅线、第二栅线和第三栅线，以及每个所述数据线组中设置有第一数据线；
所述第一栅线与所述第一像素单元中的每个所述子像素电极连接，所述第二栅线与所述第二像素单元中的每个所述子像素电极连接，所述第三栅线与所述第三像素单元中的每个所述子像素电极连接；
所述第一数据线与所述第一像素单元、所述第二像素单元和所述第三像素单元中控制对应相同颜色的所述子像素电极连接。
在一个可能的实施方式中，所述第一像素单元包括第一子像素电极、第二子像素电极和第三子像素电极，所述第一子像素电极、所述第二子像素电极和所述第三子像素电极呈横向排列，以及所述第二子像素电极设置于所述第一子像素电极与所述第三子像素电极之间；
所述第二像素单元包括第四子像素电极、第五子像素电极和第六子像素电极，所述第四子像素电极、所述第五子像素电极和所述第六子像素电极呈横向排列，以及所述第五子像素电极设置于所述第四子像素电极与所述第六子像素电极之间；
所述第三像素单元包括第七子像素电极、第八子像素电极和第九子像素电极，所述第七子像素电极、所述第八子像素电极和所述第九子像素电极呈横向排列，以及所述第八子像素电极设置于所述第七子像素电极与所述第九子像素电极之间；
所述第一数据线与所述第一子像素电极、所述第五子像素电极和所述第九子像素电极连接。
在一个可能的实施方式中，所述第一子像素电极与所述第二子像素电极之间纵向排列设置有所述第一数据线，所述第一数据线垂直连接于所述第一栅线；
所述第四子像素电极与所述第五子像素电极之间纵向排列设置有所述第一数据线，所述第一数据线垂直连接于所述第二栅线。
在一个可能的实施方式中，所述第八子像素电极与所述第九子像素电极之间纵向排列设置有所述第一数据线；
所述第二栅线与所述第八子像素电极之间横向排列设置有所述第一数据线；
所述第八子像素电极与所述第三栅线之间横向排列设置有所述第一数据线。
在一个可能的实施方式中，所述第八子像素电极与所述第七子像素电极之间纵向排列设置有所述第一数据线；
所述第八子像素电极与所述第九子像素电极之间纵向排列设置有所述第一数据线；
所述第二栅线与所述第八子像素电极之间横向排列设置有所述第一数据线；
所述第八子像素电极与所述第三栅线之间横向排列设置有所述第一数据线，所述第八子像素电极的上、下、左、右四个方向上的所述第一数据线构成相互垂直的闭环连接线。
在一个可能的实施方式中，所述第二栅线与所述第八子像素电极之间的所述第一数据线上设置有第一屏蔽走线，用于减少所述第二栅线与横向排列的所述第一数据线之间的耦合作用。
在一个可能的实施方式中，所述第一数据线与所述第八子像素电极之间设置有第二屏蔽走线，用于减少所述第八子像素电极与所述第一数据线之间的耦合作用。
在一个可能的实施方式中，所述第一像素单元还包括第十子像素电极和第十一子像素电极，所述第十子像素电极设置于所述第三子像素电极和所述第十一子像素电极之间；
所述第二像素单元还包括第十二子像素电极和第十三子像素电极，所述第十二子像素电极设置于所述第六子像素电极和所述第十三子像素电极之间；
所述第三像素单元还包括第十四子像素电极和第十五子像素电极，所述第十四子像素电极设置于所述第九子像素电极和所述第十五子像素电极之间；
所述数据线组还包括第二数据线和第三数据线，所述第一数据线、所述第二数据线和所述第三数据线分别连接控制不同颜色的像素；
所述第二数据线按照所述第一数据线的连接方式与所述第二子像素电极、所述第六子像素电极和所述第十四子像素电极连接；
所述第三数据线按照所述第一数据线的连接方式与所述第三子像素电极、所述第十二子像素电极和所述第十五子像素电极连接。
第二方面，本申请实施例提供一种液晶显示面板，包括对盒设置的阵列基板和彩膜基板，所述阵列基板和所述彩膜基板之间设置有液晶层，所述阵列基板上具有如第一方面中任一所述的像素阵列。
第三方面，本申请实施例提供一种显示装置，包括：壳体、壳体内设置有背光模组和如第二方面中所述的液晶显示面板。
本申请实施例提供的一种像素阵列，包括N个用于提供驱动信号的栅极连接线和N个用于提供数据信号的数据线组，以及包括N个像素模块，每个所述像素模块中设置有第一像素单元、第二像素单元和第三像素单元；所述第一像素单元、所述第二像素单元和所述第三像素单元呈纵向排列，且所述第二像素单元设置于所述第一像素单元和所述第三像素单元之间；所述第一像素单元、所述第二像素单元和所述第三像素单元中均设置有三个子像素电极，三个所述子像素电极分别控制不同颜色的像素；每个所述栅极连接线中设置有第一栅线、第二栅线和第三栅线，以及每个所述数据线组中设置有第一数据线；所述第一栅线与所述第一像素单元中的每个所述子像素电极连接，所述第二栅线与所述第二像素单元中的每个所述子像素电极连接，所述第三栅线与所述第三像素单元中的每个所述子像素电极连接；所述第一数据线与所述第一像素单元、所述第二像素单元和所述第三像素单元中控制对应相同颜色的所述子像素电极连接。通过改变栅极连接线和数据线与像素单元的连接方式，通过一条数据线控制相邻三列像素电极中相同颜色的像素，由本方案，可以实现支持DLG驱动和HSR的驱动显示，同时达到降低功耗，改善色偏的技术效果。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为现有技术中的多种栅极驱动波形示意图；
图2为现有技术中基于TRD像素排列场景的驱动波形示意图；
图3为本申请实施例提供的一种像素阵列的结构示意图；
图4为本申请实施例提供的另一种像素阵列的结构示意图；
图5为本申请实施例提供的右一种像素阵列的结构示意图；
图6为本申请实施例提供的一种像素阵列对应不同驱动方式的波形示意图；
图7为本申请实施例提供的一种像素阵列对应数据线组的走线结构示意图；
图8为本申请实施例提供的一种像素阵列对应排版布线示意图；
图9为本申请实施例提供的一种液晶显示面板的结构示意图；
图10为本申请实施例提供的一种显示装置的结构示意图。
附图标记：
像素模块-100、第一像素单元-101、第二像素单元-102、第三像素单元-103、子像素电极-10、第一栅线-G1、第二栅线-G2、第三栅线-G3、第一数据线-D1、第二数据线-D2、第三数据线-D3、DBS ITO透明走线-33、Acom阵列侧金属走线-55、数据线data-44、栅极连接线Gate-22、第一子像素电极1、第二子像素电极2、第三子像素电极3、第四子像素电极4、第五子像素电极5、第六子像素电极6、第七子像素电极7、第八子像素电极8、第九子像素电极9、第十子像素电极10、第十一子像素电极11、第十二子像素电极12、第十三子像素电极13、第十四子像素电极14、第十五子像素电极15；
液晶显示面板-1000、显示装置-1000。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例中的用语“包括”和“具有”用以表示开放式的包括在内的意思，并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。此外，附图中的不同元件和区域只是示意性示出，因此本申请不限于附图中示出的尺寸或距离。
为便于对本申请实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本申请实施例的限定。
HSR，又称硬件超分辨率,是指将低分辨率的图像或视频重建成高分辨率的过程。它通过使用各种算法和技术,以增加像素的数量和修改像素的颜色来实现。HSR功能被广泛应用到图像和视频处理中，如，电视，监控，医疗影像，卫星图像、遥感图像，可以有效提高图像和视频的清晰度和细节。
数据线上方无黑色矩阵(Datalinebmless，DBS)技术是在数据线上方覆盖以氧化铟锡(Indiumtinoxide，ITO)的走线，用ITO走线遮挡住数据线，并向该些ITO走线提供阵列基板公共电压，使得面板正常工作时，这些ITO走线的电位始终等于阵列基板公共电压，使得与该些ITO走线的位置对应的液晶分子保持不偏转的状态，可取代传统的黑色矩阵实现遮光的目的。
图1为现有技术中的多种栅极驱动波形示意图。根据图1提供的示图，图1中从左到右顺序展示了Real(正常像素驱动)、DLG像素驱动和HSR像素驱动之间针对栅极连接线Gate对应的G1、G2、G3和G4之间与数据线data之间的波形差异关系。其中，通过观察Real像素驱动的波形图可以看出，Real像素驱动通过1条栅极连接线Gate对应一条数据线data，像素的数据线data和栅极连接线Gate是单独控制的，且栅极连接线按照扫描周期1H(1个时间单位)逐行扫描，数据线data的频率不变。观察DLG像素驱动的波形图可以看出，两行栅极连接线G1和G2按照扫描周期2H(2个时间单位)同时打开，数据线data的频率减半。一条数据线data控制两行栅极连接线Gate，这样可以降低数据线Data的频率，达到降低功耗的目的；同时也可以让频率加倍，影响时间更小，对于显示动态画质更好。采用DLG驱动方式即便是频率加倍，因为Data的频率会不变因此其能够保持相同的功耗。观察HSR像素驱动的波形图可以看出，栅极连接线按照扫描周期2H(2个时间单位)逐行扫描，数据线data的频率减半。一条数据线按照像素单元排列的奇偶行数进行控制栅极连接线，达到数据线data的频率减半的效果。但是针对DLG驱动方式和HSR驱动方式按照TRD像素排列方式无法实现驱动同一色彩的像素，出现画面显示异常或色偏的不良现象，影响观看效果。
为了进一步介绍TRD像素排列为什么无法实现DLG的驱动方式，图2给出了现有技术中基于TRD像素排列场景的驱动波形示意图。根据图2提供的示图，展示了基于TRD像素排列场景下，利用DLG驱动方式后的栅极驱动波形图。图中的的像素排列方式为RGB像素排列方式，其中，R代表红色像素点，G代表绿色像素点，B代表蓝色像素点。根据图2中的TRD像素排列方式，一条数据线data控制三行栅极连接线上的像素点。即栅极连接线Gate的数目增加三倍后，数据线data的数目减少至三分之一。但是，按照DLG像素驱动使得一条数据线data控制两行像素，即栅极连接线G1和G2，根据G1和G2分别控制红色像素点和绿色像素点，当开启DLG驱动时，例如只打开R画面，G1和G2同时打开，使得数据线data将第一行的红色像素点和第二行的绿色像素点都点亮，不能显示单一R颜色，进而使得G2连接的像素显示异常。针对TRD像素排列方式下无法使用DLG驱动方式和HSR驱动方式。
对此，本申请提供一种新的像素阵列，通过基于TRD像素排列方式的基础上改变栅极连接线和数据线与像素单元的连接方式，通过一条数据线控制相邻三列像素电极中相同颜色的像素，由本方案，可以实现支持DLG驱动和HSR的驱动显示，同时达到降低功耗，改善色偏的技术效果。下面将结合示例，对本发明进行详细说明。下面的具体实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不在赘述，下面将结合附图，对实施例进行描述。
图3为本申请实施例提供的一种像素阵列的结构示意图。根据图3提供的示图，像素阵列具体包括：
N个用于提供驱动信号的栅极连接线和N个用于提供数据信号的数据线组，以及包括N个像素模块100。
每个像素模块100中设置有第一像素单元101、第二像素单元102和第三像素单元103。
第一像素单元101、第二像素单元102和第三像素单元103呈纵向排列，且第二像素单元102设置于第一像素单元101和第三像素单元103之间。
第一像素单元101、第二像素单元102和第三像素单元103中均设置有三个子像素电极10，三个子像素电极10分别控制不同颜色的像素。
每个栅极连接线中设置有第一栅线G1、第二栅线G2和第三栅线G3，以及每个数据线组中设置有第一数据线D1。
第一栅线G1与第一像素单元101中的每个子像素电极10连接，第二栅线G2与第二像素单元102中的每个子像素电极10连接，第三栅线G3与第三像素单元103中的每个子像素电极10连接。
第一数据线D1与第一像素单元101、第二像素单元102和第三像素单元103中控制对应相同颜色的子像素电极10连接。
根据图3提供的示图，像素阵列中的像素可以按照RGB像素显示。且每一行像素的颜色按照RGB、RBG、GBR、GRB、BGR和BRG的顺序排列。同理，像素阵列中的每列像素也可以按照RGB、RBG、GBR、GRB、BGR和BRG的顺序排列。
根据图3提供的示图，不同图形的像素电极代表不同颜色的像素，相同图案的点告诉电极代表相同颜色的像素。通过调整栅极连接线与数据线组与像素电极之间连接方式，按照图3提供的像素阵列，采用DLG驱动方式，第一数据线D1控制三行像素单元中的同一种颜色的像素，利用第一栅线G1和第二栅线G2按照扫描周期同时打开，数据线data的频率将减少至三分之一，第一数据线D1控制连接的相同颜色的像素亮起。一条数据线驱动同一个颜色，实现DLG像素驱动，同时提高显示效果，改善色偏现象。按照图3提供的示图，采用HSR驱动方式，第一数据线D1控制三行像素单元中的同一种颜色的像素，利用第一栅线G1、第二栅线G2和第三栅线G3按照扫描周期逐行打开，第一数据线D1的频率将减少至三分之一，第一数据线D1控制连接的相同颜色的像素亮起。由于提高的像素点亮效果，进而提高像素电极的充电率，实现同时支持DLG驱动和HSR驱动的技术效果。
图4为本申请实施例提供的另一种像素阵列的结构示意图。图4是在上一种实施例的基础上进行介绍的。根据图4提供的示图，像素阵列具体包括：
N个用于提供驱动信号的栅极连接线和N个用于提供数据信号的数据线组，以及包括N个像素模块100。
每个像素模块100中设置有第一像素单元101、第二像素单元102和第三像素单元103。
每个栅极连接线中设置有第一栅线G1、第二栅线G2和第三栅线G3，以及每个数据线组中设置有第一数据线D1。
根据图4提供的示图，像素阵列中的第一像素单元101包括第一子像素电极1、第二子像素电极2和第三子像素电极3，第一子像素电极1、第二子像素电极2和第三子像素电极3呈横向排列，以及第二子像素电极2设置于第一子像素电极1与第三子像素电极3之间。
第二像素单元102包括第四子像素电极4、第五子像素电极5和第六子像素电极6，第四子像素电极4、第五子像素电极5和第六子像素电极6呈横向排列，以及第五子像素电极5设置于第四子像素电极4与第六子像素电极6之间。
第三像素单元103包括第七子像素电极7、第八子像素电极8和第九子像素电极9，第七子像素电极7、第八子像素电极8和第九子像素电极9呈横向排列，以及第八子像素电极8设置于第七子像素电极7与第九子像素电极9之间。
第一数据线D1与第一子像素电极1、第五子像素电极5和第九子像素电极9连接。
根据图4提供的示图，不同图形的像素电极代表不同颜色的像素，相同图案的点告诉电极代表相同颜色的像素。其中，第一子像素电极、第五子像素电极和第九子像素电极表示相同颜色的像素。第二子像素电极、第六子像素电极和第七子像素电极表示为另一种相同颜色的像素。第三子像素电极、第四子像素电极和第八子像素电极为第三种相同颜色的像素。通过调整栅极连接线与数据线组与像素电极之间连接方式，按照图4提供的像素阵列，采用DLG驱动方式，第一数据线D1分别控制第一像素单元101中的第一子像素电极1、第二像素单元102中的第五子像素电极5和第三像素单元103中的第九子像素电极9。通过第一数据线D1控制三行像素单元中的同一种颜色的像素，利用第一栅线G1和第二栅线G2按照扫描周期同时打开，数据线组中的第一数据线D1的频率将减少至三分之一，第一数据线D1控制连接的相同颜色的第一子像素电极1和第五子像素电极5两个像素亮起。一条数据线驱动同一个颜色，实现DLG像素驱动，同时提高显示效果，改善色偏现象。按照图4提供的示图，采用HSR驱动方式，第一数据线D1控制三行像素单元中的同一种颜色的像素，利用第一栅线G1、第二栅线G2和第三栅线G3按照扫描周期逐行打开，数据线组中的第一数据线D1的频率将减少至三分之一，第一数据线D1控制连接的相同颜色的第一子像素电极1、第五子像素电极5和第九子像素电极9像素亮起。由于提高的像素点亮效果，进而提高像素电极的充电率，实现同时支持DLG驱动和HSR驱动的技术效果。
根据图4提供的示图，像素阵列中的第一子像素电极1与第二子像素电极2之间纵向排列设置有第一数据线D1，第一数据线D1垂直连接于第一栅线G1。
第四子像素电极4与第五子像素电极5之间纵向排列设置有第一数据线D1，第一数据线D1垂直连接于第二栅线G2。
根据图4提供的示图，像素阵列中的第八子像素电极8与第九子像素电极9之间纵向排列设置有第一数据线D1。
第二栅线G2与第八子像素电极8之间横向排列设置有第一数据线D1。
第八子像素电极8与第三栅线G3之间横向排列设置有第一数据线D1。
按照图4提供的像素阵列，采用DLG驱动方式，第一数据线D1分别控制第一像素单元101中的第一子像素电极1、第二像素单元102中的第五子像素电极5和第三像素单元103中的第九子像素电极9。通过第一数据线D1控制像素单元中的同一种颜色的像素，利用第一栅线G1和第二栅线G2按照扫描周期同时打开，数据线组中的第一数据线D1的频率将减少三分之一，第一数据线D1控制连接的相同颜色的第一行第一列的第一子像素电极1、第二行第二列的第五子像素电极5和第三行第三列的第九子像素电极9三个像素亮起。一条数据线驱动同一个颜色，实现DLG像素驱动，同时提高显示效果，改善色偏现象。按照图4提供的示图，采用HSR驱动方式，第一数据线D1控制像素单元中的同一种颜色的像素，利用第一栅线G1、第二栅线G2和第三栅线G3按照扫描周期逐行打开，数据线组中的第一数据线D1的频率将减少三分之一，第一数据线D1控制连接的相同颜色的第一行第一列的第一子像素电极1、第二行第二列的第五子像素电极5和第三行第三列的第五子像素电极9亮起。由于提高的像素点亮效果，进而提高像素电极的充电率，实现同时支持DLG驱动和HSR驱动的技术效果。
根据图4提供的示图，像素阵列中的第一像素单元101还包括第十子像素电极10和第十一子像素电极11，第十子像素电极10设置于第三子像素电极3和第十一子像素电极11之间。
第二像素单元102还包括第十二子像素电极12和第十三子像素电极13，第十二子像素电极12设置于第六子像素电极6和第十三子像素电极13之间。
第三像素单元103还包括第十四子像素电极14和第十五子像素电极15，第十四子像素电极14设置于第九子像素电极9和第十五子像素电极15之间。
数据线组还包括第二数据线D2和第三数据线D3，第一数据线D1、第二数据线D2和第三数据线D3分别连接控制不同颜色的像素。
第二数据线D2按照第一数据线D1的连接方式与第二子像素电极2、第六子像素电极6和第十四子像素电极14连接。
第三数据线D3按照第一数据线D1的连接方式与第三子像素电极3、第十二子像素电极12和第十五子像素电极15连接。
按照图4提供的像素阵列，采用DLG驱动方式，第一数据线D1分别控制第一像素单元101中的第一子像素电极1、第二像素单元102中的第五子像素电极5和第三像素单元103中的第九子像素电极9。第二数据线D2分别控制第一像素单元101中的第二子像素电极2、第二像素单元102中的第六子像素电极6和第三像素单元103中的第十四子像素电极14。第三数据线D3分别控制第一像素单元101中的第三子像素电极3、第二像素单元102中的第十二子像素电极12和第三像素单元103中的第十五子像素电极15。通过第一数据线D1控制三行像素单元中的同一种颜色的像素，第二数据线D2控制三行像素单元中的另一种相同颜色的像素，第三数据线D3控制三行像素单元中的第三种相同颜色的像素，利用第一栅线G1和第二栅线G2按照扫描周期同时打开，数据线组中的第一数据线D1、第二数据线D2和第三数据线D3的频率均将减少至三分之一，第一数据线D1控制连接的相同颜色的第一子像素电极1和第五子像素电极5两个像素亮起；第二数据线D2控制连接的相同颜色的第二子像素电极2和第六子像素电极6两个像素亮起；第三数据线D3控制连接的相同颜色的第三子像素电极3和第十二子像素电极12两个像素亮起。一条数据线驱动同一个颜色，实现DLG像素驱动，同时提高显示效果，改善色偏现象。按照图4提供的示图，采用HSR驱动方式，第一数据线D1控制三行像素单元中的同一种颜色的像素，第二数据线D2控制三行像素单元中的另一种相同颜色的像素，第三数据线D3控制三行像素单元中的第三种相同颜色的像素，利用第一栅线G1、第二栅线G2和第三栅线G3按照扫描周期逐行打开，数据线组中的第一数据线D1、第二数据线D2和第三数据线D3的频率均将减少至三分之一，第一数据线D1控制连接的相同颜色的第一子像素电极1、第五子像素电极5和第九子像素电极9像素亮起；第二数据线D2控制连接的相同颜色的第二子像素电极2、第六子像素电极6和第十四子像素电极14三个像素亮起；第三数据线D3控制连接的相同颜色的第三子像素电极3、第十二子像素电极12和第十五子像素电极15三个像素亮起。由于提高的像素点亮效果，进而提高像素电极的充电率，实现同时支持DLG驱动和HSR驱动的技术效果。
图5为本申请实施例提供的右一种像素阵列的结构示意图。图5是在图4的基础上进行介绍的。根据图5提供的示图，像素阵列具体包括：
N个用于提供驱动信号的栅极连接线和N个用于提供数据信号的数据线组，以及包括N个像素模块100。
每个像素模块100中设置有第一像素单元101、第二像素单元102和第三像素单元103。
每个栅极连接线中设置有第一栅线G1、第二栅线G2和第三栅线G3，以及每个数据线组中设置有第一数据线D1。
根据图5提供的示图，像素阵列中的第八子像素电极8与第七子像素电极7之间纵向排列设置有第一数据线D1。
第八子像素电极8与第九子像素电极9之间纵向排列设置有第一数据线D1。
第二栅线G2与第八子像素电极8之间横向排列设置有第一数据线D1。
第八子像素电极8与第三栅线G3之间横向排列设置有第一数据线D1，第八子像素电极8的上、下、左、右四个方向上的第一数据线D1构成相互垂直的闭环连接线。
根据图5提供的示图，在图4的基础上，数据线组中的第一数据线、第二数据线和第三数据线针对第三像素单元中的接触面多的像素电极进行闭环连接，避免因数据线data造成的RC loading(电阻电容的损耗)变大，根据图5提供的示图，这种像素阵列的结构相对于normal类别不会造成数据线data的R值增加，以上两种方式需根据制程/尺寸等实际状况作出选择。
在一种可能的实例场景中，图6为本申请实施例提供的一种像素阵列对应不同驱动方式的波形示意图。根据图6提供的示图，展示基于本申请的像素阵列的结构。假设第一像素子电极1表示红色像素，则第五子像素电极5、第九子像素电极9和下一个像素模块中的第一子像素电极1也表示红色像素。采用DLG驱动方式，通过第一栅线G、第二栅线G2、第三栅线G3和第四栅线G4按照扫描周期分别控制两行一组打开，数据线组中的第一数据线D1的频率均将减少至三分之一，第一数据线D1控制连接的相同红色像素的第一子像素电极1、第五子像素电极5、第九子像素电极9和下一个像素模块100中的第一子像素电极1四个像素红色亮起。一条数据线驱动同一个颜色，实现DLG像素驱动，同时提高显示效果，改善色偏现象。按照图6提供的示图，采用HSR驱动方式，利用第一栅线G1、第二栅线G2、第三栅线G3和第四栅线G4按照扫描周期逐行打开，数据线组中的第一数据线D1将减少至三分之一。第一数据线D1控制连接的相同的红色像素的第一子像素电极1、第五子像素电极5、第九子像素电极9和下一个像素模块100中的第一子像素电极1四个像素亮起。由于栅极连接线按照像素电极的奇偶顺序控制，使得偶数列的像素显示亮度不如奇数列像素亮度高。由于提高的像素点亮效果，进而提高像素电极的充电率，实现同时支持DLG驱动和HSR驱动的技术效果。
进一步地，图7为本申请实施例提供的一种像素阵列对应数据线组的走线结构示意图。根据图7提供的示图，像素阵列中的数据线组按照图中排布方式进行布线，进而实现基于TRD像素排列方式支持DLG驱动和HSR驱动的目的。
图8为本申请实施例提供的一种像素阵列对应排版布线示意图。图8是在图4-5的基础上进行介绍的。根据图8提供的示图，像素阵列中的第二栅线G2即图示Gate栅线22与第八子像素电极8之间的第一数据线D1上设置有第一屏蔽走线，第一屏蔽走线为DBS ITO透明走线33，用于减少第二栅线G2即图示Gate栅线22与横向排列的第一数据线D1即图示data数据线44之间的耦合作用。
根据图8提供的示图，像素阵列中的第一数据线D1即图示data数据线44与第八子像素电极8之间设置有第二屏蔽走线，第二屏蔽走线为Acom阵列侧金属走线55，用于减少第八子像素电极8与第一数据线D1即图示data数据线44之间的耦合作用。
图9为本申请实施例提供的一种液晶显示面板的结构示意图。液晶显示面板1000包括对盒设置的阵列基板和彩膜基板，阵列基板和彩膜基板之间设置有液晶层(图示未示出)，该阵列基板上具有如图3-8中任一所述的像素阵列。该像素阵列由多个像素模块100组成，像素模块100包括阵列排布的多个子像素电极10。。
图10为本申请实施例提供的一种显示装置的结构示意图。根据图10提供的示图，显示装置包括：壳体、壳体内设置有背光模组和如图9中所述的液晶显示面板。
以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种像素阵列，包括N个用于提供驱动信号的栅极连接线和N个用于提供数据信号的数据线组，以及包括N个像素模块，其特征在于，包括：
每个所述像素模块中设置有第一像素单元、第二像素单元和第三像素单元；
所述第一像素单元、所述第二像素单元和所述第三像素单元呈纵向排列，且所述第二像素单元设置于所述第一像素单元和所述第三像素单元之间；
所述第一像素单元、所述第二像素单元和所述第三像素单元中均设置有三个子像素电极，三个所述子像素电极分别控制不同颜色的像素；
每个所述栅极连接线中设置有第一栅线、第二栅线和第三栅线，以及每个所述数据线组中设置有第一数据线；
所述第一栅线与所述第一像素单元中的每个所述子像素电极连接，所述第二栅线与所述第二像素单元中的每个所述子像素电极连接，所述第三栅线与所述第三像素单元中的每个所述子像素电极连接；
所述第一数据线与所述第一像素单元、所述第二像素单元和所述第三像素单元中控制对应相同颜色的所述子像素电极连接。
2.根据权利要求1所述的像素阵列，其特征在于，所述第一像素单元包括第一子像素电极、第二子像素电极和第三子像素电极，所述第一子像素电极、所述第二子像素电极和所述第三子像素电极呈横向排列，以及所述第二子像素电极设置于所述第一子像素电极与所述第三子像素电极之间；
所述第二像素单元包括第四子像素电极、第五子像素电极和第六子像素电极，所述第四子像素电极、所述第五子像素电极和所述第六子像素电极呈横向排列，以及所述第五子像素电极设置于所述第四子像素电极与所述第六子像素电极之间；
所述第三像素单元包括第七子像素电极、第八子像素电极和第九子像素电极，所述第七子像素电极、所述第八子像素电极和所述第九子像素电极呈横向排列，以及所述第八子像素电极设置于所述第七子像素电极与所述第九子像素电极之间；
所述第一数据线与所述第一子像素电极、所述第五子像素电极和所述第九子像素电极连接。
3.根据权利要求2所述的像素阵列，其特征在于，所述第一子像素电极与所述第二子像素电极之间纵向排列设置有所述第一数据线，所述第一数据线垂直连接于所述第一栅线；
所述第四子像素电极与所述第五子像素电极之间纵向排列设置有所述第一数据线，所述第一数据线垂直连接于所述第二栅线。
4.根据权利要求3所述的像素阵列，其特征在于，所述第八子像素电极与所述第九子像素电极之间纵向排列设置有所述第一数据线；
所述第二栅线与所述第八子像素电极之间横向排列设置有所述第一数据线；
所述第八子像素电极与所述第三栅线之间横向排列设置有所述第一数据线。
5.根据权利要求3所述的像素阵列，其特征在于，所述第八子像素电极与所述第七子像素电极之间纵向排列设置有所述第一数据线；
所述第八子像素电极与所述第九子像素电极之间纵向排列设置有所述第一数据线；
所述第二栅线与所述第八子像素电极之间横向排列设置有所述第一数据线；
所述第八子像素电极与所述第三栅线之间横向排列设置有所述第一数据线，所述第八子像素电极的上、下、左、右四个方向上的所述第一数据线构成相互垂直的闭环连接线。
6.根据权利要求4或5所述的像素阵列，其特征在于，所述第二栅线与所述第八子像素电极之间的所述第一数据线上设置有第一屏蔽走线，用于减少所述第二栅线与横向排列的所述第一数据线之间的耦合作用。
7.根据权利要求4或5所述的像素阵列，其特征在于，所述第一数据线与所述第八子像素电极之间设置有第二屏蔽走线，用于减少所述第八子像素电极与所述第一数据线之间的耦合作用。
8.根据权利要求6或7所述的像素阵列，其特征在于，所述第一像素单元还包括第十子像素电极和第十一子像素电极，所述第十子像素电极设置于所述第三子像素电极和所述第十一子像素电极之间；
所述第二像素单元还包括第十二子像素电极和第十三子像素电极，所述第十二子像素电极设置于所述第六子像素电极和所述第十三子像素电极之间；
所述第三像素单元还包括第十四子像素电极和第十五子像素电极，所述第十四子像素电极设置于所述第九子像素电极和所述第十五子像素电极之间；
所述数据线组还包括第二数据线和第三数据线，所述第一数据线、所述第二数据线和所述第三数据线分别连接控制不同颜色的像素；
所述第二数据线按照所述第一数据线的连接方式与所述第二子像素电极、所述第六子像素电极和所述第十四子像素电极连接；
所述第三数据线按照所述第一数据线的连接方式与所述第三子像素电极、所述第十二子像素电极和所述第十五子像素电极连接。
9.一种液晶显示面板，包括对盒设置的阵列基板和彩膜基板，所述阵列基板和所述彩膜基板之间设置有液晶层，其特征在于，包括：所述阵列基板上具有如权利要求1-8中任一所述的像素阵列。
10.一种显示装置，其特征在于，包括：壳体、壳体内设置有背光模组和如权利要求9中所述的液晶显示面板。
CN202311112873.7A 2023-08-31 2023-08-31 像素阵列、液晶显示面板及显示装置 Pending CN117130200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311112873.7A CN117130200A (zh) 2023-08-31 2023-08-31 像素阵列、液晶显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311112873.7A CN117130200A (zh) 2023-08-31 2023-08-31 像素阵列、液晶显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN117130200A true CN117130200A (zh) 2023-11-28

Family

ID=88859638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311112873.7A Pending CN117130200A (zh) 2023-08-31 2023-08-31 像素阵列、液晶显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN117130200A (zh)

Similar Documents

Publication Publication Date Title
US7728802B2 (en) Arrangements of color pixels for full color imaging devices with simplified addressing
US6903754B2 (en) Arrangement of color pixels for full color imaging devices with simplified addressing
CN109671405B (zh) 一种阵列基板、显示面板及其驱动方法
US9638951B2 (en) Color filter substrate, array substrate, liquid crystal panel and liquid crystal display device
CN102428404B (zh) 液晶面板
TWI460518B (zh) 顯示面板之陣列基板及畫素單元
CN101523478B (zh) 显示装置和信号转换装置
JP4578915B2 (ja) アクティブマトリクス型液晶表示装置およびそれに用いる液晶表示パネル
CN101923839A (zh) 显示面板驱动方法、栅极驱动器、以及显示设备
CN107272282B (zh) 显示面板及具有该显示面板的显示器
KR101992103B1 (ko) 액정표시장치 및 그 구동방법
CN104678670A (zh) 一种阵列基板、显示面板和显示装置
CN107390442A (zh) 显示面板及其显示装置
CN110187539A (zh) 一种多畴像素结构的显示面板
JP6632119B2 (ja) 半透過半反射型液晶パネル
CN102693701A (zh) 液晶显示装置及其驱动方法
CN107195279A (zh) 一种显示面板的驱动控制方法
CN106597773B (zh) 阵列基板及液晶显示面板
CN110333632B (zh) 一种阵列基板、显示面板及显示装置
CN216956610U (zh) 阵列基板、显示面板和显示装置
CN109599072B (zh) 一种显示装置、驱动方法和显示器
WO2020093518A1 (zh) 画素驱动电路、画素结构及显示装置
JP2001343636A (ja) マトリクス型カラー表示装置
CN117130200A (zh) 像素阵列、液晶显示面板及显示装置
CN112230481B (zh) 显示面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination