CN117116764B - 一种氮化镓器件及其制作方法 - Google Patents

一种氮化镓器件及其制作方法 Download PDF

Info

Publication number
CN117116764B
CN117116764B CN202311364170.3A CN202311364170A CN117116764B CN 117116764 B CN117116764 B CN 117116764B CN 202311364170 A CN202311364170 A CN 202311364170A CN 117116764 B CN117116764 B CN 117116764B
Authority
CN
China
Prior art keywords
resistor
gallium nitride
layer
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311364170.3A
Other languages
English (en)
Other versions
CN117116764A (zh
Inventor
杨彪
张爱忠
冒晶晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhixin Microelectronics Co ltd
Original Assignee
Shenzhen Zhixin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhixin Microelectronics Co ltd filed Critical Shenzhen Zhixin Microelectronics Co ltd
Priority to CN202311364170.3A priority Critical patent/CN117116764B/zh
Publication of CN117116764A publication Critical patent/CN117116764A/zh
Application granted granted Critical
Publication of CN117116764B publication Critical patent/CN117116764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种氮化镓器件及其制作方法，其中方法包括以下步骤：提供一器件半成品；器件半成品从下至上依次包括衬底、缓冲层、沟道层、AlGaN层以及氮化硅层；对器件半成品进行光刻，形成待注入区以及有源区；对待注入区进行离子注入工艺并进行退火工艺，形成注入电阻；在注入电阻的侧壁或者顶壁形成电阻电极；部分去除有源区的AlGaN层以及氮化硅层，形成第一沟槽以及第二沟槽；在第一沟槽上形成源极，以及在第二沟槽上形成漏极，以及在氮化硅层上形成栅极以及钝化层；其中，源极与电阻电极通过注入电阻连接；电气连接电阻电极与栅极，得到氮化镓器件。本方法可以提高电阻的稳定性。本申请可广泛应用于半导体技术领域。

Description

一种氮化镓器件及其制作方法
技术领域
本申请涉及半导体技术领域，尤其是一种氮化镓器件及其制作方法。
背景技术
现有技术中，为了避免MOSFET发生雪崩击穿同时，也避免氮化镓D-MODE器件的G极以及S极由于电压过高发生损坏，通常会在cascode GaN结构的氮化镓芯片的G极以及S极之间串联加入一个电阻。
而在器件制备个过程中，电阻通常有2种方法引入，一种方法是通过封装时通过加入外部的贴片电阻或电阻芯片方式。在引线框架上通过软焊料（包括铅锡焊料、导电银浆等）依次通过装片机在铜框架装上敷铜陶瓷片、氮化镓D-MODE(耗尽型)HEMT芯片、低压MOSFET芯片、成品电阻或电阻芯片，然后再通过焊线机连接上铜引线，实现需要的电气连接。另一种是通过在氮化镓D-MODE(耗尽型)HEMT芯片上集成一个电阻，由于氮化镓D-MODE器件集成了电阻R，所以在封装时就不需要再额外引入外部的贴片电阻或电阻芯片，减少了封装的复杂程度。但是由于电阻的阻值需求，需要将电阻做得又细又长，细长的电阻其精度难以维持以及存在明显阻值温漂问题。因此，相关技术中仍存在需要解决的技术问题。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此，本申请实施例的一个目的在于提供一种氮化镓器件制作方法、系统、装置与存储介质，该方法可以提高电阻的稳定性且减少封装复杂度。
为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种氮化镓器件制作方法，包括：提供一器件半成品；所述器件半成品从下至上依次包括衬底、缓冲层、氮化镓沟道层、AlGaN势垒层以及氮化硅层；对所述器件半成品进行光刻，形成待注入区以及有源区；对所述待注入区进行离子注入工艺并进行退火工艺，形成注入电阻；在所述注入电阻的侧壁或者顶壁形成电阻电极；以使所述电阻电极与所述注入电阻现实电气连接；部分去除所述有源区的所述AlGaN层以及所述氮化镓层，形成第一沟槽以及第二沟槽；所述第一沟槽的侧壁为所述注入电阻的一个侧壁，所述第一沟槽的底壁为所述沟道层；所述第二沟槽的底壁为所述沟道层；在所述第一沟槽上形成源极，以及在所述第二沟槽上形成漏极，以及在所述氮化镓层上形成栅极以及钝化层；其中，所述源极与所述电阻电极通过所述注入电阻连接；电气连接所述电阻电极与所述栅极，得到氮化镓器件。
另外，根据本发明中上述实施例的一种氮化镓器件制作方法，还可以有以下附加的技术特征：
进一步地，本申请实施例中，在所述氮化镓层上形成栅极以及钝化层这一步骤，具体包括：在所述电阻电极、所述源极、所述漏极、所述氮化镓层上设置钝化层；部分去除所述钝化层，形成第三沟槽并使所述电阻电极、所述源极、所述漏极完全外露；其中，所述第三沟槽设置于所述源极以及所述漏极之间，且所述沟槽中的底壁为所述氮化硅层；在所述第三沟槽中形成栅极。
进一步地，本申请实施例中，所述退火工艺的退火温度为500℃～800℃。
进一步地，本申请实施例中，所述退火工艺的退火时间为30秒～300秒。
进一步地，本申请实施例中，所述对所述器件半成品进行光刻，形成待注入区以及有源区这一步骤，具体包括：在所述氮化硅层上设置光刻胶；对所述光刻胶进行曝光，使所述氮化硅层部分外露；氮化硅层的外露部分为所述待注入区；所述氮化硅层的未外露部分为有源区。
进一步地，本申请实施例中，所述离子注入工艺中离子注入的能量为100-400Kev。
进一步地，本申请实施例中，所述离子注入工艺中注入的剂量为1e12～6e13。
进一步地，本申请实施例中，所述对所述待注入区进行离子注入工艺并进行退火工艺，形成注入电阻这一步骤，具体包括：对所述待注入区进行离子注入工艺，形成离子注入区；去除所述有源区的光刻胶，并进行退火工艺，所述离子注入区形成注入电阻。
进一步地，本申请实施例中，所述离子注入工艺的注入离子为H+ 、He+ 、B+ 、N+ 、O+ 、F+ 或者P+中的一种或者多种组合。
此外，本申请还提供一种氮化镓器件，通过前面任一项所述的氮化镓器件制作方法得到。
本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
本申请可以通过离子注入工艺在氮化镓层上直接形成一个满足氮化镓器件实际需求电阻，本申请可以采用离子注入的方式可以减少集成电阻随着温度而产生的漂移缺陷，提高电阻的稳定性，而且本申请可以直接在氮化镓器件的氮化镓层形成一个与源极接壤的电阻，不需要外部加入电阻，可以简化器件的制作工艺。
附图说明
图1为现有技术中一种氮化镓D-MODE(耗尽型)HEMT芯片的剖面示意图；
图2为现有技术中一种氮化镓D-MODE(耗尽型)HEMT器件的电路结构示意图；
图3为现有技术中一种Cascode GaN器件的电路结构示意图；
图4为现有技术中一种Cascode GaN器件封装的结构示意图；
图5为现有技术中另一种Cascode GaN器件封装的结构示意图；
图6为本发明中一种氮化镓器件制作方法的步骤示意图；
图7为本发明中另一种氮化镓器件制作方法的步骤示意图
图8为本发明中一种氮化镓D-MODE芯片的结构示意图；
图9为本发明中器件的集成注入电阻的阻值的分布图；
图10为本发明中器件的注入电阻阻值随温度的变化图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的氮化镓器件制作方法、系统、装置和存储介质的原理和过程作以下说明。
首先，对现有技术所存在的技术缺陷进行说明。
现有技术中， 图1为氮化镓D-MODE(耗尽型)HEMT芯片的剖面示意图，10为芯片的S极（源极）；9为芯片的G极（栅极）；5为芯片的D极（漏极）；1为氮化镓芯片的衬底，一般为硅衬底或者AL2O3(蓝宝石)衬底；2为GaN Buffer层（缓冲层）；3为GaN沟道层；6为AlGaN势垒层；4为3和6通过自发极化和压电极化的效应产生了导电沟道2DEG(二维电子气)；7为栅介质层，一般为通过原位生长的氮化硅（Si3N4）；8为钝化层，一般为通过CVD淀积氮化硅（Si3N4）或者SiO2 。S和D极通过欧姆接触与二维电子气层连接，G极通过栅极电压控制二维电子器的截止和导通。
氮化镓D-MODE(耗尽型)HEMT为常开型器件，需要在栅极加负压才能关断，所以为了在实际线路中便于使用以及在使用过程中的安全性问题，一般大家需要常关型器件，所以氮化镓D-MODE(耗尽型)HEMT器件通常与一颗低压MOSFET级联使用，形成cascode结构，典型的原理图如图2所示。通过cascode级联结构实现器件的常关，由低压MOSFET来控制氮化镓D-MODE(耗尽型)HEMT的开关，在给低压MOSFET的栅极施加Vg>Vth的电压时低压MOSFET导通，氮化镓D-MODE器件的GS端电压为正向的低电压，氮化镓D-MODE为导通状态，整个cascode器件导通；在低压MOSFET的栅极电压为Vg<Vth时，低压MOSFET不导通，在低电压阶段由低压MOSFET承受电压，此时氮化镓D-MODE器件的GS端电压为负的VDS_mos（MOSFET的D，S端电压），一旦VDS_mos达到氮化镓D-MODE器件的VP(夹断电压)，氮化镓D-MODE器件也关闭，由二者共同承担反向的偏压。
Cascode GaN在关态时由氮化镓D-MODE器件和MOSFET共同分担反向偏压Vpdd，分担的比例由氮化镓D-MODE器件和低压MOSFET的电容Cds决定。
在Cascode GaN在实际线路工作时，由于分担比例的原因，低压MOSFET承担的电压会随着整个Cacode GaN的承受电压Vpdd的升高而升高，会有超过其BVDS击穿电压而发生雪崩击穿的风险，为了避免MOSFET发生雪崩击穿同时也避免氮化镓D-MODE器件的G，S由于电压过高发生损坏，通常会在cascode GaN结构中加入一个电阻R，原理图为图3所示，电阻R并联在氮化镓D-MODE器件的G，S之间和MOSFET的D，S之间，电阻R的阻值一般为100KΩ~10MΩ。
电阻R通常有2种方法引入Cascode GaN器件，一种方法是封装时通过加入外部的贴片电阻或电阻芯片方式，具体如图4所示。在引线框架上通过软焊料（包括铅锡焊料、导电银浆等）依次通过装片机在铜框架装上敷铜陶瓷片、氮化镓D-MODE(耗尽型)HEMT芯片、低压MOSFET芯片、成品电阻或电阻芯片，然后再通过焊线机连接上铜引线，实现需要的电气连接。另一种方法二是通过在氮化镓D-MODE(耗尽型)HEMT芯片上集成一个电阻，集成电阻的芯片的Cascode GaN器件的封装示意图如图5所示，由于氮化镓D-MODE器件集成了电阻R，所以在封装时就不需要再额外引入外部的贴片电阻或电阻芯片，减少了封装的复杂程度。氮化镓D-MODE器件集成电阻R的芯片示意图如图5所示，集成电阻R位于芯片的有源区外，在氮化镓芯片的外围和终端区，电阻R一般由薄的金属(比如钛、铝、氮化钛等)单层或多层构成，由于电阻R的阻值需求在100KΩ~10MΩ，电阻R的阻值由下面公式确定(R□是金属的方块电阻，L是金属条长度，W是金属条宽度)，金属的方块电阻一般较小要获得较高的电阻值就需要将做得金属又细又长。
R=R□*（L/W）
氮化镓D-MODE(耗尽型)HEMT为常开型器件，为了便于实际应用和使用的安全性通常与低压MOSFET级联形成cascode GaN常关型器件，而cascode GaN由于其级联结构在关断状态下由氮化镓D-MODE HEMT器件和MOSFET共同承担耐压，其电压分配的方式在耐压不断增加的情况下使其在开关过程中MOSFET存在雪崩击穿的风险，从而会导致MOSFET和氮化镓D-MODE损坏，影响cascode GaN器件的可靠性，所以会在cascode结构中再引入一个电阻R。电阻R一般通过在封装时装入贴片电阻或电阻芯片和在氮化镓D-MODE芯片上集成金属电阻来实现，但封装时加入贴片电阻和电阻芯片会增加额外的电阻成本和封装的复杂度，氮化镓D-MODE芯片上集成金属电阻会在氮化镓D-MODE芯片增加额外的工艺流程和占用有源区外额外的芯片面积，由于氮化镓D-MODE芯片的流片成本和芯片单位面积成本都较高，这样会明显增加了芯片的成本。另外集成的金属电阻要达到所需要求的高阻值100KΩ~10MΩ，需要将金属做成又细又长的条状，根据公式二电阻R反比于金属条宽度，由于金属条光刻和刻蚀条宽的波动，电阻R的阻值会存在10%的波动，在高温下金属条阻值也会发生漂移，这样会影响整体cascode GaN器件的性能。
针对上述技术问题，参照图6，本申请提供一种氮化镓器件制作方法。该方法可以包括步骤S101-步骤S107。
S101、提供一器件半成品；器件半成品从下至上依次包括衬底、缓冲层、沟道层、AlGaN层以及氮化硅层；
在本申请一些可行的实施例中，器件半成品可以是在同一个制程中，完成包括在衬底上形成缓冲层、在缓冲层上形成沟道层、在沟道层上形成AlGaN层以及在AlGaN层上形成氮化硅层等前期的工艺所得到的半成品。
可以理解的是，本实施例在衬底上形成缓冲层、在缓冲层上形成沟道层、在沟道层上形成AlGaN层以及在AlGaN层上形成氮化硅层等前期的工艺可以采用化学气相沉积或者是金属有机化学气相淀积（MOCVD）等现有的外延工艺。
S102、对器件半成品进行光刻，形成待注入区以及有源区；
在本申请的一些可行的实施例中，本实施例可以对器件半成品进行光刻工艺，通过光刻胶的曝光显影形成一个待注入区域以及有源区。有源区可以是未经曝光的区域，有源区上的光刻胶可以作为后续工艺的保护层。待注入区可以是经过曝光后，不存在光刻胶的区域。
S103、对待注入区进行离子注入工艺并进行退火工艺，形成注入电阻；
在本申请的一些可行的实施例中，由于待注入区不存在光刻胶的保护，本实施例可以对待注入区进行离子注入工艺并进行退火工艺，可以在AlGaN层上形成注入电阻。该注入电阻可以由一片注入了离子的AlGaN区域形成的，该区域的形状以及离子注入的深度不作限定。
可以理解的是，在进行退火工艺之前，需要将有源区上的光刻胶全部去除。后续工艺中的不存在光刻时留下的光刻胶。
S104、在注入电阻的侧壁或者顶壁形成电阻电极；以使电阻电极与注入电阻现实电气连接；
在本申请的一些可行的实施例中，可以通过现有的化学气相沉积，磁控溅射等工艺形成一个电阻电极，由于注入电阻是一个通过离子注入工艺形成的区域，该区域存在侧壁和顶壁，该电极可以与注入电阻的侧壁或者侧面连接，也可以与注入电阻的顶壁连接，也就是在注入电阻的侧面或者上面形成电阻电极，最终使该电极与注入电阻实现电连接，该电极还可以用于实现与氮化镓器件的栅极之间的电连接。实现与氮化镓器件的栅极之间的电连接可以通过引线实现。
S105、部分去除有源区的AlGaN层以及氮化硅层，形成第一沟槽以及第二沟槽；第一沟槽的侧壁为注入电阻的一个侧壁，第一沟槽的底壁为沟道层；第二沟槽的底壁为沟道层；
在本申请的一些可行的实施例中，由于在退火前已经去除了光刻胶，本实施例可以部分去除有源区的AlGaN层以及氮化硅层，形成两个沟槽。该两个沟槽可以用于形成源极和漏极。其中，第一沟槽可以用于后续工艺形成源极，因此，该沟槽的一个侧壁可以是注入电阻的一个侧壁，而底壁则可以是沟道层，源极可以同时与注入电阻以及氮化镓层连接。而漏极可以直接与氮化镓层连接，因此第二沟槽可以是底壁为沟道层。
S106、在第一沟槽上形成源极，以及在第二沟槽上形成漏极，以及在氮化硅层上形成栅极以及钝化层；其中，源极与电阻电极通过注入电阻连接；
在本申请的一些可行的实施例中，本实施例可以在第一沟槽上形成源极，以及在第二沟槽上形成漏极，以及在氮化硅层上形成栅极以及钝化层；其中，源极与电阻电极通过注入电阻连接。可以理解的是，形成漏极以及源极可以是同时进行也可以是分开进行。而氮化硅层上形成栅极可以是形成漏极以及源极后，通过形成不同于第一第二沟槽的新沟槽，再通过现有工艺形成栅极，而在形成新沟槽时，同时也可以形成覆盖栅介质层（也就是氮化硅层）的钝化层。
S107、电气连接电阻电极与栅极，得到氮化镓器件。
在本申请的一些可行的实施例中，完成氮化镓器件的源极、漏极以及栅极的制作后，可以通过引线或者是其他现有工艺实现电阻电极与栅极之间的电连接，最终得到氮化镓器件。
进一步地，在本申请一些实施例中，退火工艺的退火温度为500℃～800℃。
进一步地，在本申请的一些实施例中，退火工艺的退火时间为30秒～300秒。
进一步地，在本申请的一些实施例中，对器件半成品进行光刻，形成待注入区以及有源区这一步骤，具体包括：
S201、在氮化镓层上设置光刻胶；
S202、对光刻胶进行曝光，使氮化硅层部分外露；氮化镓层的外露部分为待注入区；氮化硅层的未外露部分为有源区。
进一步地，在本申请的一些实施例中，离子注入工艺中离子注入的能量为100-400Kev。
进一步地，在本申请的一些实施例中，离子注入工艺中注入的剂量为1e12～6e13。
进一步地，在本申请的一些实施例中，对待注入区进行离子注入工艺并进行退火工艺，形成注入电阻这一步骤，具体包括：
S301、对待注入区进行离子注入工艺，形成离子注入区；
S302、去除有源区的光刻胶，并进行退火工艺，离子注入区形成注入电阻。
进一步地，在本申请的一些实施例中，离子注入工艺的注入离子为H+ 、He+ 、B+ 、N+ 、O+ 、F+ 或者P+中的一种或者多种组合。
下面结合附图7说明本申请的具体实现原理：
参照图7，首先，提供一块器件半成品。该器件半成品从下至上依次是衬底1、缓冲层2、沟道层3、AlGaN层以及氮化硅层，4是AlGaN层与沟道层之间形成的2维电子气。
在氮化硅层上进行光刻和显影，形成一个待注入区以及有源区，由光刻胶作为离子注入时其他区域（有源区）的掩蔽层，离子注入可以在待注入区。
然后进行离子注入，可以做多次不同能量和剂量的注入形成一个注入电阻；然后去除有源区剩余的光刻胶，然后进行快速红外退火，其中离子注入的能量为100-400Kev，注入的剂量为1e12～6e13；可以多次不同能量和剂量的注入；高温退火采用的是红外快速退火，退火的温度为500℃～800℃；退火的时间为30秒～300秒。
退火后，可以对注入电阻周围的一部分AlGaN层以及氮化硅层进行去除，以使注入电阻的一个侧壁外露，通过气相沉积工艺在注入电阻的一个侧壁上形成第一个注入电阻的电极，该电极与注入电阻连接。
然后在AlGaN层以及氮化镓层上形成第一沟槽以及第二沟槽，第一沟槽的一个侧壁与注入电阻的侧壁重叠，底壁为沟道层。在第一沟槽上可以形成一个与注入电阻以及沟道层同时连接的源极。
在第二沟槽上可以形成一个与沟道层连接的漏极。得到漏极后，可以在氮化硅层、电阻电极、源极以及漏极上形成钝化层，部分去除钝化层使电阻电极、源极以及漏极外露以及形成第三沟槽，第三沟槽的底壁是氮化硅栅层，在第三沟槽上形成与氮化镓层连接的栅极，栅极设置于源极以及漏极之间的区域。
氮化镓D-MODE芯片集成注入电阻的剖面示意图如图8所示。在图8中，集成电阻（也就是注入电阻）存在电阻引出极，集成电阻的一端直接与氮化镓D-MODE芯片的10(S极)相连，注入电阻的另一端通过电极引出，在封装时通过金属引线可以与氮化镓D-MODE芯片的G极（栅极）或者和另外的MOSFET的S极（源极）相连。
本发明的氮化镓D-MODE芯片示意图如图8所示，集成电阻紧挨着有源区位于芯片外围和终端区域之中，不需要额外的增加芯片面积，而且不影响氮化镓D-MODE芯片的电参数和性能。本发明采用是离子注入的方式形成高阻区域，离子注入工艺的优点是工艺简单可以实现器件的平面化，重复性和稳定性高。基本原理为通过离子注入和高温退火能够形成补偿型高阻区，可以实现兆Ω/□的方块电阻，主要的机理是：高能的离子注入（离子种类包含H+ 、He+ 、B+ 、N+ 、O+ 、F+ 、P+等）会对氮化镓材料的晶格造成损伤并引入了深能级杂质，随着高温红外退火的进行，注入损伤引起的缺陷密度和杂质会在氮化镓材料中形成热稳定的补偿深能级，注入引起的缺陷能级对于n型GaN材料为0.83eV；通过控制离子注入的剂量、注入能量和高温退火的温度和时间可以调整和控制有效的缺陷补偿密度，达到所需要的方块电阻。
本发明通过采用一种新的氮化镓D-MODE芯片集成电阻方式，既解决了方法一引入额外的电阻成本和封装复杂度问题又解决了方法二增加芯片面积以及增加过多工艺流程和电阻值的精度和阻值高温漂移问题。
通过注入能量和剂量、退火条件的控制可以准确控制高阻区域的方块电阻，从而获得所需阻值的集成电阻，图9为集成注入电阻阻值的分布图（目标阻值8MΩ），从图中可以看出注入电阻的一致性要明显优于金属电阻。
另外注入电阻经过了高温的退火处理，阻值随温度的漂移率非常小。图10为注入电阻阻值随温度的变化图，从图10中可以看出经过高温退火的注入电阻的阻值随温度的漂移率要明显优于金属电阻.
本申请实施例还提供了一种氮化镓器件，通过前面任一项的氮化镓器件制作方法得到。
需要说明的是，上述氮化镓器件制作方法实施例中的内容均适用于本氮化镓器件实施例中，本氮化镓器件实施例所具体实现的功能与上述的氮化镓器件制作方法实施例相同，并且达到的有益效果与上述的氮化镓器件制作方法实施例所达到的有益效果也相同。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本申请，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本申请的范围，本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种氮化镓器件制作方法，其特征在于，包括：
提供一器件半成品；所述器件半成品从下至上依次包括衬底、缓冲层、氮化镓沟道层、AlGaN势垒层以及氮化硅层；
对所述器件半成品进行光刻，形成待注入区以及有源区；
对所述待注入区进行离子注入工艺并进行退火工艺，在所述AlGaN势垒层形成注入电阻；
在所述注入电阻的侧壁或者顶壁形成电阻电极，以使所述电阻电极与所述注入电阻现实电气连接；
部分去除所述有源区的所述AlGaN层以及所述氮化镓层，形成第一沟槽以及第二沟槽；所述第一沟槽的侧壁为所述注入电阻的一个侧壁，所述第一沟槽的底壁为所述沟道层；所述第二沟槽的底壁为所述沟道层；
在所述第一沟槽上形成源极，以及在所述第二沟槽上形成漏极，以及在所述氮化镓层上形成栅极以及钝化层；其中，所述源极与所述电阻电极通过所述注入电阻连接；
电气连接所述电阻电极与所述栅极，得到氮化镓器件。
2.根据权利要求1所述一种氮化镓器件制作方法，其特征在于，所述在所述氮化镓层上形成栅极以及钝化层这一步骤，具体包括：
在所述电阻电极、所述源极、所述漏极、所述氮化镓层上设置钝化层；
部分去除所述钝化层，形成第三沟槽并使所述电阻电极、所述源极、所述漏极完全外露；其中，所述第三沟槽设置于所述源极以及所述漏极之间，且所述沟槽中的底壁为所述氮化硅层；
在所述第三沟槽中形成栅极。
3.根据权利要求1所述一种氮化镓器件制作方法，其特征在于，所述退火工艺的退火温度为500℃～800℃。
4.根据权利要求1所述一种氮化镓器件制作方法，其特征在于，所述退火工艺的退火时间为30秒～300秒。
5.根据权利要求1所述一种氮化镓器件制作方法，其特征在于，所述对所述器件半成品进行光刻，形成待注入区以及有源区这一步骤，具体包括：
在所述氮化硅层上设置光刻胶；
对所述光刻胶进行曝光，使所述氮化硅层部分外露；氮化硅层的外露部分为所述待注入区；所述氮化硅层的未外露部分为有源区。
6.根据权利要求1所述一种氮化镓器件制作方法，其特征在于，所述离子注入工艺中离子注入的能量为100-400Kev。
7.根据权利要求1所述一种氮化镓器件制作方法，其特征在于，所述离子注入工艺中注入的剂量为1e12～6e13。
8.根据权利要求1所述一种氮化镓器件制作方法，其特征在于，所述对所述待注入区进行离子注入工艺并进行退火工艺，形成注入电阻这一步骤，具体包括：
对所述待注入区进行离子注入工艺，形成离子注入区；
去除所述有源区的光刻胶，并进行退火工艺，所述离子注入区形成注入电阻。
9.根据权利要求8所述一种氮化镓器件制作方法，其特征在于，所述离子注入工艺的注入离子为H+ 、He+ 、B+ 、N+ 、O+ 、F+ 或者P+中的一种或者多种组合。
10.一种氮化镓器件，其特征在于，通过上述权利要求1-9任一项所述的氮化镓器件制作方法得到。
CN202311364170.3A 2023-10-20 2023-10-20 一种氮化镓器件及其制作方法 Active CN117116764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311364170.3A CN117116764B (zh) 2023-10-20 2023-10-20 一种氮化镓器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311364170.3A CN117116764B (zh) 2023-10-20 2023-10-20 一种氮化镓器件及其制作方法

Publications (2)

Publication Number Publication Date
CN117116764A CN117116764A (zh) 2023-11-24
CN117116764B true CN117116764B (zh) 2024-02-06

Family

ID=88798635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311364170.3A Active CN117116764B (zh) 2023-10-20 2023-10-20 一种氮化镓器件及其制作方法

Country Status (1)

Country Link
CN (1) CN117116764B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257890A (zh) * 2021-04-21 2021-08-13 厦门市三安集成电路有限公司 一种高线性度氮化镓射频器件及其制作方法
CN115050813A (zh) * 2022-07-15 2022-09-13 电子科技大学 一种具有渐变掺杂阶梯氟离子终端的GaN HEMT器件的制造方法
CN115440810A (zh) * 2022-09-01 2022-12-06 徐州致能半导体有限公司 一种半导体器件、共源共栅级联器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569182B2 (en) * 2019-10-22 2023-01-31 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits
US20230141865A1 (en) * 2021-11-05 2023-05-11 Analog Devices, Inc. Lateral gallium nitride superjunction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257890A (zh) * 2021-04-21 2021-08-13 厦门市三安集成电路有限公司 一种高线性度氮化镓射频器件及其制作方法
CN115050813A (zh) * 2022-07-15 2022-09-13 电子科技大学 一种具有渐变掺杂阶梯氟离子终端的GaN HEMT器件的制造方法
CN115440810A (zh) * 2022-09-01 2022-12-06 徐州致能半导体有限公司 一种半导体器件、共源共栅级联器件及其制备方法

Also Published As

Publication number Publication date
CN117116764A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
CN109004027B (zh) 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
CN109004033B (zh) 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
US10249715B2 (en) Semiconductor device and method of manufacturing the semiconductor device
EP2175494B1 (en) Compound semiconductor device and manufacturing method of the same
KR101874468B1 (ko) 스케일링이 가능한 게이트 길이를 갖는 고전자이동도 트랜지스터의 제조 방법
CN108604596A (zh) 用于半导体装置的场板结构
TW201511264A (zh) 半導體裝置及其製造方法
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
TWI543368B (zh) 氮化鎵裝置及積體電路中之隔離結構
CN114582971A (zh) 高电子迁移率晶体管器件
CN118039683A (zh) 高电子迁移率晶体管及其制作方法
US20220367698A1 (en) Semiconductor ic device and method of manufacturing the same
CN118676197A (zh) 一种hemt级联型器件
KR20120062346A (ko) 고주파 소자 구조물의 제조방법
US11605731B2 (en) Epitaxial structure of N-face group III nitride, active device, and gate protection device thereof
CN117116764B (zh) 一种氮化镓器件及其制作方法
US7485514B2 (en) Method for fabricating a MESFET
US20130146888A1 (en) Monolithic semiconductor device and method for manufacturing the same
CN109004026B (zh) Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
TWI538208B (zh) 用於氮化鎵電晶體之離子植入及自行對準閘極結構
CN114303247A (zh) 具有场板的场效应晶体管
KR102679913B1 (ko) 고정 전하 발현 방법, 박막 트랜지스터의 제조 방법, 및 박막 트랜지스터
KR101376221B1 (ko) 질화물 반도체 소자 및 그 소자의 제조 방법
US20230378750A1 (en) Method and system for fin-based voltage clamp

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant