CN117097850A - 视频流处理系统和视频流处理方法 - Google Patents

视频流处理系统和视频流处理方法 Download PDF

Info

Publication number
CN117097850A
CN117097850A CN202310550323.7A CN202310550323A CN117097850A CN 117097850 A CN117097850 A CN 117097850A CN 202310550323 A CN202310550323 A CN 202310550323A CN 117097850 A CN117097850 A CN 117097850A
Authority
CN
China
Prior art keywords
image
video stream
images
video display
display pipeline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310550323.7A
Other languages
English (en)
Inventor
朱皓平
林颖灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/137,437 external-priority patent/US20230379525A1/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN117097850A publication Critical patent/CN117097850A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265Mixing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268Signal distribution or switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)

Abstract

本发明提供了一种视频流处理系统和视频流处理方法。视频流处理系统包括:第一VDP,用于处理第一视频流的第一输入图像以生成第一输出图像,以及用于处理第二视频流的第二输入图像以生成第二输出图像;以及图像合并电路,用于合并第一输出图像之一和第二输出图像之一,生成第一合并图像。本发明的视频流处理系统和视频流处理方法可以节省成本和/或改善用户体验。

Description

视频流处理系统和视频流处理方法
【技术领域】
本公开涉及视频流处理,并且更具体地,涉及使用处理多个视频流的VDP的视频流处理方法和系统。
【背景技术】
除非本文另有说明,否则本节中描述的方法不是权利要求的现有技术,并且不被包含在本节中而被承认为现有技术。
传统的多视频显示器中的视频显示管线(video display pipe line,简写为VDP)被设计为一次处理一个视频流。因此,传统的多视频显示器总是包括多个VDP,用于分别处理不同的视频流。然而,这样的结构可能导致高成本。此外,考虑到成本,这种传统的多视频显示器可以包括具有较高图像质量的VDP和至少一个具有较低质量的VDP。因此,不同VDP的转换可能导致较差的用户体验。
【发明内容】
以下概述仅是说明性的,并不旨在以任何方式进行限制。也就是说,提供以下概述以介绍本文描述的新颖和进步的技术的概念、要点、益处和优点。下面在详细描述中进一步描述选择实现。因此,以下发明内容并非旨在标识所要求保护的主题的必要特征,也不旨在用于确定所要求保护的主题的范围。
本发明提供了一种视频流处理系统,包括:第一VDP,用于处理第一视频流的第一输入图像以生成第一输出图像,以及用于处理第二视频流的第二输入图像以生成第二输出图像;以及图像合并电路,用于合并第一输出图像之一和第二输出图像之一,生成第一合并图像。
本发明还提供了一种视频流处理方法,包括:通过第一VDP处理第一视频流的第一输入图像以生成第一输出图像;通过第一VDP处理第二视频流的第二输入图像以产生第二输出图像;以及合并第一输出图像之一和第二输出图像之一,以生成第一合并图像,
本发明还提供了一种视频流处理系统,包括:第一VDP,用于处理不同视频流的输入图像,生成输出图像;以及图像合并电路,用于合并至少两个输出图像以生成与不同视频流对应的合并视频流。
本发明的视频流处理系统和视频流处理方法可以节省成本和/或改善用户体验。
【附图说明】
包括附图以提供对本公开的进一步理解,并且附图被并入并构成本公开的一部分。附图示出了本公开的实施方式,并且与说明书一起用于解释本公开的原理。可以理解的是,附图不一定按比例绘制,因为为了清楚地说明本公开的概念,一些部件可能被示出为与实际实施中的尺寸不成比例。
图1是根据本申请一个实施例的视频流处理系统的示意图。
图2是根据本申请的一个实施例的图1所示的视频流处理系统的控制机制。
图3是示出根据本申请另一实施例的视频流处理系统的示意图。
图4是根据本申请的一个实施例的图3所示的视频流处理系统的控制机制。
图5是示出根据本申请另一实施例的视频流处理系统的示意图。
图6是多视频显示器MD_3的实施例。
图7是使用视频流处理系统的多视频显示的场景图。
图8是示出根据本申请一个实施例的视频流处理方法的流程图。
【具体实施方式】
以下描述中提供了几个实施例来解释本发明的概念。以下描述中的术语“第一”、“第二”、“第三”仅用于区分不同的元素,并不表示元素的先后顺序。例如,第一设备和第二设备仅表示这些设备可以具有相同的结构但是是不同的设备。
图1是根据本申请一个实施例的视频流处理系统的示意图。如图1所示,视频流处理系统100包括第一VDP VD_1和图像合并电路103。第一VDP VD_1用于处理第一视频流VS_1的第一输入图像(仅示出第一输入图像II_11、II_12、II_13、II_14、II_15和II_16用作示例)以生成第一输出图像(仅示出了第一输出图像OI_11、OI_12用作示例),并被配置为处理第二视频流VS_2的第二输入图像(仅示出了第二输入图像II_21、II_22、II_23、II_24、II_25和II_26用作示例)以生成第二输出图像(仅示出了第二输出图像OI_21、OI_22用作示例)。第一VDP VD_1可以对第一输入图像II_11…II_16和第二输入图像II_21…II_26进行各种处理。例如,第一VDP’VD_1可以进行层次平滑(gradation smoothing)、降噪(noisereduction)、运动补偿(motion compensation)、清晰度增强(clarity enhancement)、对比度增强(contrast enhancement)或颜色增强(color enhancement),但不限于此。第一视频流VS_1和第二视频流VS_2可以来自任何视频源,例如内存或网站。
图像合并电路103用于合并第一输出图像中的一个和第二输出图像中的一个,生成第一合并图像。例如,图像合并电路103合并第一输出图像OI_11与第二输出图像OI_21以产生第一合并图像MI_11。类似地,图像合并电路103合并第一输出图像OI_12与第二输出图像OI_22以产生第一合并图像MI_12。换言之,图像融合电路103产生对应于第一视频流VS_1与第二视频流VS_2的合并视频流。在一实施例中,输入图像合并电路103的第一输出图像OI_11、OI_12与第二输出图像OI_21、OI_22具有相同的分辨率。在另一实施例中,输入图像合并电路103的第一输出图像OI_11、OI_12与第二输出图像OI_21、OI_22具有不同的分辨率。
在图1的实施例中,视频流处理系统100还包括第一存储区SR_1和第二存储区SR_2。第一储存区SR_1耦接至第一VDP VD_1的输入端,用以缓冲第一输入图像II_11…II_16与第二输入图像II_21…II_26。第二储存区SR_2耦接于第一VDP VD_1的输出端和图像合并电路103的输入端,用以缓冲第一输出图像OI_11、OI_12与第二输出图像OI_21、OI_22。在一个实施例中,第一存储区SR_1和第二存储区SR_2是单个存储设备(例如,DRAM)的不同区域。在另一实施例中,第一储存区SR_1与第二储存区SR_2为不同的储存设备。请注意,每个实施例中所说明的输入图像可以是视频帧的部分区域或整个视频帧,这取决于处理策略和硬件性能。
在一个实施例中,第一视频流VS_1和第二视频流VS_2具有相同的帧率。在这种情况下,第一输出图像OI_11、OI_12和第二输出图像OI_21、OI_22由第一VDP VD_1顺序生成,然后合并以生成第一合并图像MI_11、MI_12…。在另一实施例中,第一视频流VS_1与第二视频流VS_2具有不同的帧率。例如,当第一视频流VS_1具有120FPS(每秒帧数)的较高帧率而第二视频流VS_2具有60fps的较低帧率时,每两帧第一视频流VS_1的帧第二视频流VS_2的帧更新一次。因此,第一VDP VD_1必须在一秒内处理180帧。在一些实施例中,第一VDP VD_1不一定按照视频流的时间顺序来处理输入图像。换句话说,第一VDP VD_1独立地处理输入图像,而不必根据视频流的帧速率每处理两个第一输入图像处理一次第二输入图像。两个视频流的输入图像经过处理后,得到输出图像,输出到图像合并电路103,根据正在显示的帧率生成合并图像。
在图1的实施例中,第一VDP VD_1耦合到处理电路101,处理电路101被配置为控制第一VDP VD_1。在一个实施例中,处理电路101还可以包括其他控制功能。例如,如果视频流处理系统100设置在电视机中,则处理电路101可以是电视机中的处理器,可以控制电视机的操作。又例如,如果视频流处理系统100设置在手机中,则处理电路101可以是手机中的处理器,可以控制手机的操作。然而,处理电路101可以是专门为第一VDP VD_1设计的电路。
图2是根据本申请的一个实施例的图1所示的视频流处理系统的控制机制。在这样的实施例中,每次第一VDP VD_1处理图像时,第一VDP VD_1在处理图像之前从处理电路101接收配置设置,然后基于配置设置来处理图像。具体地,如图2所示,在处理第一图像II_11之前,处理电路101传送配置设置CS_a(例如,con A)至第一VDP VD_1并触发第一VDP VD_1处理第一图像II_11。然后,第一VDP VD_1根据配置设置CS_a处理第一图像II_11。
当第一图像II_11处理完成后,第一VDP VD_1发送中断IRQ至处理电路101,以通知处理电路101第一图像II_11处理完成。处理电路101在接收到中断IRQ时开始产生配置设置。类似地,在处理第二图像II_21之前,处理电路101传送配置设置CS_b至第一VDP VD_1并触发第一VDP VD_1处理第二图像II_21。然后,第一VDP VD_1根据配置设置(例如,con B)处理第二图像II_21。第一VDP VD_1可以按照相同的方式处理其他第一图像和第二图像,如图2所示。
图2中的配置设置可以对应于包含在第一VDP VD_1中的组件而变化。在一个实施例中,配置设置包括以下至少一种参数:第一VDP要读取的存储区地址(例如,第一存储区SR_1的地址)、第一VDP要写入的存储区地址(例如,第二存储区SR_2的地址),以及图像质量改善参数(如果第一VDP VD_1包括图像质量改善的功能)。
在图2的实施例中,第一VDP VD_1每次接收一个图像的配置设置。然而,在另一实施例中,第一VDP VD_1一次接收一组图像的配置设置而不是仅接收一个图像的配置设置。图3是示出根据本申请另一实施例的视频流处理系统的示意图。图4是根据本申请的一个实施例的图3所示的视频流处理系统的控制机制。在图3的实施例中,处理电路101耦合到第三存储区SR_3。在一个实施例中,第一存储区SR_1、第二存储区SR_2和第三存储区SR_3是单个存储设备(例如,DRAM)的不同区域。在另一实施例中,第一储存区SR_1、第二储存区SR_2与第三储存区SR_3为不同的储存设备。
第三存储区SR_3被配置为缓存来自处理电路101的第一组图像的第一组配置设置。第一VDP VD_1在处理第一组图像之前从第三存储区SR_3读取第一组配置设置,根据第一组配置设置处理第一组图像。例如,在图4的实施例中,第一VDP VD_1在处理第一组图像GI_1(例如,第一图像II_11、II_12和第二图像II_21、II_22)之前从第三存储区SR_3读取第一组配置设置CS_1(例如,Con A、Con B)。接下来,第一VDP VD_1根据第一组配置设置CS_1顺序处理第一组图像GI_1中的图像。在一个实施例中,处理电路101将第一组配置设置CS_1的存储地址设置到第一VDP VD_1。然后,第一VDP VD_1依次从第三存储区SR_3中读取所需的配置设置(例如II_11的CS_a、II_21的CS_b、II_12的CS_a、II_22的CS_b)。
之后,第一VDP VD_1在处理第一组图像GI_1的同时发出中断IRQ以触发处理电路101产生第二组配置设置CS_2,然后处理电路101相应地将第二组配置设置CS_2传送到第三存储区SR_3。在一个实施例中,第一VDP VD_1响应于第一组图像GI_1的执行状态而发送中断IRQ。在另一实施例中,第一VDP VD_1在完成第一组图像GI_1的处理后发出中断IRQ。接着,第一VDP在处理第二组图像GI_2之前,会从第三储存区域SR_3读取第二组配置设置CS_2,并依据第二组配置设置CS_2依序处理第二组图像GI_2中的图像。
应当理解,第一组图像GI_1和第二组图像GI_2不限于具有相同的图像布置。更详细而言,第一组图像GI_1包括多对图像。每对图像包括第一图像和第二图像。例如,第一组图像GI_1包括两对图像。一对图像包括第一图像II_11与第二图像II_21,另一对图像包括第一图像II_12与第二图像II_22。然而,第二组图像GI_2不限于包括这样的一对图像。在一些实施例中,来自视频流的图像不均匀地分布在图像组中。例如,第一组图像GI_1可包括三张第一输入图像II_11、II_12及II_13及一张第二输入图像II_21,第二组图像GI_2可包括一张第一输入图像II_14及三张第二输入图像II_22、II_23及II_24,而第三组图像GI_3可包括两张第一输入图像II_15与II_16。此外,图4中的配置设置CS_1、CS_2可对应于包含在第一VDP VD_1中的组件而变化。在一个实施例中,该组配置设置包括以下至少一种参数:第一VDP要读取的存储区地址(例如,第一存储区SR_1的地址)、第一VDP要写入的存储区地址(例如,第二存储区SR_2的地址),以及图像质量改善参数(如果第一VDP VD_1包括图像质量改善的功能)。
在上述实施例中,视频流处理系统100仅包括一个VDP,其可处理一个以上的视频流。然而,视频流处理系统100可以包括多个VDP,其可以分别处理多于一个的视频流。图5是示出根据本申请另一实施例的视频流处理系统的示意图。如图5所示,视频流处理系统100还包括第二VDP VD_2。第二VDP VD_2被配置为处理第三视频流VS_3中的第三输入图像II_31…II_36以生成第三输出图像OI_31、OI_32,并被配置为处理第四视频流VS_4中的第四输入图像II_41…II_46以生成第四输出图像OI_41,OI_42。之后,图像合并电路103被配置为合并第三输出图像II_31…II_36之一和第四输出图像II_41…II_46之一,生成第二合并图像。举例来说,图像合并电路103合并第三输出图像II_31与第四输出图像II_41以产生第二合并图像MI_21。
可以选择第一VDP VD_1和第二VDP VD_2之一来生成合并图像。如果选择了第一VDP VD_1,则生成对应于其第一输入图像的第一合并图像。即,产生对应于第一视频流VS_1和第二视频流VS_2的第一多视频流(multi-video stream)。如果选择了第二VDP VD_2,则生成对应于其第二输入图像的第二合并图像。即,产生对应于第三视频流VS_3和第四视频流VS_4的第二多视频流。鉴于上述实施例,可以减少VDP的数量。因此,第一VDP VD_1和第二VDP VD_2都可以具有高质量。这样一来,即使视频流处理系统100在第一VDP VD_1和第二VDP VD_2之间切换,用户体验依然良好。
图像合并电路103生成的多视频流可以对应于多个VDP,而不是仅对应一个VDP。相应地,如图5所示,如果第一VDP VD_1和第二VDP VD_2都被选择,则可以产生包括第一输出图像OI_11、第二输出图像OI_21、第三输出图像OI_31和第四输出图像OI_41的第三合并图像MI_31。
在上述实施例中,两个视频流由单个VDP处理。但是,单个VDP可以处理两个以上的视频流。如图6的实施例所示,第一储存区SR_1还接收视频流VS_a、VS_b。在这种情况下,第一存储区SR_1缓冲第一视频流VS_1的第一输入图像II_11…II_16、第二视频流VS_2的第二输入图像II_21…II_26、视频流VS_a的输入图像II_a1…II_a6以及视频流VS_b的输入图像II_b1…II_b6。第一VDP VD_1处理第一输入图像II_11…II_16生成第一输出图像OI_11、OI_12…,处理第二输入图像II_21…II_26生成第二输出图像OI_21、OI_22…,处理输入图像II_a1…II_a6生成输出图像OI_a1,OI_a2…,并处理输入图像II_b1…II_b6生成输出图像OI_b1、OI_b2…。此外,第二存储区SR_2缓冲第一输出图像OI_11、OI_12、第二输出图像OI_21、OI_22、输出图像OI_a1、OI_a2……以及输出图像OI_b1、OI_b2……。
图像合并电路103合并第一输出图像OI_11、OI_12…之一、第二输出图像OI_21、OI_22之一、输出图像OI_a1、OI_a2…之一以及输出图像OI_b1、OI_b2之一以产生第一合并图像。例如,图像合并电路103合并第一输出图像OI_11、第二输出图像OI_21、输出图像OI_a1及输出图像OI_b1以产生第一合并图像MI_11。又例如,图像合并电路103合并第一输出图像OI_12、第二输出图像OI_22、输出图像OI_a2与输出图像OI_b2以产生第一合并图像MI_12。换言之,产生对应于第一视频流VS_1、第二视频流VS_2、视频流VS_a和视频流VS_b的合并多视频流。
在一个实施例中,输入到图像合并电路103的第一输出图像OI_11、OI_12、第二输出图像OI_21、OI_22、输出图像OI_a1、OI_a2、OI_b1、OI_b2具有相同的分辨率。在另一实施例中,输入至图像合并电路103的第一输出图像OI_11、OI_12、第二输出图像OI_21、OI_22、输出图像OI_a1、OI_a2、OI_b1、OI_b2具有不同的分辨率。
图7是使用上述实施例中的视频流处理系统的多视频显示的场景图。在图7的实施例中,视频流VS_P、VS_Q、VS_X、VS_Y为电视节目,多视频显示器MD_1、MD_2、MD_3为电视。在一个实施例中,多视频显示器MD_1对应于图1的实施例。也就是说,多视频显示器MD_1显示对应于视频流VS_P、VS_Q的合并视频流。
在一个实施例中,多视频显示器MD_1、MD_2、MD_3对应于图5的实施例。也就是说,可以选择第一VDP VD_1或第二VDP VD_2,使得对应于视频流VS_P、VS_Q的合并视频流可以如图所示显示在多视频显示器MD_1上,或者对应于视频流VS_X、VS_Y的合并视频流可以所示显示在多视频显示器MD_2上,或者对应于视频流VS_P、VS_Q、VS_X、VS_Y的合并视频流可以显示在多视频显示器MD_3上。请注意,在这样的实施例中,多视频显示MD_1、MD_2和MD_3情境是相同的多视频显示。在一个实施例中,多视频显示器MD_3对应于图6的实施例。即,多视频显示器MD_3显示对应于视频流VS_P、VS_Q、VS_X和VS_Y的合并视频流。而可以根据需要调整要合并的视频流的数量,合并后的视频流可以以其他形式显示(例如,每个视频可以输出不同的分辨率或可以相互重迭),而非必须是如图7所示的长方形或正方形。
鉴于上述实施例,可以获得一种视频流处理方法。图8是示出根据本申请一个实施例的视频流处理方法的流程图。视频流处理方法包括:
步骤801
处理第一视频流(例如VS_1)的第一输入图像(例如II_11…II_16)以通过第一VDP(例如VD_1)生成第一输出图像(例如OI_11、OI_12)。
步骤803
处理第二视频流(例如VS_2)的第二输入图像(例如II_21…II_26)以通过第一VDP生成第二输出图像(例如OI_21、OI_22)
步骤805
合并第一输出图像之一和第二输出图像之一,以生成第一合并图像(例如,MI_11或MI_12)。
其它详细步骤可参照上述实施例,在此不再赘述。
鉴于上述实施例,可以减少VDP的数量,因为单个VDP可以处理多于一个视频流。此外,可以避免具有不同图像质量的VDP之间的转换。
本领域技术人员将容易地观察到在保留本发明的教导的同时可以对装置和方法进行许多修改和改变。因此,上述公开内容应被解释为仅受所附权利要求的限制。
文中描述的主题有时示出了包含在其它不同部件内的或与其它不同部件连接的不同部件。应当理解:这样描绘的架构仅仅是示例性的,并且,实际上可以实施实现相同功能的许多其它架构。在概念意义上,实现相同功能的部件的任何布置是有效地“相关联的”,以使得实现期望的功能。因此,文中被组合以获得特定功能的任意两个部件可以被视为彼此“相关联的”,以实现期望的功能,而不管架构或中间部件如何。类似地,这样相关联的任意两个部件还可以被视为彼此“可操作地连接的”或“可操作地耦接的”,以实现期望的功能,并且,能够这样相关联的任意两个部件还可以被视为彼此“操作上可耦接的”,以实现期望的功能。“操作上可耦接的”的具体示例包含但不限于:实体地可联结和/或实体地相互、作用的部件、和/或无线地可相互作用和/或无线地相互作用的部件、和/或逻辑地相互作用的和/或逻辑地可相互作用的部件。
此外,关于文中基本上任何复数和/或单数术语的使用,只要对于上下文和/或应用是合适的,本领域技术人员可以将复数变换成单数,和/或将单数变换成复数。为清楚起见,这里可以明确地阐述各种单数/复数排列。
本领域技术人员将会理解,通常,文中所使用的术语,特别是在所附权利要求(例如,所附权利要求中的主体)中所使用的术语通常意在作为“开放性”术语(例如,术语“包含”应当被解释为“包含但不限干”,术语“具有”应当被解释为“至少具有”,术语“包含”应当被解释为“包含但不限干”等)。本领域技术人员还将理解,如果意在所介绍的权利要求陈述对象的具体数目,则这样的意图将会明确地陈述在权利要求中,在缺乏这样的陈述的情况下,不存在这样的意图。例如,为了帮助理解,所附权利要求可以包含使用介绍性短语“至少一个”和“一个或更多个”来介绍权利要求陈述对象。然而,这样的短语的使用不应当被解释为:用不定冠词“一个(a或an)”的权利要求陈述对象的介绍将包含这样介绍的权利要求陈述对象的任何权利要求限制为只包含一个这样的陈述对象的发明,即使在同一权利要求包含介绍性短语“一个或更多个”或“至少一个”以及诸如“一个(a)”或“一个(an)”之类的不定冠词的情况下(例如,“一个(a)”和/或“一个(an)”应当通常被解释为意味着“至少一个”或“一个或更多个”)也如此;上述对以定冠词来介绍权利要求陈述对象的情况同样适用。另外,即使明确地陈述了介绍的权利要求陈述对象的具体数目,但本领域技术人员也会认识到:这样的陈述通常应当被解释为意味着至少所陈述的数目(例如,仅有“两个陈述对象”而没有其他修饰语的陈述通常意味着至少两个陈述对象,或两个或更多个陈述对象)。此外,在使用类似于“A、B和C中的至少一个等”的惯用语的情况下,通常这样的结构意在本领域技术人员所理解的该惯用语的含义(例如,“具有A、B和C中的至少一个的系统”将包含但不限于具有单独的A、单独的B、单独的C、A和B—起、A和C一起、B和C一起和/或A、B和C一起的系统等)。在使用类似于“A、B或C中的至少一个等”的惯用语的情况下,通常这样的结构意在本领域技术人员所理解的该惯用语的含义(例如,“具有A、B或C中的至少一个的系统”将包含但不限于具有单独的A、单独的B、单独的C、A和B—起、A和C一起、B和C一起和/或A、B和C一起的系统等)。本领域技术人员将进一歩理解,不管在说明书、权利要求中还是在附图中,表示两个或更多个可替换的术语的几乎任意析取词和/或短语应当理解成考虑包含术语中的一个、术语中的任一个或所有两个术语的可能性。例如,短语“A或B”应当被理解成包含“A”、“B”、或“A和B”的可能性。
从前述内容可以理解,本文已经出于说明的目的描述了本公开的各种实施方式,并且在不脱离本公开的范围和精神的情况下可以进行各种修改。因此,本文公开的各种实施方式不旨在是限制性的,真正的范围和精神由所附权利要求指示。

Claims (20)

1.一种视频流处理系统,包括:
第一视频显示管线,用于处理第一视频流的第一输入图像以生成第一输出图像,以及用于处理第二视频流的第二输入图像以生成第二输出图像;以及
图像合并电路,用于合并该第一输出图像之一和该第二输出图像之一,生成第一合并图像。
2.如权利要求1所述的视频流处理系统,还包括:
第一储存区,耦接至该第一视频显示管线的输入端,用于缓冲该第一输入图像与该第二输入图像;以及
第二存储区,耦接该第一视频显示管线的输出端和该图像合并电路的输入端,用于缓冲该第一输出图像和该第二输出图像。
3.如权利要求1所述的视频流处理系统,其中,该第一视频显示管线每次处理图像时,该第一视频显示管线在处理该图像之前从处理电路接收配置设置,并根据该配置设置处理该图像。
4.如权利要求3所述的视频流处理系统,其中,该配置设置包括以下参数中的至少一种:该第一视频显示管线要读取的存储区地址、该第一视频显示管线要写入的存储区地址、图像质量改进参数。
5.如权利要求1所述的视频流处理系统,还包括:
第三存储区,用于缓存对应于来自处理电路的第一组图像的第一组配置设置;
其中,该第一视频显示管线在处理该第一组图像之前从该第三存储区读取该第一组配置设置,并根据该第一组配置设置处理该第一组图像。
6.如权利要求5所述的视频流处理系统,
其中,该第一视频显示管线在处理该第一组图像的同时发出中断以触发该处理电路产生对应于第二组图像的第二组配置设置,且该处理电路将该第二组配置设置传送至该第三储存区;
其中,该第一视频显示管线在处理该第二组图像之前从该第三存储区读取该第二组配置设置,并根据该第二组配置设置处理该第二组图像。
7.如权利要求6所述的视频流处理系统,
其中,该中断是响应于该第一视频显示管线的执行状态而发出的。
8.如权利要求5所述的视频流处理系统,其中,该第一组配置设置包括以下至少一种参数:该第一视频显示管线要读取的存储区地址,该第一视频显示管线要写入的存储区地址和图像质量改进参数。
9.如权利要求1所述的视频流处理系统,还包括:
第二视频显示管线,用于处理第三视频流中的第三输入图像生成第三输出图像,以及用于处理第四视频流中的第四输入图像生成第四输出图像;
其中,该图像合并电路被配置为合并该第三输出图像之一和该第四输出图像之一,以生成第二合并图像。
10.一种视频流处理方法,包括:
通过第一视频显示管线处理第一视频流的第一输入图像以生成第一输出图像;
通过该第一视频显示管线处理第二视频流的第二输入图像以产生第二输出图像;以及
合并该第一输出图像之一和该第二输出图像之一,以生成第一合并图像。
11.如权利要求10所述的视频流处理方法,还包括:
将该第一输入图像与该第二输入图像缓存于第一储存区;以及
将该第一输出图像与该第二输出图像缓存于第二储存区。
12.如权利要求10所述的视频流处理方法,还包括
在处理图像之前由该第一视频显示管线从处理电路接收配置设置,并且在每次该第一视频显示管线处理该图像时由该第一视频显示管线基于配置设置处理该图像。
13.如权利要求12所述的视频流处理方法,其中,该配置设置包括以下参数中的至少一种:该第一视频显示管线要读取的存储区域地址、该第一视频显示管线要写入的存储区域地址、图像质量改进参数。
14.如权利要求10所述的视频流处理方法,还包括:
在第三存储区中缓存对应于来自处理电路的第一组图像的第一组配置设置;
在该第一视频显示管线处理该第一组图像之前从该第三存储区读取该第一组配置设置,并根据该第一组配置设置由该第一视频显示管线处理该第一组图像。
15.如权利要求14所述的视频流处理方法,还包括:
在该第一视频显示管线处理该第一组图像的同时该第一视频显示管线发出中断以触发该处理电路产生对应于第二组图像的第二组配置设置,且通过该处理电路将该第二组配置设置传送至该第三储存区;
在该第一视频显示管线处理该第二组图像之前从该第三存储区读取该第二组配置设置,并根据该第二组配置设置通过该第一视频显示管线处理该第二组图像。
16.如权利要求15所述的视频流处理方法,还包括:
响应于该第一视频显示管线的执行状态而发出该中断。
17.如权利要求14所述的视频流处理方法,其中,该第一组配置设置包括以下至少一种参数:该第一视频显示管线要读取的存储区域地址,该第一视频显示管线要写入的存储区域地址和图像质量改进参数。
18.如权利要求10所述的视频流处理方法,还包括:
通过第二视频显示管线处理第三视频流中的第三输入图像以产生第三输出图像,以及通过该第二视频显示管线处理第四视频流中的第四输入图像以产生第四输出图像;
合并该第三输出图像之一和该第四输出图像之一,以生成第二合并图像。
19.一种视频流处理系统,包括:
第一视频显示管线,用于处理不同视频流的输入图像,生成输出图像;以及
图像合并电路,用于合并至少两个输出图像以生成与该不同视频流对应的合并视频流。
20.如权利要求19所述的视频流处理系统,还包括:
第三存储区,用于缓存来自处理电路的第一组配置设置;
其中,该第一视频显示管线在处理第一组图像之前从该第三存储区读取该第一组配置设置,并根据该第一组配置设置处理该第一组图像。
CN202310550323.7A 2022-05-18 2023-05-16 视频流处理系统和视频流处理方法 Pending CN117097850A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/343,110 2022-05-18
US18/137,437 US20230379525A1 (en) 2022-05-18 2023-04-21 Video stream processing system and video stream processing method
US18/137,437 2023-04-21

Publications (1)

Publication Number Publication Date
CN117097850A true CN117097850A (zh) 2023-11-21

Family

ID=88768811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310550323.7A Pending CN117097850A (zh) 2022-05-18 2023-05-16 视频流处理系统和视频流处理方法

Country Status (1)

Country Link
CN (1) CN117097850A (zh)

Similar Documents

Publication Publication Date Title
US7271841B2 (en) Method for deinterlacing interlaced video by a graphics processor
JP3339284B2 (ja) 大画面表示方式
CA2737842C (en) Remote user interface
EP1872358A2 (en) Display specific image processing in an integrated circuit
US10484690B2 (en) Adaptive batch encoding for slow motion video recording
CN111510773A (zh) 一种分辨率调整方法、显示屏、计算机存储介质和设备
US7203236B2 (en) Moving picture reproducing device and method of reproducing a moving picture
US5929911A (en) Multiformat reduced memory MPEG-2 compliant decoder
US8879834B2 (en) Method and apparatus for reduced complexity video processing via special chroma handling
JP2012182673A (ja) 映像表示装置及び映像処理方法
JPH1115429A (ja) 動きベクトル時間軸処理方式
JP2009525661A (ja) ビデオ処理装置およびビデオデータの処理方法
US20220253966A1 (en) Graphics Processing System
KR20010022788A (ko) 영상표시장치 및 프로그램 기록매체
US6919902B2 (en) Method and apparatus for fetching pixel data from memory
CN117097850A (zh) 视频流处理系统和视频流处理方法
CN101212637A (zh) 视频信号处理电路、视频信号处理器、视频信号处理方法
US7630018B2 (en) On-screen display apparatus and on-screen display generation method
TWI830668B (zh) 視訊流處理系統和視訊流處理方法
US8223267B2 (en) Signal processing apparatus and signal processing method
US7034887B2 (en) Method and apparatus for flicker filtering interlaced display data
JP2003304481A (ja) 画像処理装置と画像処理方法
JP2007129504A (ja) 画像表示装置
JP5259867B2 (ja) 映像表示装置及び映像処理方法
JP2001282213A (ja) 表示制御装置及びこの表示制御装置を有する情報処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination