CN117093532A - 一种模块编码识别电路、方法及相关设备 - Google Patents

Abstract

本发明实施例提供了一种模块编码识别电路、方法及相关设备。其中，该电路，包括：第一处理器和第二处理器；第一处理器上设置有第一接口；第一处理器通过第一接口输出表征目标模块的编码的方波信号至第二处理器；第二处理器用于根据方波信号进行编码识别，获得目标模块的编码，并确定与目标模块的编码对应的程序。本发明仅使用第二处理器的一个接口即可接收表征不同编码的方波信号，节省了第二处理器在编码上所耗费的接口数量。

Description

一种模块编码识别电路、方法及相关设备

技术领域

本发明涉及编码识别技术领域，特别是涉及一种模块编码识别电路、方法及相关设备。

背景技术

当一款MCU(MicrocontrollerUnit，微处理器)被选择后，为了降低软硬件开发工程师的工作量，该款MCU通常会被用于多个系列的产品或产品中的多个子模块中，而上述产品或产品子模块仅会在功能上略有不同。为了降低测试工程师以及软件工程师的工作量，提高生产效率，一般会针对上述产品或产品子模块进行软件上的兼容适配，使系列产品或产品子模块能共用一套软件代码，这样就不必为单独的产品或产品子模块开发单独的软件代码，同时在生产的过程中也可使用该软件代码编译出的二进制文件对上述产品或产品子模块进行MCU代码的统一烧录，有效地提高了生产效率。

为使同一软件能运行在不同的产品或产品子模块中，这些产品或产品子模块需要具有唯一ID(Identity document，编码)，同时软件需要对其进行识别，这样软件就会根据不同的ID执行不同的程序，进而实现不同的功能。在硬件设计上，通常使用拨码开关与GPIO(General-purpose input/output，通用输入输出端口)相互配合的方式来组成二进制编码，进而形成产品或者产品子模块的ID，比如使用MCU的3个GPIO口的0/1状态来形成000-111共8个ID。然而，当产品或产品子模块数量过多时，使用的GPIO口也会相应增多，这将造成GPIO资源的紧张。

发明内容

本发明实施例的目的在于提供一种模块编码识别电路、方法及相关设备，可以节省处理器在编码上所耗费的接口数量。具体技术方案如下：

本发明提供了一种模块编码识别电路，包括：

第一处理器和第二处理器；

所述第一处理器上设置有第一接口；

所述第一处理器通过所述第一接口输出表征目标模块的编码的方波信号至所述第二处理器；

所述第二处理器用于根据所述方波信号进行编码识别，获得所述目标模块的编码，并确定与所述目标模块的编码对应的程序。

可选的，还包括：

编码设置按键；

所述第一处理器还接收所述编码设置按键发出的按键指令；

所述第一处理器还用于根据所述按键指令确定所述目标模块的编码，并根据所述目标模块的编码生成所述方波信号。

可选的，所述编码设置按键，包括：

编码调节按键；

所述第一处理器设置有至少一个第二接口；

所述第一处理器通过所述第二接口接收所述编码调节按键发出的编码调节指令；

所述第一处理器还用于根据所述编码调节指令更改编码，并生成与更改后的编码对应的方波信号。

可选的，所述编码设置按键，还包括：

编码复位按键；

所述第一处理器设置有第三接口；

所述第一处理器通过所述第三接口接收所述编码复位按键发出的编码复位指令；

所述第一处理器还用于根据所述编码复位指令将编码置零。

可选的，还包括：

存储器；

所述存储器与所述第一处理器连接；

所述存储器用于存储编码。

可选的，所述第一处理器设置有第四接口；

所述第四接口与所述第一接口连接；

所述第一处理器通过所述第四接口接收由所述第一接口向所述第二处理器发送的方波信号；

所述第一处理器还用于判断接收的方波信号表征的编码与所述存储器存储的编码是否一致。

可选的，还包括：

编码显示器；

所述编码显示器与所述第一处理器连接；

所述编码显示器用于显示编码。

可选的，所述编码显示器，包括：

驱动芯片和数码管；

所述驱动芯片的输入端与所述第一处理器的驱动接口连接，所述驱动芯片的输出端与所述数码管的输入端连接；

所述驱动芯片用于驱动所述数码管，以使所述数码管进行编码显示。

本发明还提供一种能量单元，包括：

至少一个外接设备和如上所述的一种模块编码识别电路；

各所述外接设备分别与所述模块编码识别电路的第二处理器连接。

本发明还提供一种能量路由器，包括：

至少一个如上所述的能量单元。

本发明还提供一种模块编码识别方法，应用于如上所述的一种模块编码识别电路；

所述方法，包括：

所述模块编码识别电路的第二处理器获取第一处理器传输的表征目标模块的编码的方波信号；

所述第二处理器根据所述方波信号进行编码识别，获得所述目标模块的编码，并确定与所述目标模块的编码对应的程序。

可选的，所述第二处理器根据所述方波信号进行编码识别，获得所述目标模块的编码，包括：

所述第二处理器确定所述方波信号的信号参数；

所述第二处理器根据信号参数与编码的对应关系，确定所述方波信号表征的编码，获得所述目标模块的编码。

可选的，所述信号参数包括方波信号占空比、一个周期内方波脉冲数量、方波信号周期中的一种或多种。

可选的，在所述模块编码识别电路的第二处理器获取第一处理器传输的表征目标模块的编码的方波信号之前，所述方法，还包括：

所述第一处理器根据编码设置按键发出的按键指令确定所述目标模块的编码，并根据所述目标模块的编码生成所述方波信号。

可选的，所述根据所述目标模块的编码生成所述方波信号，包括：

根据信号参数与编码的对应关系，确定与所述目标模块的编码对应的方波信号的信号参数；

根据所述方波信号的信号参数生成所述方波信号。

可选的，还包括：

所述第一处理器从所述模块编码识别电路的存储器中进行编码读取，生成与读取的编码对应的方波信号。

可选的，还包括：

所述第一处理器根据所述模块编码识别电路的编码设置按键确定更改后的编码。

本发明实施例提供的一种模块编码识别电路，第一处理器上设置有第一接口，第一处理器通过第一接口输出表征目标模块编码的方波信号至第二处理器，第二处理器用于根据方波信号进行编码识别，获得目标模块编码，并确定与目标模块编码对应的程序。本发明仅使用第二处理器的一个接口即可接收表征不同编码的方波信号，节省了第二处理器在编码上所耗费的接口数量。

当然，实施本发明的任一产品必不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种模块编码识别电路结构图；

图2为本发明实施例提供的另一种模块编码识别电路结构图；

图3为本发明实施例提供的另一种模块编码识别电路结构图；

图4为本发明实施例提供的另一种模块编码识别电路结构图；

图5为本发明实施例提供的另一种模块编码识别电路结构图；

图6为本发明实施例提供的另一种模块编码识别电路结构图；

图7为本发明实施例提供的一种能量单元电路示意图；

图8为本发明实施例提供的一种能量路由器电路示意图；

图9为本发明实施例提供的一种模块编码识别方法流程图；

图10为本发明实施例提供的方波信号占空比与编码的对应关系示意图；

图11为本发明实施例提供的一个周期内方波脉冲数量与编码的对应关系示意图；

图12为本发明实施例提供的方波信号周期与编码的对应关系示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供一种模块编码识别电路，如图1所示，该电路，包括：

第一处理器11和第二处理器12。

第一处理器上设置有第一接口P1。

第一处理器11通过第一接口P1输出表征目标模块的编码的方波信号至第二处理器12。

第二处理器12用于根据方波信号进行编码识别，获得目标模块的编码，并确定与目标模块的编码对应的程序。

第二处理器可以作为多个模块的控制器，控制与第二处理器相连接的各个模块运行不同程序。各模块实现的功能可以不同，各模块的编码也不同，第二处理器可以根据不同的编码控制与编码对应的模块运行相应的程序。可选的，模块的编码可以为模块ID。

第一处理器通过一个第一接口P1输出方波信号，第二处理器通过一个接口Q1接收该方波信号。该方波信号表征目标模块的编码，编码不同，方波信号也不同。第二处理器接收到该方波信号后，对该方波信号进行识别，获得目标模块的编码，确定出与目标模块的编码对应的程序，进而控制目标模块运行该程序。例如，与第二处理器连接的模块分别为模块1和模块2，模块1的编码为ID1，模块2的编码为ID2，表征ID1的方波信号为信号1，表征ID2的方波信号为信号2，若第一处理器通过第一接口P1输出信号1至第二处理器的接口Q1，第二处理器根据信号1进行编码识别，确定编码为ID1，获得与ID1对应的程序，可以控制模块1运行该程序。

本发明仅使用第二处理器的一个接口即可接收表征不同编码的方波信号，相比于使用拨码开关与GPIO相互配合的方式来组成二进制编码，进而形成产品或者产品子模块的ID来说，第二处理器可以由设置多个接口实现ID识别减少到设置一个接口实现ID识别，节省了第二处理器在编码上所耗费的接口数量。

另外，若采用基于模数转换采样的硬件ID识别方法，即该方法通过处理器对不同电压信号进行ID识别，根据识别出的ID电压区分不同模块。然而，该方法使用电压模拟信号传输易受到外部干扰，并且处理器需要配置外围采样调理电路采集电压信号，增加了电路成本，此外，ID的电压信号通过调节电阻分压比实现，调节繁琐。而本发明通过表征不同编码的方波信号进行ID识别，信号传输稳定，无需配置外围电路，节省成本，通过改变方波信号即可实现ID调节，操作方便。

作为一可选的实施方式，本发明提供的模块编码识别电路，如图2所示，该电路，还包括：

编码设置按键21；

第一处理器11还接收编码设置按键发出的按键指令；

第一处理器11还用于根据按键指令确定目标模块的编码，并根据目标模块的编码生成方波信号。

该编码设置按键可以与第一处理器连接，该编码设置按键可以采用按键的方式设置不同编码，当按压编码设置按键后，第一处理器会接收到按键指令，该按键指令可以反映设置的目标模块的编码。在实际应用中，可以通过一次或多次按下编码设置按键，达到设置成功目标模块的编码的目的。

第一处理器可以根据目标模块的编码生成方波信号。可选的，第一处理器可以根据信号参数与编码的对应关系，确定与目标模块的编码对应的方波信号的信号参数，然后根据方波信号的信号参数生成方波信号。

若更改编码，可以通过该编码设置按键进行编码调节，第一处理器接收到编码设置按键的按键指令，可以确定更改后的编码，并根据信号参数与编码的对应关系，确定更改后的编码对应的方波信号的信号参数，然后根据方波信号的信号参数生成方波信号。

可选的，如图3所示，编码设置按键21，包括：

编码调节按键31；

第一处理器11设置有至少一个第二接口P2；

第一处理器11通过第二接口P2接收编码调节按键发出的编码调节指令；

第一处理器11还用于根据编码调节指令更改编码，并生成与更改后的编码对应的方波信号。

编码调节按键可以进行编码连续调节，第一处理器接收编码调节按键发出的编码调节指令可以进行编码更改，并根据信号参数与编码的对应关系，确定与更改后的编码对应的方波信号的信号参数，然后根据方波信号的信号参数生成方波信号。

若编码调节按键的个数为1个，则第一处理器可以设置一个第二接口。通过一个编码调节按键，可以实现增大编码或减小编码的设置，例如按一下编码调节按键可以实现编码加1或编码减1。当然，通过一个编码调节按键，还可以配合第一处理器接收按键调节的快慢程度实现增加编码和减小编码的设置，例如间隔一定时长按一下编码调节按键表示增大编码，连续按两下编码调节按键表示减少编码。

若编码调节按键的个数为多个，则第一处理器可以设置多个第二接口。可选的，编码调节按键个数可以为2个。通过两个编码调节按键，可以实现增加编码和减小编码的设置，例如按下第一个编码调节按键表示编码加1，按下第二个编码调节按键表示编码减1。

可选的，如图3所示，编码设置按键，还包括：

编码复位按键32；

第一处理器设置有第三接口P3；

第一处理器通过第三接口接收编码复位按键发出的编码复位指令；

第一处理器还用于根据编码复位指令将编码置零。

当与第二处理器连接的模块较多，编码数量也随之增多，或者模块编码数值较大时，为了便于编码调节，可以设置编码复位按键，通过按下此按键，可以实现编码置零。编码置零后，可以重新通过按压编码调节按键实现编码调整，并且当编码调节按键的个数为1个时，若按下编码调节按键表示编码加1，则可以配合编码复位按键实现编码减少的效果。各模块的编码可以大于0，此时当编码为0时，第一处理器可以不向第二处理器发送方波信号。

作为一可选的实施方式，本发明提供的模块编码识别电路，如图4所示，还包括：

存储器41；

存储器41与第一处理器11连接；

存储器41用于存储编码。

为了避免模块编码识别电路下电后需要重新通过编码调节按键进行编码设置，可以设置存储器，当编码调节按键设置了目标模块的编码，该存储器可以对该目标模块的编码进行存储，当下电后的模块编码识别电路重新上电时，第一处理器可以从存储器中读取存储的目标模块的编码，并生成与该编码对应的方波信号。

可选的，如图4所示，第一处理器设置有第四接口P4。

第四接口P4与第一接口P1连接。

第一处理器11通过第四接口P4接收由第一接口P1向第二处理器12发送的方波信号。

第一处理器11还用于判断接收的方波信号表征的编码与存储器存储的编码是否一致。

为了检验第一处理器向第二处理器发送的方波信号是否正确，可以在第一处理器上设置与第一接口连接的第四接口，通过该第四接口可以接收到第一接口向第二处理器发送的方波信号。第一处理器接收到第四接口反馈的方波信号后，判断该方波信号表征的编码是否与存储器存储的编码一致，若一致，则说明方波信号传输正确，若不一致，则说明方波信号传输错误。通过第四接口反馈的方波信号可以检测第一处理器是否按照存储器存储的编码产生并传输与编码对应的方波信号，提高了模块编码识别电路的可靠性。

作为一可选的实施方式，本发明提供的模块编码识别电路，如图5所示，该电路，还包括：

编码显示器51；

编码显示器51与第一处理器11连接；

编码显示器51用于显示编码。

编码显示器可以显示编码调节按键调节的编码，通过设置编码显示器，编码设置结果可见，并在发现编码显示器显示的编码不是期望设置的编码时，再次通过编码调节按键改变编码设置，从而使得第一处理器最终产生的方波信号为与目标模块的编码对应的方波信号，提高模块编码识别电路的可靠性。

可选的，如图6所示，该编码显示器51，包括：

驱动芯片61和数码管62；

驱动芯片61的输入端与第一处理器11的驱动接口连接，驱动芯片61的输出端与数码管62的输入端连接；

驱动芯片61用于驱动数码管62，以使数码管62进行编码显示。

该驱动芯片可以连接第一处理器的多个接口，该数码管可以为个位或多位，若数码管为2位，则可以支持的编码范围为0-99，若需要拓宽编码范围，则可以通过增加数码管位数实现。驱动芯片可以驱动数码管实现位选和段选，即控制哪个位置的数码管点亮以及控制数码管显示的内容。

本发明还提供一种能量单元，包括：

至少一个外接设备和如图1至图6所示的一种模块编码识别电路。

各外接设备分别与模块编码识别电路的第二处理器连接。

图7提供了一种能量单元电路示意图，如图7所示，该能量单元包括n个外接设备分别为外接设备1、外接设备2、外接设备3、外接设备4、…、外接设备n，各外接设备实现的功能可以不同，该能量单元还包括模块编码识别电路。该模块编码识别电路包括ID设置电路1和ID识别电路2。其中，ID设置电路1包括第一处理器11(MCU1)、编码调节按键31、编码复位按键32、存储器41、驱动芯片61和数码管62。编码调节按键31、编码复位按键32、存储器41、驱动芯片61均与第一处理器11连接，驱动芯片61和数码管62连接。第一处理器11通过第一接口GPIO1与第二处理器12的GPIO1接口连接，第一处理器11通过第二接口GPIO2与编码调节按键31的第一端连接，第一处理器11通过第二接口GPIO3与编码复位按键32的第一端连接，第一处理器11的第四接口GPIO4与第一接口GPIO1连接。编码调节按键31的第二端、编码复位按键32接地。第一处理器11的VCC接口连接存储器41的VCC接口、驱动芯片61的VCC接口、第二处理器12的VCC接口。第一处理器11的GND接口连接编码调节按键31的第二端、编码复位按键32的第二端、第二处理器12的GND接口、存储器41的GND接口、驱动芯片61的GND接口。ID识别电路2包括第二处理器12(MCU2)，外接设备1、外接设备2、外接设备3、外接设备4、…、外接设备n均与第二处理器12(MCU2)连接。

本发明还提供一种能量路由器，包括：

至少一个如图7所示的能量单元。

若能量路由器只包括一个能量单元，则不同系列能量路由器的第二处理器中烧录的程序可以相同，当第一处理器根据编码生成方波信号后，第二处理器根据该方波信号执行与该方波信号对应的程序段，该程序段控制外接设备实现与上述编码对应的能量路由器功能，此时，该能量路由器只能实现该种编码对应的功能，不能再实现其他编码对应的功能。若能量路由器包括多个能量单元，各能量单元的第二处理器中烧录的程序也是相同的，每个能量单元的第一处理器均可以根据编码生成方波信号，每个能量单元的第二处理器均可以根据方波信号执行与上述方波信号对应的程序段，该程序段控制外接设备实现与上述编码对应的能量路由器功能，此时，多个能量单元可同时实现多种不同的功能，即该能量路由器能同时实现多种编码对应的功能。

图8提供了一种包含两个能量单元的能量路由器电路示意图，如图8所示，该能量路由器81包括两个能量单元，分别为第一能量单元811和第二能量单元822。第一能量单元811和第二能量单元822的结构与图7所示的能量单元的结构相同。由于该能量路由器包括两个能量单元，各能量单元的第二处理器均可以控制各自的外接设备实现各自的功能，因此，该能量路由器可以同时设置两个编码，同时实现两种功能。

本发明还提供一种模块编码识别方法，应用于如图1至图6所示的模块编码识别电路。

如图9所示，该模块编码识别方法，包括：

步骤901：模块编码识别电路的第二处理器获取第一处理器传输的表征目标模块的编码的方波信号。

步骤902：第二处理器根据方波信号进行编码识别，获得目标模块的编码，并确定与目标模块的编码对应的程序。

该第二处理器可以控制与目标模块编码对应的目标模块运行该程序。

作为一可选的实施方式，第二处理器根据方波信号进行编码识别，获得目标模块的编码，包括：

第二处理器确定方波信号的信号参数；

第二处理器根据信号参数与编码的对应关系，确定方波信号表征的编码，获得目标模块的编码。

可选的，该方波信号的信号参数包括方波信号占空比、一个周期内方波脉冲数量、方波信号周期中的一种或多种。

不同的编码对应的方波信号的信号参数不同，当方波信号的信号参数不同时，产生的方波信号也不同，第二处理器根据方波信号确定该方波信号的信号参数，然后根据信号参数与编码的对应关系得到目标模块的编码。

在一可选的实施例中，该方波信号的信号参数为方波信号占空比。

图10为方波信号占空比与编码的对应关系示意图。如图10所示，方波信号的周期固定为T，编码ID与方波信号的占空比呈一定关系。编码ID设置为01时，对应的方波信号占空比Duty＝0.1，当第二处理器识别到方波信号的占空比为0.1时，确定模块ID为01。编码ID设置为02时，对应的方波信号占空比Duty＝0.2，当第二处理器识别到方波信号的占空比为0.2时，确定模块ID为02。编码ID设置为03时，对应的方波信号占空比Duty＝0.3，当第二处理器识别到方波信号的占空比为0.3时，确定模块ID为03。编码ID设置为04时，对应的方波信号占空比Duty＝0.4，当第二处理器识别到方波信号的占空比为0.4时，确定模块ID为04。编码ID设置为05时，对应的方波信号占空比Duty＝0.5，当第二处理器识别到方波信号的占空比为0.5时，确定模块ID为05。需要说明的是，本实施例提供的方波信号占空比与编码的对应关系仅为示例性说明，对于具体取值本发明不作具体限制。

在另一可选的实施例中，该方波信号的信号参数为一个周期内方波脉冲数量。

图11为一个周期内方波脉冲数量与编码的对应关系示意图。如图11所示，方波信号为一个周期T内所产生的多个方波脉冲，编码ID与一个周期T内产生的方波脉冲数量呈一定关系。编码ID设置为01时，其在一个周期T内所产生的方波脉冲数量N为1，当第二处理器识别到在一个周期T内方波脉冲数量N＝1时，确定模块ID为01。编码ID设置为02时，其在一个周期T内所产生的方波脉冲数量N为2，当第二处理器识别到在一个周期T内方波脉冲数量N＝2时，确定模块ID为02。编码ID设置为03时，其在一个周期T内所产生的方波脉冲数量N为3，当第二处理器识别到在一个周期T内方波脉冲数量N＝3时，确定模块ID为03。编码ID设置为04时，其在一个周期T内所产生的方波脉冲数量N为4，当第二处理器识别到在一个周期T内方波脉冲数量N＝4时，确定模块ID为04。编码ID设置为05时，其在一个周期T内所产生的方波脉冲数量N为5，当第二处理器识别到在一个周期T内方波脉冲数量N＝5时，确定模块ID为05。需要说明的是，本实施例提供的一个周期内方波脉冲数量与编码的对应关系仅为示例性说明，对于具体取值本发明不作具体限制。

在另一可选的实施例中，该方波信号的信号参数为方波信号周期。

图12为方波信号周期与编码的对应关系示意图。如图12所示，方波信号的占空比固定为0.5，编码ID与方波信号的周期呈一定关系。编码ID设置为01时，方波信号周期为1ms，当第二处理器识别到方波信号的周期T₁＝1ms时，确定模块ID为01。编码ID设置为02时，方波信号周期为2ms，当第二处理器识别到方波信号的周期T₂＝2ms时，确定模块ID为02。编码ID设置为03时，方波信号周期为3ms，当第二处理器识别到方波信号的周期T₃＝3ms时，确定模块ID为03。编码ID设置为04时，方波信号周期为4ms，当第二处理器识别到方波信号的周期T₄＝4ms时，确定模块ID为04。编码ID设置为05时，方波信号周期为5ms，当第二处理器识别到方波信号的周期T₅＝5ms时，确定模块ID为05。需要说明的是，本实施例提供的方波信号周期与编码的对应关系仅为示例性说明，对于具体取值本发明不作具体限制。

作为一可选的实施方式，在模块编码识别电路的第二处理器获取第一处理器传输的表征目标模块的编码的方波信号之前，本发明提供的方法，还包括：

第一处理器根据编码设置按键发出的按键指令确定目标模块的编码，并根据目标模块的编码生成方波信号。

可选的，根据目标模块的编码生成方波信号，包括：

根据信号参数与编码的对应关系，确定与目标模块的编码对应的方波信号的信号参数；

根据方波信号的信号参数生成方波信号。

该方波信号的信号参数包括方波信号占空比、一个周期内方波脉冲数量、方波信号周期中的一种或多种。

不同的编码对应的方波信号的信号参数不同，当方波信号的信号参数不同时，产生的方波信号也不同。具体实施方式可以参见图11至图12，在此不再赘述。

作为一可选的实施方式，本发明提供的模块编码识别方法，还包括：

第一处理器从模块编码识别电路的存储器中进行编码读取，生成与读取的编码对应的方波信号。

模块编码识别电路的编码设置按键设置编码后，存储器存储该编码，以便于第一处理器直接从存储器中读取编码，而不用再次通过编码设置按键进行编码设置。

当然，若编码发生变化，即通过编码设置按键对编码进行更改后，本发明的模块编码识别方法，还包括：

第一处理器根据模块编码识别电路的编码设置按键确定更改后的编码。

在第一处理器确定更改后的编码后，可以生成与更改后的编码对应的方波信号，传输至第二处理器，第二处理器控制对应模块运行与更改后的编码对应的程序。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (17)

1.一种模块编码识别电路，其特征在于，包括：

第一处理器和第二处理器；

所述第一处理器上设置有第一接口；

所述第一处理器通过所述第一接口输出表征目标模块的编码的方波信号至所述第二处理器；

所述第二处理器用于根据所述方波信号进行编码识别，获得所述目标模块的编码，并确定与所述目标模块的编码对应的程序。

2.根据权利要求1所述的模块编码识别电路，其特征在于，还包括：

编码设置按键；

所述第一处理器还接收所述编码设置按键发出的按键指令；

所述第一处理器还用于根据所述按键指令确定所述目标模块的编码，并根据所述目标模块的编码生成所述方波信号。

3.根据权利要求2所述的模块编码识别电路，其特征在于，所述编码设置按键，包括：

编码调节按键；

所述第一处理器设置有至少一个第二接口；

所述第一处理器通过所述第二接口接收所述编码调节按键发出的编码调节指令；

所述第一处理器还用于根据所述编码调节指令更改编码，并生成与更改后的编码对应的方波信号。

4.根据权利要求2所述的模块编码识别电路，其特征在于，所述编码设置按键，还包括：

编码复位按键；

所述第一处理器设置有第三接口；

所述第一处理器通过所述第三接口接收所述编码复位按键发出的编码复位指令；

所述第一处理器还用于根据所述编码复位指令将编码置零。

5.根据权利要求1至4任一项所述的模块编码识别电路，其特征在于，还包括：

存储器；

所述存储器与所述第一处理器连接；

所述存储器用于存储编码。

6.根据权利要求5所述的模块编码识别电路，其特征在于，所述第一处理器设置有第四接口；

所述第四接口与所述第一接口连接；

所述第一处理器通过所述第四接口接收由所述第一接口向所述第二处理器发送的方波信号；

所述第一处理器还用于判断接收的方波信号表征的编码与所述存储器存储的编码是否一致。

7.根据权利要求1至4任一项所述的模块编码识别电路，其特征在于，还包括：

编码显示器；

所述编码显示器与所述第一处理器连接；

所述编码显示器用于显示编码。

8.根据权利要求7所述的模块编码识别电路，其特征在于，所述编码显示器，包括：

驱动芯片和数码管；

所述驱动芯片的输入端与所述第一处理器的驱动接口连接，所述驱动芯片的输出端与所述数码管的输入端连接；

所述驱动芯片用于驱动所述数码管，以使所述数码管进行编码显示。

9.一种能量单元，其特征在于，包括：

至少一个外接设备和如权利要求1至8任一项所述的一种模块编码识别电路；

各所述外接设备分别与所述模块编码识别电路的第二处理器连接。

10.一种能量路由器，其特征在于，包括：

至少一个如权利要求9所述的能量单元。

11.一种模块编码识别方法，其特征在于，应用于如权利要求1至8任一项所述的一种模块编码识别电路；

所述方法，包括：

所述模块编码识别电路的第二处理器获取第一处理器传输的表征目标模块的编码的方波信号；

所述第二处理器根据所述方波信号进行编码识别，获得所述目标模块的编码，并确定与所述目标模块的编码对应的程序。

12.根据权利要求11所述的模块编码识别方法，其特征在于，所述第二处理器根据所述方波信号进行编码识别，获得所述目标模块的编码，包括：

所述第二处理器确定所述方波信号的信号参数；

所述第二处理器根据信号参数与编码的对应关系，确定所述方波信号表征的编码，获得所述目标模块的编码。

13.根据权利要求12所述的模块编码识别方法，其特征在于，所述信号参数包括方波信号占空比、一个周期内方波脉冲数量、方波信号周期中的一种或多种。

14.根据权利要求11至13任一项所述的模块编码识别方法，其特征在于，在所述模块编码识别电路的第二处理器获取第一处理器传输的表征目标模块的编码的方波信号之前，所述方法，还包括：

所述第一处理器根据编码设置按键发出的按键指令确定所述目标模块的编码，并根据所述目标模块的编码生成所述方波信号。

15.根据权利要求14所述的模块编码识别方法，其特征在于，所述根据所述目标模块的编码生成所述方波信号，包括：

根据信号参数与编码的对应关系，确定与所述目标模块的编码对应的方波信号的信号参数；

根据所述方波信号的信号参数生成所述方波信号。

16.根据权利要求11至13任一项所述的模块编码识别方法，其特征在于，还包括：

所述第一处理器从所述模块编码识别电路的存储器中进行编码读取，生成与读取的编码对应的方波信号。

17.根据权利要求11至13任一项所述的模块编码识别方法，其特征在于，还包括：

所述第一处理器根据所述模块编码识别电路的编码设置按键确定更改后的编码。