CN117080223A - 阵列基板及制作方法 - Google Patents

阵列基板及制作方法 Download PDF

Info

Publication number
CN117080223A
CN117080223A CN202311034193.8A CN202311034193A CN117080223A CN 117080223 A CN117080223 A CN 117080223A CN 202311034193 A CN202311034193 A CN 202311034193A CN 117080223 A CN117080223 A CN 117080223A
Authority
CN
China
Prior art keywords
layer
electrode
metal layer
array substrate
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311034193.8A
Other languages
English (en)
Inventor
陈晓威
潘秀娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN202311034193.8A priority Critical patent/CN117080223A/zh
Publication of CN117080223A publication Critical patent/CN117080223A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

本发明公开了一种阵列基板及制作方法，阵列基板包括：基底；设于基底上方的扫描线和栅极；设于第一金属层上方并覆盖住扫描线和栅极的第一绝缘层，第一绝缘层在栅极的两侧设有第一接触孔；设于第一接触孔处的遮光部，遮光部通过第一接触孔与栅极连接；设于第一绝缘层上方的有源层、数据线、源极以及漏极，有源层与栅极相对应，有源层、源极以及漏极均与遮光部相互绝缘。通过在栅极的两侧设有遮光部，遮光部可以遮挡住侧面光线，有源层的背面通过栅极进行遮光，以避免侧面和背面的光线射向有源层，而导致有源层中产生光生载流子，从而提升了TFT器件的稳定性；而且遮光部与栅极连接，不仅可以提升遮光效果，还可以最大程度的减小对开口率的影响。

Description

阵列基板及制作方法
技术领域
本发明涉及显示器技术领域，特别是涉及一种阵列基板及制作方法。
背景技术
随着显示技术的发展，轻薄化的显示面板倍受消费者的喜爱，尤其是轻薄化的液晶显示面板(liquid crystal display，LCD)。
现有的一种显示装置包括薄膜晶体管阵列基板(Thin Film Transistor ArraySubstrate，TFT Array Substrate)、彩膜基板(Color Filter Substrate，CF Substrate)以及填充在薄膜晶体管阵列基板和彩膜基板之间的液晶分子，上述显示装置工作时，在薄膜晶体管阵列基板的像素电极与彩膜基板的公共电极分别施加驱动电压或者在薄膜晶体管阵列基板的公共电极和像素电极分别施加驱动电压，控制两个基板之间的液晶分子的旋转方向，以将显示装置的背光模组提供的背光折射出来，从而显示画面。
其中，薄膜晶体管阵列基板上的有源层对光照比较敏感，特别是采用氧化物半导体作为有源层，在光线照射下容易产生光生载流子，不利于TFT器件的稳定性。LCD中应用较为广泛的薄膜晶体管阵列基板为背沟道蚀刻型(BCE)架构，在BCE架构的阵列基板中，虽然有源层背面有栅极起到遮光作用，但仍会有少量的侧向光照射至有源层上，而影响TFT器件的稳定性。现有技术中通过遮挡有源层区域的侧向光，从而避免影响TFT器件的稳定性，但是，现有技术中的架构，对开口率的影响比较大。
发明内容
为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板及制作方法，以解决现有技术中无法做到在遮挡侧向光的同时，降低对开口率的影响。
本发明的目的通过下述技术方案实现：
本发明提供一种阵列基板，包括：
基底；
设于所述基底上方的第一金属层，所述第一金属层包括扫描线和栅极，所述栅极与所述扫描线导电连接；
设于所述第一金属层上方的第一绝缘层，所述第一绝缘层覆盖住所述扫描线和所述栅极，所述第一绝缘层在所述栅极的两侧设有第一接触孔；
设于所述第一绝缘层上方的第二金属层，所述第二金属层覆盖住所述第一接触孔并在所述第一接触孔处的区域形成所述遮光部，所述遮光部通过所述第一接触孔与所述栅极连接；
设于所述第一绝缘层上方的有源层、数据线、源极以及漏极，所述有源层与所述栅极相对应，所述数据线与所述源极导电连接，所述源极和所述漏极之间通过所述有源层连接，所述有源层、所述源极以及所述漏极均与所述遮光部相互绝缘。
进一步地，所述阵列基板包括：
透明绝缘的金属氧化物层，所述金属氧化物层由所述第二金属层氧化而成，所述有源层、所述数据线、所述源极以及所述漏极均与所述金属氧化物层的上表面相接触。
进一步地，所述遮光部、所述数据线、所述源极以及所述漏极均由所述第二金属层蚀刻而成。
进一步地，所述阵列基板包括：
设于所述第一绝缘层上方的第三金属层，所述数据线、所述源极以及所述漏极均由所述第三金属层蚀刻制成。
进一步地，在所述栅极的长度方向上，所述遮光部的长度大于或等于所述有源层的长度。
本申请还提供一种阵列基板的制作方法，其特征在于，所述制作方法用于制作如上所述的阵列基板，所述制作方法包括：
提供基底；
在所述基底的上方形成第一金属层，对所述第一金属层进行蚀刻，所述第一金属层形成图案化的扫描线和栅极，所述栅极与所述扫描线导电连接；
在所述基底的上方形成覆盖住所述扫描线和所述栅极的第一绝缘层；
对所述第一绝缘层进行蚀刻，所述第一绝缘层在所述栅极的两侧形成第一接触孔；
在所述第一绝缘层的上方形成覆盖住所述第一接触孔的第二金属层，所述第二金属层在所述第一接触孔处的区域形成所述遮光部，所述遮光部通过所述第一接触孔与所述栅极连接；
在所述第一绝缘层的上方形成有源层、数据线、源极以及漏极，所述有源层与所述栅极相对应，所述数据线与所述源极导电连接，所述源极和所述漏极之间通过所述有源层连接，所述有源层、所述源极以及所述漏极均与所述遮光部相互绝缘。
进一步地，对所述第二金属层进行局部氧化处理，所述第二金属层被氧化的区域形成透明绝缘的金属氧化物层，所述第二金属层未被氧化的区域形成所述遮光部，所述有源层、所述数据线、所述源极以及所述漏极均与所述金属氧化物层的上表面相接触。
进一步地，对所述第二金属层进行蚀刻，所述第二金属层形成图案化的所述遮光部、所述数据线、所述源极以及所述漏极。
进一步地，所述制作方法包括：
在所述第一绝缘层的上方形成第三金属层，对所述第三金属层进行蚀刻，所述第三金属层形成图案化的所述数据线、所述源极以及所述漏极。
进一步地，在所述栅极的长度方向上，所述遮光部的长度大于或等于所述有源层的长度。
本发明有益效果在于：通过在栅极的两侧设有遮光部，遮光部可以遮挡住侧面光线，有源层的背面通过栅极进行遮光，以避免侧面和背面的光线射向有源层，而导致有源层中产生光生载流子，从而提升了TFT器件的稳定性；而且遮光部与栅极连接，不仅可以提升遮光效果，还可以最大程度的减小对开口率的影响。从而既可以实现遮挡侧面和背面的光线，以提升TFT器件的稳定性，同时，又可以实现最大程度的减小对开口率的影响。
附图说明
图1是本发明实施例一中阵列基板的结构示意图。
图2是本发明实施例一中阵列基板的平面结构示意图。
图3是图2中A处的局部放大示意图。
图4a-1至4f-2是本发明实施例一中阵列基板的制作方法的示意图。
图5是本发明实施例二中阵列基板的结构示意图。
图6a-1至6b-2是本发明实施例二中阵列基板的制作方法的示意图。
图7是本发明实施例三中阵列基板的结构示意图。
图8a至8c是本发明实施例三中阵列基板的制作方法的示意图。
图9是本发明中显示装置的结构示意图之一。
图10是本发明中显示装置的结构示意图之二。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板及制作方法的具体实施方式、结构、特征及其功效，详细说明如下：
[实施例一]
图1是本发明实施例一中阵列基板的结构示意图。图2是本发明实施例一中阵列基板的平面结构示意图。图3是图2中A处的局部放大示意图。
如图1至图3所示，本发明实施例一提供的一种阵列基板，包括：
基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成。
设于基底10上方的第一金属层11，第一金属层11直接设于基底10的上表面，第一金属层11包括扫描线111和栅极112，栅极112与扫描线111导电连接。本实施例中，扫描线111的其中一部分作为栅极112，即栅极112与扫描线111位于同一直线上，从而可以进一步增加开口率。其中，第一金属层11可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
设于第一金属层11上方的第一绝缘层101，第一绝缘层101覆盖住扫描线111和栅极112，第一绝缘层101在栅极112的两侧设有第一接触孔H1。其中，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
设于第一绝缘层101上方的第二金属层12(如图4b-1所示)，第二金属层12覆盖住第一接触孔H1并在第一接触孔H1处的区域形成遮光部121，遮光部121通过第一接触孔H1与栅极112连接。通过在栅极112的两侧设有遮光部121，遮光部121可以遮挡住侧面光线，有源层131的背面通过栅极112进行遮光，以避免侧面和背面的光线射向有源层131，而导致有源层131中产生光生载流子，从而提升了TFT器件的稳定性；而且遮光部121与栅极112连接，不仅可以提升遮光效果，还可以最大程度的减小对开口率的影响。
本实施例中，阵列基板还包括透明绝缘的金属氧化物层122，金属氧化物层122由第二金属层12氧化而成。其中，第二金属层12优选为金属钛(Ti)，金属氧化物层122则为氧化钛(TiOX)。通过对第二金属层12进行局部氧化而形成图案化的遮光部121，从而无需对第二金属层12进行蚀刻。
设于第一绝缘层101上方的有源层131，有源层131与栅极112相对应，有源层131与金属氧化物层122的上表面相接触。其中，有源层131可以采用非晶硅(a-Si)材料，也可以采用铟镓锌氧化物(IGZO)材料。
设于第一绝缘层101上方的第三金属层14，第三金属层14包括数据线141、源极142以及漏极143，数据线141与源极142导电连接，源极142和漏极143之间通过有源层131连接，有源层131、源极142以及漏极143均与遮光部121相互绝缘。其中，第三金属层14设于第二金属层12的上表面，数据线141、源极142以及漏极143均与金属氧化物层122的上表面相接触。优选地，源极142和漏极143的部分区域覆盖于有源层131的上表面。第三金属层14可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
由于数据线141、源极142以及漏极143与遮光部121是分别采用不同的金属层制作而成，且遮光部121和金属氧化物层122是由第二金属层12经过局部氧化处理形成，不会受限于曝光机的精度及CD loss(蚀刻丢失)，因此，源极142、漏极143与遮光部121之间的第一间距a(图3)，以及数据线141与遮光部121之间的第二间距b(图3)均可以做得比较小，从而可以进一步地降低对开口率的影响。
设于第一绝缘层101上方的第二绝缘层102以及设于第二绝缘层102上方的透明导电层15，第二绝缘层102覆盖住有源层131、数据线141、源极142、漏极143以及第二金属层12，第二绝缘层102在对应漏极143的区域设有第二接触孔H2。透明导电层15包括像素电极151，像素电极151通过第二接触孔H2与漏极143电性连接。其中，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合，透明导电层15采用氧化铟锡(ITO)或氧化铟锌(IZO)等透明导电材料制成。
当然，阵列基板上还可以设置公共电极，从而与像素电极151形成驱动电场。公共电极可以位于像素电极15的下方，也可以位于像素电极15的上方。
其中，基底10朝向第一金属层11一侧的方向为上方(或正面)，基底10远离第一金属层11一侧的方向为下方(或背面)。
图4a-1至4f-2是本发明实施例一中阵列基板的制作方法的示意图。如图4a至4f所示，本实施例还提供一种阵列基板的制作方法，该制作方法用于制作上述阵列基板。该制作方法包括：
如图4a-1和图4a-2所示，提供基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成。
在基底10的上方形成第一金属层11，第一金属层11直接设于基底10的上表面。对第一金属层11进行蚀刻，使第一金属层11形成图案化的扫描线111和栅极112，栅极112与扫描线111导电连接。其中，第一金属层11可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
在基底10的上方形成覆盖住扫描线111和栅极112的第一绝缘层101，第一绝缘层101直接设于基底10和第一金属层11的上表面并覆盖扫描线111和栅极112。对第一绝缘层101进行蚀刻，第一绝缘层101在栅极112的两侧形成第一接触孔H1。其中，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
如图4b-1至图4c-2所示，在第一绝缘层101的上方形成覆盖住第一接触孔H1的第二金属层12，对第二金属层12进行局部氧化处理，第二金属层12被氧化的区域形成透明绝缘的金属氧化物层122，第二金属层12在第一接触孔H1处未被氧化的区域形成遮光部121，遮光部121通过第一接触孔H1与栅极112连接。通过在栅极112的两侧设有遮光部121，遮光部121可以遮挡住侧面光线，有源层131的背面通过栅极112进行遮光，以避免侧面和背面的光线射向有源层131，而导致有源层131中产生光生载流子，从而提升了TFT器件的稳定性；而且遮光部121与栅极112连接，不仅可以提升遮光效果，还可以最大程度的减小对开口率的影响。其中，第二金属层12优选为金属钛(Ti)，金属氧化物层122则为氧化钛(TiOX)。通过对第二金属层12进行局部氧化而形成图案化的遮光部121，从而无需对第二金属层12进行蚀刻。
其中，在栅极112的长度方向上，遮光部121的长度大于或等于有源层131的长度，从而保证遮光部121能够完全遮挡侧面光线，以避免侧面光线射向有源层131，而导致有源层131中产生光生载流子，进一步提升了TFT器件的稳定性。
如图4d-1和图4d-2所示，在第一绝缘层101的上方形成有源层131，有源层131与栅极112相对应，有源层131与金属氧化物层122的上表面相接触。其中，有源层131可以采用非晶硅(a-Si)材料，也可以采用铟镓锌氧化物(IGZO)材料，其中，铟镓锌氧化物对光照比较敏感，光照下容易产生光生载流子，而非晶硅在光照下也会产生光生载流子，只是不如铟镓锌氧化物明显。
如图4e-1和图4e-2所示，在第一绝缘层101的上方形成第三金属层14，对第三金属层14进行蚀刻，第三金属层14形成图案化的数据线141、源极142以及漏极143。数据线141与源极142导电连接，源极142和漏极143之间通过有源层131连接，有源层131、源极142以及漏极143均与遮光部121相互绝缘。其中，第三金属层14设于第二金属层12的上表面，数据线141、源极142以及漏极143均与金属氧化物层122的上表面相接触。优选地，源极142和漏极143的部分区域覆盖于有源层131的上表面。第三金属层14可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
由于数据线141、源极142以及漏极143与遮光部121是分别采用不同的金属层制作而成，且遮光部121和金属氧化物层122是由第二金属层12经过局部氧化处理形成，不会受限于曝光机的精度及CD loss(蚀刻丢失)，因此，源极142、漏极143与遮光部121之间的第一间距a(图3)，以及数据线141与遮光部121之间的第二间距b(图3)均可以做得比较小，从而可以进一步地降低对开口率的影响。
如图4f-1和图4f-2所示，在第一绝缘层101的上方形成第二绝缘层102，第二绝缘层102覆盖住有源层131、数据线141、源极142、漏极143以及第二金属层12，对第二绝缘层102进行蚀刻，使第二绝缘层102在对应漏极143的区域形成第二接触孔H2。在第二绝缘层102上方形成透明导电层15，对透明导电层15进行蚀刻，使透明导电层15形成图案化的像素电极151，像素电极151通过第二接触孔H2与漏极143电性连接。其中，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合，透明导电层15采用氧化铟锡(ITO)或氧化铟锌(IZO)等透明导电材料制成。
当然，阵列基板上还可以设置公共电极，从而与像素电极151形成驱动电场。公共电极可以与像素电极15的下方，也可以位于像素电极15的上方。
[实施例二]
图5是本发明实施例二中阵列基板的结构示意图。如图5所示，本发明实施例二提供的阵列基板与实施例一(图1至图3)中的阵列基板基本相同，不同之处在于，在本实施例中：
采用蚀刻工艺对第二金属层12进行蚀刻，第二金属层12仅形成图案化的遮光部121，而无需形成透明绝缘的金属氧化物层122。因此，有源层131、数据线141、源极142以及漏极143均与第一绝缘层101的上表面相接触，从而减小有源层131与栅极112之间的间距，以提升TFT器件的性能。其中，由于第二金属层12不会形成透明绝缘的金属氧化物层122，因此，本实施例中的第二金属层12可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
图6a-1至6b-2是本发明实施例二中阵列基板的制作方法的示意图。如图6a至6b所示，本发明实施例二提供的阵列基板与实施例一(图4a-1至4f-2)中的阵列基板基本相同，不同之处在于，在本实施例中：
如图6a-1和图6b-2所示，在第一绝缘层101的上方形成覆盖住第一接触孔H1的第二金属层12，对第二金属层12进行蚀刻，使第二金属层12在第一接触孔H1处形成图案化的遮光部121，遮光部121通过第一接触孔H1与栅极112连接。由于第二金属层12是通过蚀刻工艺形成遮光部121，因此，第二金属层12不会形成透明绝缘的金属氧化物层122。其中，第二金属层12可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
其中，由于第二金属层12不会形成透明绝缘的金属氧化物层122，而有源层131、数据线141、源极142以及漏极143均是与第一绝缘层101的上表面相接触，因此，可以先制作有源层131之后，接着制作遮光部121；或者，先制作有源层131、数据线141、源极142以及漏极143之后，接着制作遮光部121，其制作工艺的顺序可以有多种选择。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
[实施例三]
图7是本发明实施例三中阵列基板的结构示意图。如图7所示，本发明实施例三提供的阵列基板与实施例一(图1至图3)中的阵列基板基本相同，不同之处在于，在本实施例中：
采用蚀刻工艺对第二金属层12进行蚀刻，第二金属层12形成图案化的遮光部121、数据线141、源极142以及漏极143，而无需形成透明绝缘的金属氧化物层122。因此，有源层131、数据线141、源极142以及漏极143均与第一绝缘层101的上表面相接触，从而减小有源层131与栅极112之间的间距，以提升TFT器件的性能。而且，数据线141、源极142以及漏极143均由第二金属层12蚀刻而成，从而无需额外设置第三金属层14，以简化制作工艺。
由于遮光部121、数据线141、源极142以及漏极143均由第二金属层12蚀刻而成，受限于曝光机的精度及双边CD loss(蚀刻丢失)，因此，源极142、漏极143与遮光部121之间的第一间距a(图3)，以及数据线141与遮光部121之间的第二间距b(图3)均会比较大，相对于实施例一对开口率的影响较大。
图8a至8c是本发明实施例三中阵列基板的制作方法的示意图。如图8a至8c所示，本发明实施例二提供的阵列基板与实施例一(图4a-1至4f-2)中的阵列基板基本相同，不同之处在于，在本实施例中：
如图8a所示，在第一绝缘层101的上方形成有源层131并对第一绝缘层101进行蚀刻，第一绝缘层101在栅极112的两侧形成第一接触孔H1，有源层131与栅极112相对应，有源层131与金属氧化物层122的上表面相接触。其中，可以先对第一绝缘层101进行蚀刻后，再形成有源层131；也可以先形成有源层131，再对第一绝缘层101进行蚀刻。
如图8b-8c所示，在第一绝缘层101的上方形成覆盖住第一接触孔H1和有源层131的第二金属层12，并对第二金属层12进行蚀刻，使第二金属层12在第一接触孔H1处形成图案化的遮光部121、数据线141、源极142以及漏极143，遮光部121通过第一接触孔H1与栅极112连接，数据线141与源极142导电连接，源极142和漏极143之间通过有源层131连接，有源层131、源极142以及漏极143均与遮光部121相互绝缘。由于第二金属层12是通过蚀刻工艺形成遮光部121、数据线141、源极142以及漏极143，因此，第二金属层12不会形成透明绝缘的金属氧化物层122。其中，第二金属层12可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
由于第二金属层12不会形成透明绝缘的金属氧化物层122，而有源层131、数据线141、源极142以及漏极143均是由第二金属层12蚀刻而成，因此，无需额外设置第三金属层14，以简化制作工艺。但是，会受限于曝光机的精度及双边CD loss(蚀刻丢失)，源极142、漏极143与遮光部121之间的第一间距a(图3)，以及数据线141与遮光部121之间的第二间距b(图3)均会比较大，相对于实施例一对开口率的影响较大。
其中，可以先制作有源层131之后，接着制作遮光部121、数据线141、源极142以及漏极143，即源极142和漏极143的部分区域覆盖于有源层131的上表面；或者，先制作遮光部121、数据线141、源极142以及漏极143之后，接着制作有源层131，即有源层131的两侧区域覆盖于源极142和漏极143的上表面。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
图9是本发明中显示装置的结构示意图之一。图10是本发明中显示装置的结构示意图之二。如图9和图10所示，本发明还提供一种显示装置，包括如上所述的阵列基板以及与阵列基板相对设置的彩膜基板20以及设于阵列基板和彩膜基板20之间的液晶层30。彩膜基板20上设有上偏光片41，阵列基板上设有下偏光片42，上偏光片41的透光轴与下偏光片42的透光轴相互垂直。其中，液晶层30中的液晶分子采用正性液晶分子(介电各向异性为正的液晶分子)，在初始状态时，正性液晶分子处于平躺姿态，靠近彩膜基板20的正性液晶分子的配向方向与靠近阵列基板的正性液晶分子的配向方向相平行。可以理解地是，阵列基板和彩膜基板20在朝向液晶层30的一层还设有配向层，从而对液晶层30中的正性液晶分子进行配向。
彩膜基板20上设有呈阵列排布的色阻层22以及将色阻层22间隔开的黑矩阵21，色阻层22包括红(R)、绿(G)、蓝(B)三色的色阻材料，并对应形成红(R)、绿(G)、蓝(B)三色的子像素单元。
如图9和图10所示，阵列基板朝向液晶层30的一侧还设有公共电极16，公共电极16与像素电极151位于不同层并通过绝缘层绝缘隔离。图9中所示为公共电极16位于像素电极151的下方，公共电极16为整面设置的面状电极，像素电极151为在每个像素单元内整块设置的具有多个电极条的狭缝电极，以形成边缘场开关模式(Fringe Field Switching，FFS)。图10中所示，公共电极16也可位于像素电极151的上方，像素电极151为在每个像素单元内整块设置的块状电极，公共电极16为具有多个电极条的狭缝电极，以形成另一种边缘场开关模式(Fringe Field Switching，FFS)。当然，在其他实施例中，像素电极151与公共电极16可位于同一层，但是两者相互绝缘隔离开，像素电极151和公共电极16各自均可包括多个电极条，像素电极151的电极条和公共电极16的电极条相互交替排列，以形成面内切换模式(In-Plane Switching，IPS)；或者，在其他实施例中，阵列基板在朝向液晶层30的一侧设有像素电极151，彩膜基板20在朝向液晶层30的一侧设有公共电极16，以形成TN模式或VA模式。
显示装置还包括背光模组50，背光模组50位于阵列基板的下方，用于给整个显示装置提供背光源。
背光模组50可以是侧入式背光模组，也可以是直下式背光模组。优选地，背光模组50采用准直背光(CBL，collimated backlight)模式，可对光线起到收光的作用，保证显示效果。
在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，包括：
基底(10)；
设于所述基底(10)上方的第一金属层(11)，所述第一金属层(11)包括扫描线(111)和栅极(112)，所述栅极(112)与所述扫描线(111)导电连接；
设于所述第一金属层(11)上方的第一绝缘层(101)，所述第一绝缘层(101)覆盖住所述扫描线(111)和所述栅极(112)，所述第一绝缘层(101)在所述栅极(112)的两侧设有第一接触孔(H1)；
设于所述第一绝缘层(101)上方的第二金属层(12)，所述第二金属层(12)覆盖住所述第一接触孔(H1)并在所述第一接触孔(H1)处的区域形成所述遮光部(121)，所述遮光部(121)通过所述第一接触孔(H1)与所述栅极(112)连接；
设于所述第一绝缘层(101)上方的有源层(131)、数据线(141)、源极(142)以及漏极(143)，所述有源层(131)与所述栅极(112)相对应，所述数据线(141)与所述源极(142)导电连接，所述源极(142)和所述漏极(143)之间通过所述有源层(131)连接，所述有源层(131)、所述源极(142)以及所述漏极(143)均与所述遮光部(121)相互绝缘。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括：
透明绝缘的金属氧化物层(122)，所述金属氧化物层(122)由所述第二金属层(12)氧化而成，所述有源层(131)、所述数据线(141)、所述源极(142)以及所述漏极(143)均与所述金属氧化物层(122)的上表面相接触。
3.根据权利要求1所述的阵列基板，其特征在于，所述遮光部(121)、所述数据线(141)、所述源极(142)以及所述漏极(143)均由所述第二金属层(12)蚀刻而成。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括：
设于所述第一绝缘层(101)上方的第三金属层(14)，所述数据线(141)、所述源极(142)以及所述漏极(143)均由所述第三金属层(14)蚀刻制成。
5.根据权利要求1-4任一项所述的阵列基板，其特征在于，在所述栅极(112)的长度方向上，所述遮光部(121)的长度大于或等于所述有源层(131)的长度。
6.一种阵列基板的制作方法，其特征在于，所述制作方法用于制作如权利要求1-5任一项所述的阵列基板，所述制作方法包括：
提供基底(10)；
在所述基底(10)的上方形成第一金属层(11)，对所述第一金属层(11)进行蚀刻，所述第一金属层(11)形成图案化的扫描线(111)和栅极(112)，所述栅极(112)与所述扫描线(111)导电连接；
在所述基底(10)的上方形成覆盖住所述扫描线(111)和所述栅极(112)的第一绝缘层(101)；
对所述第一绝缘层(101)进行蚀刻，所述第一绝缘层(101)在所述栅极(112)的两侧形成第一接触孔(H1)；
在所述第一绝缘层(101)的上方形成覆盖住所述第一接触孔(H1)的第二金属层(12)，所述第二金属层(12)在所述第一接触孔(H1)处的区域形成所述遮光部(121)，所述遮光部(121)通过所述第一接触孔(H1)与所述栅极(112)连接；
在所述第一绝缘层(101)的上方形成有源层(131)、数据线(141)、源极(142)以及漏极(143)，所述有源层(131)与所述栅极(112)相对应，所述数据线(141)与所述源极(142)导电连接，所述源极(142)和所述漏极(143)之间通过所述有源层(131)连接，所述有源层(131)、所述源极(142)以及所述漏极(143)均与所述遮光部(121)相互绝缘。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，对所述第二金属层(12)进行局部氧化处理，所述第二金属层(12)被氧化的区域形成透明绝缘的金属氧化物层(122)，所述第二金属层(12)未被氧化的区域形成所述遮光部(121)，所述有源层(131)、所述数据线(141)、所述源极(142)以及所述漏极(143)均与所述金属氧化物层(122)的上表面相接触。
8.根据权利要求6所述的阵列基板的制作方法，其特征在于，对所述第二金属层(12)进行蚀刻，所述第二金属层(12)形成图案化的所述遮光部(121)、所述数据线(141)、所述源极(142)以及所述漏极(143)。
9.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述制作方法包括：
在所述第一绝缘层(101)的上方形成第三金属层(14)，对所述第三金属层(14)进行蚀刻，所述第三金属层(14)形成图案化的所述数据线(141)、所述源极(142)以及所述漏极(143)。
10.根据权利要求6-9任一项所述的阵列基板的制作方法，其特征在于，在所述栅极(112)的长度方向上，所述遮光部(121)的长度大于或等于所述有源层(131)的长度。
CN202311034193.8A 2023-08-16 2023-08-16 阵列基板及制作方法 Pending CN117080223A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311034193.8A CN117080223A (zh) 2023-08-16 2023-08-16 阵列基板及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311034193.8A CN117080223A (zh) 2023-08-16 2023-08-16 阵列基板及制作方法

Publications (1)

Publication Number Publication Date
CN117080223A true CN117080223A (zh) 2023-11-17

Family

ID=88718900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311034193.8A Pending CN117080223A (zh) 2023-08-16 2023-08-16 阵列基板及制作方法

Country Status (1)

Country Link
CN (1) CN117080223A (zh)

Similar Documents

Publication Publication Date Title
US7525626B2 (en) Liquid crystal display and method for manufacturing the same
US7133104B2 (en) Transflective liquid crystal display device having color filter-on-thin film transistor (COT) structure and method of fabricating the same
US6912024B2 (en) Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
KR100493869B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR100964797B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100620322B1 (ko) 횡전계 방식의 액정 표시장치 및 그 제조방법
US7847905B2 (en) FFS mode LCD and method of manufacturing the same
US7995182B2 (en) Array substrate for a liquid crystal display device and method of manufacturing the same
KR20010025955A (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
KR20120110888A (ko) 액정표시장치의 어레이기판 및 이의 제조방법
KR20150045677A (ko) 표시 패널 및 이의 제조 방법
CN107908054B (zh) 显示装置、半透半反的阵列基板及其制造方法
CN113467145A (zh) 阵列基板及制作方法、显示面板
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
CN114660862B (zh) 阵列基板及制作方法、显示面板
CN117080223A (zh) 阵列基板及制作方法
KR20110070564A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
US7576808B2 (en) Multi model glass type substrate for liquid crystal display device and method of fabricating the same
KR20090053612A (ko) 액정표시소자 및 그 제조방법
KR20070066226A (ko) 표시 기판의 제조 방법 및 표시 기판
CN114236931B (zh) 阵列基板及制作方法、显示面板
CN220710323U (zh) 一种无需掺杂的顶栅氧化物tft阵列基板
CN220710322U (zh) 一种新型顶栅结构金属氧化物阵列基板
CN113009743B (zh) 像素结构以及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination