CN117079600A - 像素电路及其驱动方法和显示面板 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法和显示面板。像素电路包括：驱动模块、发光模块、开关模块和阻抗模块；驱动模块连接于第一电源线和发光模块的第一端之间，发光模块的第二端连接第二电源线，驱动模块用于在发光阶段驱动发光模块发光；开关模块和阻抗模块串联于第一初始化信号线和发光模块的第一端之间，开关模块用于在初始化阶段导通，以将第一初始化信号线输入的电压传输至发光模块的第一端，对发光模块的第一端的电压进行初始化，阻抗模块用于在初始化阶段阻碍所述第一初始化信号线与发光模块的第一端之间的电流。本发明实施例的技术方案，有利于提升显示均一性，从而缓解分屏现象。

Description

像素电路及其驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法和显示面板。

背景技术

随着显示技术的不断发展，人们对于显示产品的性能要求越来越高。现有显示面板普遍存在显示亮度不均的问题，例如，当不同显示区域的显示亮度不一致时，显示面板会出现“分屏”现象，上述问题亟待解决。

发明内容

本发明实施例提供了一种像素电路及其驱动方法和显示面板，以提升显示均一性，从而缓解分屏现象。

第一方面，本发明实施例提供了一种像素电路，包括：

驱动模块和发光模块，所述驱动模块连接于第一电源线和所述发光模块的第一端之间，所述发光模块的第二端连接第二电源线，所述驱动模块用于在发光阶段驱动所述发光模块发光；

开关模块和阻抗模块，串联于第一初始化信号线和所述发光模块的第一端之间，所述开关模块用于在初始化阶段导通，以将所述第一初始化信号线输入的电压传输至所述发光模块的第一端，对所述发光模块的第一端的电压进行初始化，所述阻抗模块用于在所述初始化阶段阻碍所述第一初始化信号线与所述发光模块的第一端之间的电流。

可选地，所述阻抗模块包括第一晶体管，所述第一晶体管的栅极连接第一扫描线，所述第一晶体管连接于所述第一初始化信号线和所述发光模块的第一端之间，所述第一晶体管用于响应所述第一扫描线输入的脉冲信号在所述初始化阶段导通，以将所述第一初始化信号线输入的电压传输至所述发光模块的第一端，并阻碍所述第一初始化信号线与所述发光模块的第一端之间的电流。

可选地，所述开关模块包括第二晶体管，所述第二晶体管与所述第一晶体管串联于所述第一初始化信号线和所述发光模块的第一端之间，所述第二晶体管用于在所述初始化阶段导通，以将所述第一初始化信号线输入的电压传输至所述发光模块的第一端；

优选地，所述第一晶体管和所述第二晶体管同为N型晶体管或同为P型晶体管，所述第二晶体管的栅极连接所述第一扫描线；

或者，所述第一晶体管和所述第二晶体管中的一者为N型晶体管，另一者为P型晶体管，所述第二晶体管的栅极和所述第一晶体管的栅极连接不同的扫描线，所述第二晶体管的栅极连接的扫描线输入的脉冲信号与所述第一扫描线输入的脉冲信号的脉宽相同，电平相反。

可选地，所述第一扫描线输入的脉冲信号的频率与刷新频率相同。

可选地，所述阻抗模块包括电阻，所述电阻与所述开关模块串联于所述第一初始化信号线和所述发光模块的第一端之间，所述电阻用于阻碍所述发光模块的第一端的充电电流。

可选地，所述阻抗模块的控制端连接第一扫描线；

所述像素电路还包括第一初始化模块，所述第一初始化模块的控制端连接第二扫描线，所述第一初始化模块连接于第二初始化信号线和所述驱动模块的复位端之间，所述第一初始化模块用于响应所述第二扫描线输入的脉冲信号在所述初始化阶段导通，以将所述第二初始化信号线输入的电压传输至所述驱动模块的复位端，对所述驱动模块的复位端的电压进行初始化；所述驱动模块的复位端为所述驱动模块的第一端或第二端；

所述第二扫描线输入的脉冲信号的频率大于或等于刷新频率，并且所述第二扫描线输入的脉冲信号的频率大于或等于所述第一扫描线输入的脉冲信号的频率；

优选地，所述第一初始化模块包括第三晶体管，所述第三晶体管的栅极连接所述第二扫描线，所述第三晶体管的第一极连接所述第二初始化信号线，所述第三晶体管的第二极连接所述驱动模块的第一端或第二端。

可选地，所述第二扫描线输入的脉冲信号的频率大于所述刷新频率，所述第一扫描线输入的脉冲信号的频率等于所述刷新频率。

可选地，所述像素电路还包括：

第二初始化模块，连接于第三初始化信号线和所述驱动模块的控制端之间，用于将所述第三初始化信号线输入的电压传输至所述驱动模块的控制端，对所述驱动模块的控制端的电压进行初始化；

数据写入模块，连接所述驱动模块的第一端，用于在数据写入阶段将数据电压传输至所述驱动模块；

阈值补偿模块，连接于所述驱动模块的第二端和控制端之间，用于对所述驱动模块的阈值电压进行补偿；

存储模块，连接所述驱动模块的控制端，用于存储所述驱动模块的控制端的电压；

第一发光控制模块，连接于所述驱动模块的第一端和所述第一电源线之间，用于导通或断开所述驱动模块的第一端和所述第一电源线；

第二发光控制模块，连接于所述驱动模块的第二端和所述发光模块的第一端之间，用于导通或断开所述驱动模块的第二端和所述发光模块的第一端；

优选地，所述驱动模块包括驱动晶体管，所述发光模块包括发光器件，所述数据写入模块包括第四晶体管，所述阈值补偿模块包括第五晶体管，所述第二初始化模块包括第六晶体管，所述第一发光控制模块包括第七晶体管，所述第二发光控制模块包括第八晶体管，所述存储模块包括存储电容；

所述第四晶体管的栅极连接第三扫描线，所述第四晶体管的第一端连接数据线，所述第四晶体管的第二端连接所述驱动晶体管的第一极；

所述第五晶体管的栅极连接第四扫描线，所述第五晶体管的第一极连接所述驱动晶体管的第二极，所述第五晶体管的第二极连接所述驱动晶体管的栅极；

所述第六晶体管的栅极连接第五扫描线，所述第六晶体管的第一极连接所述第三初始化信号线，所述第六晶体管的第二极连接所述第五晶体管的第一极；

所述第七晶体管的栅极连接发光控制信号线，所述第七晶体管的第一极连接所述第一电源线，所述第七晶体管的第二极连接所述驱动晶体管的第一极；

所述第八晶体管的栅极连接所述发光控制信号线，所述第八晶体管的第一极连接所述驱动晶体管的第二极，所述第八晶体管的第二极连接所述发光器件的第一极；

所述存储电容的第一极连接所述驱动晶体管的栅极，所述存储电容的第二极输入固定电压；

所述驱动晶体管的栅极作为所述驱动模块的控制端，所述驱动晶体管的第一极作为所述驱动模块的第一端，所述驱动晶体管的第二极作为所述驱动模块的第二端；

所述发光器件的第一极作为所述发光模块的第一端，所述发光器件的第二极作为所述发光模块的第二端。

第二方面，本发明实施例提供了一种像素电路的驱动方法，所述像素电路包括：驱动模块、发光模块、开关模块和阻抗模块；所述驱动模块连接于第一电源线和所述发光模块的第一端之间，所述发光模块的第二端连接第二电源线；所述开关模块和所述阻抗模块串联于第一初始化信号线和所述发光模块的第一端之间；所述像素电路的驱动方法包括：

在初始化阶段，控制所述开关模块导通，以将所述第一初始化信号线输入的电压传输至所述发光模块的第一端，对所述发光模块的第一端的电压进行初始化，并通过所述阻抗模块阻碍所述第一初始化信号线与所述发光模块的第一端之间的电流；

在发光阶段，通过所述驱动模块驱动所述发光模块发光。

第三方面，本发明实施例提供了一种显示面板，包括多行如第一方面所述的像素电路。

本发明实施例提供的像素电路及其驱动方法和显示面板，设置像素电路中的开关模块和阻抗模块串联于第一初始化信号线和发光模块的第一端之间，在初始化阶段，通过开关模块和阻抗模块将第一初始化信号线输入的第一初始化电压传输至发光模块的第一端，利用第一初始化电压对发光模块的第一端进行充电，以对发光模块的第一端的电压进行初始化，通过阻抗模块阻碍第一初始化信号线与发光模块的第一端之间的电流，也即减小了发光模块的第一端的充电电流，以延迟发光模块的第一端的充电过程，以减轻发光模块的第一端的电压初始化程度，使显示面板中各个发光模块的第一端的电压初始化程度减小，从而减小显示面板中不同发光模块的第一端的电压初始化差异，使得不同发光模块的第一端和第二端的电压差更为接近，从而提升显示均一性，有助于缓解不同显示区域的发光模块的电压初始化程度不一致而导致的分屏现象。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术中的一种显示面板的结构示意图；

图2是应用于显示面板的一种像素电路的结构示意图；

图3是相关技术中的另一种显示面板的结构示意图；

图4是本发明实施例提供的一种像素电路的结构示意图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的另一种像素电路的结构示意图；

图7是本发明实施例提供的一种像素电路的驱动时序示意图；

图8是本发明实施例提供的另一种像素电路的驱动时序示意图；

图9是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术所述，现有显示面板存在显示亮度不均的问题，当不同显示区域的显示亮度不一致时，会出现“分屏”现象。经发明人研究发现，出现上述问题的原因具体如下：

目前，现有显示面板能够以跳帧(Frame Skip)的方式进行显示，跳帧具体是指在一个显示周期的写入帧之后插入保持帧，不同刷新频率下的写入帧的时长可以相同，通过调节保持帧的时长，使实际显示效果满足所需的刷新频率。当现有显示面板中的像素电路以跳帧的方式进行显示驱动时，在进行数据写入之前，像素电路中的驱动晶体管的第一极或第二极的电压一般会被初始化为固定的电压值，不能更好地符合驱动晶体管的工作特性，使得显示画面存在闪烁的问题，尤其是在低灰阶下，闪烁问题较为严重。

图1是相关技术中的一种显示面板的结构示意图；图2是应用于显示面板的一种像素电路的结构示意图，该像素电路10包括第一晶体管M1至第五晶体管M5，第一晶体管M1为驱动晶体管。为改善上述问题，采用图2所示的像素电路10，在初始化阶段，控制第二晶体管M2和第三晶体管M3响应于扫描信号SP中的脉冲而导通，以通过第二晶体管M2将第一复位信号线V1输入的电压传输至发光器件D0的第一极，对发光器件D0的第一极进行复位，并通过第三晶体管M3将第二复位信号线V2输入的电压传输至第一晶体管M1的第一极和第二极，对第一晶体管M1的第一极和第二极进行复位，以利用第二复位信号线V2输入的电压对第一晶体管M1的第一极和第二极的电压进行灵活调节，使其符合第一晶体管M1的工作特性，以使第一晶体管M1在不同的显示灰阶下具有更好的工作状态，从而缓解上述闪烁问题。

结合图1和图2，采用上述像素电路10的显示面板的有效显示区101中可以设置多行像素电路10，各行像素电路10能够依次进行扫描驱动。当扫描信号SP中的脉冲数量较多时，第二晶体管M2和第三晶体管M3能够响应于扫描信号SP中的各个脉冲，对发光器件D0的第一极与第一晶体管M1的第一极和第二极进行高频复位。以一个显示周期内的扫描信号SP包括三个脉冲为例进行说明，由于扫描信号SP的时序设置，使得有效显示区101中的三行像素电路10输入的扫描信号SP的脉冲时序位于同一显示阶段，也即在同一显示阶段内，有效显示区101中可以有三行像素电路10响应扫描信号SP中的脉冲对发光器件D0的第一极进行复位，例如，第一区域201中的一行像素电路10、第二区域202中的一行像素电路10和第三区域203中的一行像素电路10分别响应各自输入的扫描信号SP中的脉冲，对发光器件D0的第一极进行复位。然而在实际应用中，部分显示阶段存在当扫描信号SP的脉冲时序进入空白阶段时，有效显示区101中仅有两行像素电路10响应扫描信号SP中的脉冲对发光器件D0的第一极进行复位的情况。图3是相关技术中的另一种显示面板的结构示意图，为便于理解，参见图2和图3，当扫描信号SP的脉冲时序进入空白阶段时，相当于扫描驱动的过程进行至无效显示区102的第一区域201'，无效显示区102实际为不存在的区域，该区域中并不包括像素电路，而在同一显示阶段内，有效显示区101的扫描驱动的过程进行至第二区域202'和第三区域203'，第二区域202'中的一行像素电路10和第三区域203'中的一行像素电路10分别响应各自输入的扫描信号SP中的脉冲，对发光器件D0的第一极进行复位。

这样一来，在部分显示阶段内，显示面板中仅有两行像素电路10中的第二晶体管M2响应于扫描信号SP将第一复位信号线V1输入的电压传输至发光器件D0的第一极，对发光器件D0的第一极进行复位，而在其余显示阶段内，显示面板中有三行像素电路10对发光器件D0的第一极进行复位，使得不同显示阶段内，扫描电路和第一复位信号线V1驱动的像素电路的行数不同，导致显示面板整体的负载大小存在差异，并且在扫描信号SP的脉冲时序进入空白阶段的情况下，扫描电路和第一复位信号线V1驱动的像素电路的行数更少，扫描电路和第一复位信号线V1的负载更低，使得第二区域202'和第三区域203'中的像素电路10对发光器件D0的第一极的复位程度更加充分，导致第二区域202'和第三区域203'中的发光器件D0的复位程度与其余区域中的发光器件D0的复位程度不同，使得第二区域202'和第三区域203'中的发光器件D0两极的电压差与其余区域中的发光器件D0两极的电压差不同，造成第二区域202'和第三区域203'的显示效果与有效显示区101中其余区域的显示效果不同，第二区域202'和第三区域203'将有效显示区101划分为三部分，在视觉效果上呈现出三分屏现象。

有鉴于此，本发明实施例提供了一种像素电路。图4是本发明实施例提供的一种像素电路的结构示意图。参见图4，该像素电路包括：驱动模块110、发光模块120、开关模块130和阻抗模块140。驱动模块110连接于第一电源线ELVDD和发光模块120的第一端之间，发光模块120的第二端连接第二电源线ELVSS，驱动模块110用于在发光阶段驱动发光模块120发光。开关模块130和阻抗模块140串联于第一初始化信号线Vref1和发光模块120的第一端之间，开关模块130用于在初始化阶段导通，以将第一初始化信号线Vref1输入的电压传输至发光模块120的第一端，对发光模块120的第一端的电压进行初始化，阻抗模块140用于在初始化阶段阻碍第一初始化信号线Vref1与发光模块120的第一端之间的电流。

具体地，第一初始化信号线Vref1输入第一初始化电压。第一电源线ELVDD输入第一电源电压，第二电源线ELVSS输入第二电源电压，第一电源电压大于第二电源电压。该像素电路的工作阶段至少包括初始化阶段和发光阶段，在初始化阶段，控制开关模块130导通，使第一初始化电压依次通过第一初始化信号线Vref1、开关模块130和阻抗模块140传输至发光模块120的第一端，通过第一初始化电压对发光模块120的第一端进行充电，以对发光模块120的第一端的电压进行初始化。在发光阶段，控制开关模块130关断，并控制第一电源线ELVDD和第二电源线ELVSS之间形成导电通路，以使驱动模块110能够驱动发光模块120发光。

当该像素电路应用于显示面板时，在初始化阶段，通过对发光模块120的第一端的电压进行初始化，能够使各个发光模块120的第一端的电压接近，从而提升显示均一性。由于第一初始化电压需要通过阻抗模块140对发光模块120的第一端进行充电，而阻抗模块140对流过自身的电流具有阻碍作用，能够阻碍第一初始化信号线Vref1与发光模块120的第一端之间的电流，也即减小了发光模块120的第一端的充电电流，因此能够延迟发光模块120的第一端的充电过程，使得第一初始化电压无法充分写入至发光器件D1的第一极，从而减轻发光模块120的第一端的电压初始化程度，使显示面板中各个发光模块120的第一端的电压初始化程度减小，以减小显示面板中不同发光模块120的第一端的电压初始化差异，使得不同发光模块120的第一端和第二端的电压差更为接近，从而提升显示均一性，有助于缓解不同显示区域的发光模块120的电压初始化程度不一致而导致的分屏现象。

综上，本发明实施例的技术方案，设置开关模块和阻抗模块串联于第一初始化信号线和发光模块的第一端之间，在初始化阶段，通过开关模块和阻抗模块将第一初始化信号线输入的第一初始化电压传输至发光模块的第一端，利用第一初始化电压对发光模块的第一端进行充电，以对发光模块的第一端的电压进行初始化，通过阻抗模块阻碍第一初始化信号线与发光模块的第一端之间的电流，也即减小了发光模块的第一端的充电电流，以延迟发光模块的第一端的充电过程，以减轻发光模块的第一端的电压初始化程度，使显示面板中各个发光模块的第一端的电压初始化程度减小，从而减小显示面板中不同发光模块的第一端的电压初始化差异，使得不同发光模块的第一端和第二端的电压差更为接近，从而提升显示均一性，有助于缓解不同显示区域的发光模块的电压初始化程度不一致而导致的分屏现象。

图5是本发明实施例提供的另一种像素电路的结构示意图。参见图5，在上述实施例的基础上，可选地，阻抗模块140包括第一晶体管T1，第一晶体管T1的栅极连接第一扫描线S1，第一晶体管T1连接于第一初始化信号线Vref1和发光模块120的第一端之间，第一晶体管T1用于响应第一扫描线S1输入的脉冲信号在初始化阶段导通，以将第一初始化信号线Vref1输入的电压传输至发光模块120的第一端，并阻碍第一初始化信号线Vref1与发光模块120的第一端之间的电流。开关模块130包括第二晶体管T2，第二晶体管T2与第一晶体管T1串联于第一初始化信号线Vref1和发光模块120的第一端之间，第二晶体管T2用于在初始化阶段导通，以将第一初始化信号线Vref1输入的电压传输至发光模块120的第一端。

如图5所示，阻抗模块140可以连接在开关模块130和发光模块120的第一端之间，相应地，第二晶体管T2的第一极连接第一初始化信号线Vref1，第二晶体管T2的第二极连接第一晶体管T1的第一极，第一晶体管T1的第二极连接发光模块120的第一端。在其他实施方式中，还可以设置开关模块130连接在阻抗模块140和发光模块120的第一端之间，相应地，第一晶体管T1的第一极连接第一初始化信号线Vref1，第一晶体管T1的第二极连接第二晶体管T2的第一极，第二晶体管T2的第二极连接发光模块120的第一端。

可选地，在一种实施方式中，第一晶体管T1和第二晶体管T2同为N型晶体管或同为P型晶体管，第二晶体管T2的栅极连接第一扫描线S1，第一晶体管T1和第二晶体管T2均可响应于第一扫描线S1输入的脉冲信号而导通或关断，以使二者同时导通并同时关断。

图5仅示出了第一晶体管T1和第二晶体管T2的类型相同的情况，在另一种实施方式中，还可以设置第一晶体管T1和第二晶体管T2中的一者为N型晶体管，另一者为P型晶体管，第二晶体管T2的栅极和第一晶体管T1的栅极连接不同的扫描线，第二晶体管T2的栅极连接的扫描线输入的脉冲信号与第一扫描线S1输入的脉冲信号的脉宽相同，电平相反。也就是说，在第一扫描线S1输入低电平信号时，第二晶体管T2的栅极连接的扫描线输入高电平信号，在第一扫描线S1输入高电平信号时，第二晶体管T2的栅极连接的扫描线输入低电平信号，这里的低电平信号和高电平信号，是指第一扫描线S1输入的脉冲信号相对于第二晶体管T2的栅极连接的扫描线输入的脉冲信号为低电平信号或高电平信号，这样设置同样能够使第一晶体管T1和第二晶体管T2同时导通并同时关断。

示例性地，以第一晶体管T1和第二晶体管T2的类型相同，二者的栅极均连接第一扫描线S1为例进行说明。在初始化阶段，控制第一晶体管T1和第二晶体管T2响应于第一扫描线S1输入的脉冲信号而导通，以通过第一晶体管T1和第二晶体管T2将第一初始化信号线Vref1输入的第一初始化电压传输至发光模块120的第一端。根据晶体管的特性可知，第一晶体管T1能够对流经自身的电流进行阻碍，且第一晶体管T1的沟道具有一定的阻抗，与第一初始化电压仅经由第二晶体管T2传输至发光模块120的第一端的情况相比，本方案设置第一初始化电压经由第一晶体管T1和第二晶体管T2传输至发光模块120的第一端，一方面增大了第一初始化信号线Vref1至发光模块120的第一端之间的导电路径上的电阻，同时可以阻碍第一初始化信号线Vref1至发光模块120的第一端之间的电流，也即减小了发光模块120的第一端的充电电流，从而延迟发光模块120的第一端的充电过程，第一初始化电压无法充分写入至发光器件D1的第一极，以减轻发光模块120的第一端的电压初始化程度，使显示面板中各个发光模块120的第一端的电压初始化程度减小，以减小显示面板中不同发光模块120的第一端的电压初始化差异，使得不同发光模块120的第一端和第二端的电压差更为接近，以缓解不同显示区域的发光模块120的电压初始化程度不一致而导致的分屏现象。

阻抗模块140不限于由晶体管构成，其他具有阻抗作用的元器件同样可以作为阻抗模块140，可选地，阻抗模块140包括电阻构成，电阻与开关模块130串联于第一初始化信号线Vref1和发光模块120的第一端之间。在初始化阶段，控制开关模块130导通，以通过开关模块130和电阻将第一初始化信号线Vref1输入的第一初始化电压传输至发光模块120的第一端，利用电阻阻碍发光模块120的第一端的充电电流，同样可以延迟发光模块120的第一端的充电过程，减轻发光模块120的第一端的电压初始化程度，从而减小显示面板中不同发光模块120的第一端的电压初始化差异。

继续参见图5，可选地，阻抗模块140的控制端连接第一扫描线S1，在控制开关模块130导通和控制阻抗模块140导通的脉冲信号相同的情况下，开关模块130的控制端也可以连接第一扫描线S1，在控制开关模块130导通和控制阻抗模块140导通的脉冲信号不同的情况下，开关模块130的控制端和阻抗模块140的控制端连接不同的扫描线，且开关模块130的控制端连接的扫描线输入的脉冲信号与第一扫描线S1输入的脉冲信号的脉宽相同，电平相反。像素电路还包括第一初始化模块150，第一初始化模块150的控制端连接第二扫描线S2，第一初始化模块150连接于第二初始化信号线Vref2和驱动模块110的复位端之间，第一初始化模块150用于响应第二扫描线S2输入的脉冲信号在初始化阶段导通，以将第二初始化信号线Vref2输入的电压传输至驱动模块110的复位端，对驱动模块110的复位端的电压进行初始化；驱动模块110的复位端为驱动模块110的第一端或第二端。

具体地，驱动模块110的第一端为驱动模块110的电流输入端，驱动模块110的第二端为驱动模块110的电流输出端。第一初始化模块150的第一端连接第二初始化信号线Vref2，当驱动模块110的第一端作为复位端时，如图5所示，第一初始化模块150的第二端可以连接驱动模块110的第一端，当驱动模块110的第二端作为复位端时，第一初始化模块150的第二端可以连接驱动模块110的第二端。第二初始化信号线Vref2输入第二初始化电压，在一种实施方式中，第二初始化电压为固定电压，以在初始化阶段通过第二初始化电压对驱动模块110的复位端进行电压初始化，使显示面板中各个像素电路的驱动模块110的复位端的电压接近，从而提升显示均一性。在另一种实施方式中，第二初始化电压可以根据待显示的不同灰阶进行调整，以通过调节驱动模块110的复位端的电压来调节驱动模块110的整体电压状态，使驱动模块110在不同灰阶下的特性保持稳定，从而提升显示效果。

继续参见图5，可选地，像素电路还包括：第二初始化模块160、数据写入模块170、阈值补偿模块180、存储模块190、第一发光控制模块210和第二发光控制模块220。第二初始化模块160连接于第三初始化信号线Vref3和驱动模块110的控制端G之间，用于将第三初始化信号线Vref3输入的电压传输至驱动模块110的控制端G，对驱动模块110的控制端G的电压进行初始化。数据写入模块170连接驱动模块110的第一端，用于在数据写入阶段将数据电压传输至驱动模块110。阈值补偿模块180连接于驱动模块110的第二端和控制端G之间，用于对驱动模块110的阈值电压进行补偿。存储模块190连接驱动模块110的控制端G，用于存储驱动模块110的控制端G的电压。第一发光控制模块210连接于驱动模块110的第一端和第一电源线ELVDD之间，用于导通或断开驱动模块110的第一端和第一电源线ELVDD。第二发光控制模块220连接于驱动模块110的第二端和发光模块120的第一端之间，用于导通或断开驱动模块110的第二端和发光模块120的第一端。

其中，第三初始化信号线Vref3输入第三初始化电压。在一些实施方式中，同一像素电路连接的第一初始化信号线Vref1、第二初始化信号线Vref2和第三初始化信号线Vref3可以是同一条信号线，例如，第一初始化信号线Vref1可复用为第二初始化信号线Vref2和第三初始化信号线Vref3，那么第一初始化电压、第二初始化电压和第三初始化电压可以相同，这样设置的好处在于，能够减少显示面板中的信号线的数量，从而简化显示面板的结构。在另一些实施方式中，同一像素电路连接的第一初始化信号线Vref1、第二初始化信号线Vref2和第三初始化信号线Vref3中的至少两者为不同的信号线，例如，第一初始化信号线Vref1、第二初始化信号线Vref2和第三初始化信号线Vref3中的任意两者为不同的信号线，且该两者中的任一者可复用为一条信号线，或者，第一初始化信号线Vref1、第二初始化信号线Vref2和第三初始化信号线Vref3均为不同的信号线，相应地，第一初始化电压、第二初始化电压和第三初始化电压可以相同，或者其中的至少两者不同，这样设置的好处在于，第一初始化电压、第二初始化电压和第三初始化电压数值可以分别设置，有助于改善显示效果。

具体地，在初始化阶段，控制第二初始化模块160导通，以通过第二初始化模块160将第三初始化信号线Vref3输入的第三初始化电压传输至驱动模块110的控制端G，对驱动模块110的控制端G的电压进行初始化，并控制驱动模块110导通。在数据写入阶段，控制数据写入模块170和阈值补偿模块180导通，以使数据电压依次通过数据写入模块170、驱动模块110和阈值补偿模块180传输至驱动模块110的控制端，使得驱动模块110的控制端的电压与数据电压和驱动模块110的阈值电压均相关，同时，通过存储模块190对驱动模块110的控制端G的电压进行存储。在发光阶段，控制第一发光控制模块210和第二发光控制模块220导通，使第一电源线ELVDD与第二电源线ELVSS之间形成导电通路，驱动模块110根据自身的控制端G的电压产生驱动电流，驱动发光模块120以相应的亮度进行发光。由于驱动模块110产生的驱动电流的大小与Vgs-Vth的大小相关，其中Vgs表示驱动模块110的控制端G与第一端的电压差，Vth表示驱动模块110的阈值电压，而驱动模块110的控制端G的电压与数据电压和Vth均相关，因此可消除驱动模块110的阈值电压对驱动电流的影响，实现驱动模块110的阈值电压补偿，并提升显示均一性。

图6是本发明实施例提供的另一种像素电路的结构示意图。参见图6，在上述各实施例的基础上，可选地，第一初始化模块150包括第三晶体管T3，第三晶体管T3的栅极连接第二扫描线S2，第三晶体管T3的第一极连接第二初始化信号线Vref2，第三晶体管T3的第二极连接驱动模块110的第一端或第二端。

驱动模块110包括驱动晶体管DT，发光模块120包括发光器件D1，数据写入模块170包括第四晶体管T4，阈值补偿模块180包括第五晶体管T5，第二初始化模块160包括第六晶体管T6，第一发光控制模块210包括第七晶体管T7，第二发光控制模块220包括第八晶体管T8，存储模块190包括存储电容Cst。

第四晶体管T4的栅极连接第三扫描线S3，第四晶体管T4的第一端连接数据线Data，第四晶体管T4的第二端连接驱动晶体管DT的第一极。第五晶体管T5的栅极连接第四扫描线S4，第五晶体管T5的第一极连接驱动晶体管DT的第二极，第五晶体管T5的第二极连接驱动晶体管DT的栅极。第六晶体管T6的栅极连接第五扫描线S5，第六晶体管T6的第一极连接第三初始化信号线Vref3，第六晶体管T6的第二极连接第五晶体管T5的第一极。第七晶体管T7的栅极连接发光控制信号线EM，第七晶体管T7的第一极连接第一电源线ELVDD，第七晶体管T7的第二极连接驱动晶体管DT的第一极。第八晶体管T8的栅极连接发光控制信号线EM，第八晶体管T8的第一极连接驱动晶体管DT的第二极，第八晶体管T8的第二极连接发光器件D1的第一极。存储电容Cst的第一极连接驱动晶体管DT的栅极，存储电容Cst的第二极输入固定电压。驱动晶体管DT的栅极作为驱动模块110的控制端G，驱动晶体管DT的第一极作为驱动模块110的第一端，驱动晶体管DT的第二极作为驱动模块110的第二端。发光器件D1的第一极作为发光模块120的第一端，发光器件D1的第二极作为发光模块120的第二端。

其中，发光器件D1可以是有机发光二极管(Organic Light-Emitting Diode，OLED)，发光器件D1的第一极可以是阳极，第二极为阴极。驱动晶体管DT、第一晶体管T1至第八晶体管T8可以是N型晶体管或P型晶体管，图6仅示出了第五晶体管T5和第六晶体管T6为N型晶体管，其余晶体管均为P型晶体管的情况，这样设置的好处在于，能够缓解驱动晶体管DT的漏电问题，从而维持驱动晶体管DT的栅极电压稳定。

图7是本发明实施例提供的一种像素电路的驱动时序示意图。下面结合图7和图8，对像素电路的工作原理进行说明。示例性地，该像素电路的工作阶段至少包括第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4。

第一阶段t1为第一初始化阶段，在第一阶段t1，第一扫描线S1至第五扫描线S5和发光控制信号线EM均输入高电平信号。第五晶体管T5和第六晶体管T6导通，第一晶体管T1至第四晶体管T4、第七晶体管T7和第八晶体管T8关断，第三初始化信号线Vref3输入的第三初始化电压通过第六晶体管T6和第五晶体管T5传输至驱动晶体管DT的栅极，对驱动晶体管DT的栅极电压进行初始化，并控制驱动晶体管DT导通，第三初始化电压还通过第六晶体管T6传输至驱动晶体管DT的第一极和第二极，对驱动晶体管DT的第一极和第二极的电压进行初始化。

第二阶段t2为数据写入阶段，在第二阶段t2，第三扫描线S3和第五扫描线S5输入低电平信号，第一扫描线S1、第二扫描线S2、第四扫描线S4和发光控制信号线EM均输入高电平信号。第四晶体管T4、第五晶体管T5和驱动晶体管DT导通，数据线Data输入的数据电压依次通过第四晶体管T4、驱动晶体管DT和第五晶体管T5传输至驱动晶体管DT的栅极，使驱动晶体管DT的栅极电压与数据电压和驱动晶体管DT的阈值电压均相关，并通过存储电容Cst存储驱动晶体管DT的栅极电压。

第三阶段t3为第二初始化阶段，在第三阶段t3，第一扫描线S1、第二扫描线S2、第四扫描线S4和第五扫描线S5输入低电平信号，第三扫描线S3和发光控制信号线EM均输入高电平信号。第一晶体管T1、第二晶体管T2和第三晶体管T3均导通。第二初始化信号线Vref2输入的第二初始化电压通过第三晶体管T3传输至驱动晶体管DT的第一极，对驱动晶体管DT的第一极的电压进行初始化。第二初始化电压可以是固定电压，或者是与数据电压相关的电压，以通过第二初始化电压调节驱动晶体管DT的电压状态，使驱动晶体管DT在不同灰阶下的特性保持稳定，以提升显示效果。第一初始化信号线Vref1输入的第一初始化电压通过第一晶体管T1和第二晶体管T2传输至发光器件D1的第一极，对发光器件D1的第一极的电压进行初始化，并通过第一晶体管T1阻碍第一初始化信号线Vref1与发光器件D1的第一极之间的电流，也即减小了发光器件D1的第一极的充电电流，以延迟发光器件D1的第一极的充电过程，使得第一初始化电压无法充分写入至发光器件D1的第一极，从而减轻发光器件D1的第一极的电压初始化程度，以减小显示面板中不同发光器件D1的第一极的电压初始化差异，使得各个发光器件D1的第一极和第二极的电压差更为接近，以缓解不同显示区域的发光器件D1的电压初始化程度不一致而导致的分屏现象。

第四阶段t4为发光阶段，在第四阶段t4，第一扫描线S1至第三扫描线S3输入高电平信号，第四扫描线S4、第五扫描线S5和发光控制信号线EM输入低电平信号。第七晶体管T7、第八晶体管T8和驱动晶体管DT导通，其余晶体管关断，第一电源线ELVDD与第二电源线ELVSS之间形成导电通路，驱动晶体管DT根据自身的栅极电压产生驱动电流，驱动发光器件D1以相应的亮度进行发光。由于驱动晶体管DT产生的驱动电流的大小与Vgs-Vth的大小相关，其中Vgs表示驱动晶体管DT的栅极与第一极(例如源极)的电压差，Vth表示驱动晶体管DT的阈值电压，而驱动晶体管DT的栅极电压与数据电压和Vth均相关，因此可消除驱动晶体管DT的阈值电压对驱动电流的影响，实现驱动晶体管DT的阈值电压补偿，并提升显示均一性。

结合图6和图7，在上述各实施例的基础上，可选地，第二扫描线S2输入的脉冲信号的频率大于或等于刷新频率，并且第二扫描线S2输入的脉冲信号的频率大于或等于第一扫描线S1输入的脉冲信号的频率。

具体地，刷新频率是指每秒钟内显示画面的刷新次数，也即每秒钟内像素电路写入数据电压的次数。在一种实施方式中，第二扫描线S2输入的脉冲信号的频率等于刷新频率，且第二扫描线S2输入的脉冲信号的频率等于第一扫描线S1输入的脉冲信号的频率，也即在一个显示周期(例如一显示帧)内，像素电路写入数据电压的次数(即第三扫描线S3输入的脉冲个数)，等于第二扫描线S2输入的脉冲个数和第一扫描线S1输入的脉冲，例如在一个显示周期内，第一扫描线S1输入的低电平脉冲、第二扫描线S2输入的低电平脉冲和第三扫描线S3输入的低电平脉冲个数均相等。可以理解的是，当扫描线输出的脉冲信号用于对N型晶体管进行控制时，相应的脉冲应为高电平脉冲。

图8是本发明实施例提供的另一种像素电路的驱动时序示意图。结合图6和图8，在另一种实施方式中，第二扫描线S2输入的脉冲信号的频率大于刷新频率，且第二扫描线S2输入的脉冲信号的频率大于第一扫描线S1输入的脉冲信号的频率。示例性地，以一个显示周期F包括第一显示阶段F1、第二显示阶段F2和第三显示阶段F3为例进行说明。其中，一个显示周期F可以是一个显示帧，一个显示帧包括写入帧和保持帧，第一显示阶段F1可以是写入帧，第二显示阶段F2和第三显示阶段F3可以是保持帧。

第一显示阶段F1包括第一阶段t1至第五阶段t5，第一阶段t1至第五阶段t5的工作原理，与图7所示的驱动时序对应的工作原理相同，具体可参照上述实施例进行理解，这里不再赘述。

第二显示阶段F2包括第五阶段t5和第六阶段t6，在第五阶段t5，第二扫描线S2、第四扫描线S4和第五扫描线S5输入低电平信号，第一扫描线S1、第三扫描线S3和发光控制信号线EM均输入高电平信号。第三晶体管T3导通，将第二初始化信号线Vref2输入的第二初始化电压传输至驱动晶体管DT的第一极，对驱动晶体管DT的第一极的电压进行初始化。在第六阶段t6，第一扫描线S1至第三扫描线S3输入高电平信号，第四扫描线S4、第五扫描线S5和发光控制信号线EM输入低电平信号。第七晶体管T7、第八晶体管T8和驱动晶体管DT导通，其余晶体管关断，第一电源线ELVDD与第二电源线ELVSS之间形成导电通路，驱动晶体管DT根据自身的栅极电压产生驱动电流，驱动发光器件D1以相应的亮度进行发光。

第三显示阶段F3包括第七阶段t7和第八阶段t8，第三显示阶段F3与第二显示阶段F2的工作原理相似，在第七阶段t7，通过第三晶体管T3将第二初始化信号线Vref2输入的第二初始化电压传输至驱动晶体管DT的第一极，对驱动晶体管DT的第一极的电压进行初始化，在第八阶段t8，第一电源线ELVDD与第二电源线ELVSS之间形成导电通路，驱动晶体管DT根据自身的栅极电压产生驱动电流，驱动发光器件D1以相应的亮度进行发光。

本实施例中，第一扫描线S1、第三扫描线S3、第四扫描线S4和第五扫描线S5输入的脉冲信号的频率均等于刷新频率，第二扫描线S2和发光控制信号线EM输入的脉冲信号的频率均大于刷新频率，例如刷新频率可以是120Hz，第二扫描线S2和发光控制信号线EM输入的脉冲信号的频率可以是360Hz。通过设置第二扫描线S2输入的脉冲信号的频率大于刷新频率，能够在写入帧和保持帧均对驱动晶体管DT的第一极的电压进行初始化，以提升显示效果，通过设置第二扫描线S2输入的脉冲信号的频率大于第一扫描线S1输入的脉冲信号的频率，使得在一个显示周期F内，第一扫描线S1输入的脉冲数量少于第二扫描线S2输入的脉冲数量，有利于减少第一扫描线S1在一个显示周期F内输入的脉冲数量，与第一扫描线S1在一个显示周期F内输入三个脉冲的情况(例如图1至图3所示的方案)相比，本实施例能够减少同一显示阶段内，显示面板中对发光器件D1的第一极进行电压初始化的像素电路的行数(实际行数少于三行)，即使第一扫描线S1的脉冲时序进入空白阶段，不同显示阶段内显示面板中对发光器件D1的第一极进行电压初始化的像素电路的行数的差异也较小，也就是说，不同显示阶段内显示面板中处于工作状态的像素电路的总行数的差异较小，即不同显示阶段内显示面板中的扫描电路和第一初始化信号线Vref1所驱动的像素电路的总行数差异较小，使得显示面板在不同显示阶段内的整体负载差异较小，且不同显示阶段内扫描电路和第一初始化信号线Vref1的负载差异较小，有利于缓解不同显示区域的发光器件D1的电压初始化的程度差异，从而缓解分屏现象。

在第二扫描线S2输入的脉冲信号的频率大于刷新频率，且第一扫描线S1输入的脉冲信号的频率等于刷新频率的情况下，一个显示周期F内，第一扫描线S1仅输入一个脉冲，使得同一显示阶段内，显示面板中仅有一行像素电路对发光器件D1的第一极进行电压初始化，即使第一扫描线S1的脉冲时序进入空白阶段，由于显示区中当前没有像素电路正在对发光器件D1的第一极进行电压初始化，因此，显示面板的负载变化不会影响发光器件D1的电压初始化程度，有助于消除不同显示区域的发光器件D1的电压初始化程度不一致而导致的分屏现象。

本发明实施例的技术方案，通过设置第二扫描线S2输入的脉冲信号的频率大于或等于刷新频率，第二扫描线S2输入的脉冲信号的频率大于或等于第一扫描线S1输入的脉冲信号的频率，不仅有助于缓解分屏现象，还使得第一扫描线S1和第二扫描线S2的脉冲频率能够灵活控制，以使像素电路的应用范围更加广泛。

本发明实施例还提供了一种显示面板，包括多行上述任意实施例中的像素电路。图9是本发明实施例提供的一种显示面板的结构示意图，参见图9，该显示面板具有显示区100和非显示区200，各行像素电路可以设置在显示区100中。本发明实施例提供的显示面板，包括上述任意实施例中的像素电路，因此具有像素电路相应的功能模块及有益效果，这里不再赘述。

本发明实施例还提供了一种像素电路的驱动方法，适用于驱动上述任意实施例中的像素电路。该像素电路的驱动方法具体包括如下步骤：

在初始化阶段，控制开关模块导通，以将第一初始化信号线输入的电压传输至发光模块的第一端，对发光模块的第一端的电压进行初始化，并通过阻抗模块阻碍第一初始化信号线与发光模块的第一端之间的电流；

在发光阶段，通过驱动模块驱动发光模块发光。

本发明实施例的技术方案，在初始化阶段，通过开关模块和阻抗模块将第一初始化信号线输入的第一初始化电压传输至发光模块的第一端，利用第一初始化电压对发光模块的第一端进行充电，以对发光模块的第一端的电压进行初始化，通过阻抗模块阻碍第一初始化信号线与发光模块的第一端之间的电流，也即减小了发光模块的第一端的充电电流，以延迟发光模块的第一端的充电过程，使第一初始化电压无法充分写入至发光器件的第一极，以减轻发光模块的第一端的电压初始化程度，使显示面板中各个发光模块的第一端的电压初始化程度减小，从而减小显示面板中不同发光模块的第一端的电压初始化差异，使得不同发光模块的第一端和第二端的电压差更为接近，从而提升显示均一性，有助于缓解不同显示区域的发光模块的电压初始化程度不一致而导致的分屏现象。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：

驱动模块和发光模块，所述驱动模块连接于第一电源线和所述发光模块的第一端之间，所述发光模块的第二端连接第二电源线，所述驱动模块用于在发光阶段驱动所述发光模块发光；

开关模块和阻抗模块，串联于第一初始化信号线和所述发光模块的第一端之间，所述开关模块用于在初始化阶段导通，以将所述第一初始化信号线输入的电压传输至所述发光模块的第一端，对所述发光模块的第一端的电压进行初始化，所述阻抗模块用于在所述初始化阶段阻碍所述第一初始化信号线与所述发光模块的第一端之间的电流。

2.根据权利要求1所述的像素电路，其特征在于，所述阻抗模块包括第一晶体管，所述第一晶体管的栅极连接第一扫描线，所述第一晶体管连接于所述第一初始化信号线和所述发光模块的第一端之间，所述第一晶体管用于响应所述第一扫描线输入的脉冲信号在所述初始化阶段导通，以将所述第一初始化信号线输入的电压传输至所述发光模块的第一端，并阻碍所述第一初始化信号线与所述发光模块的第一端之间的电流。

3.根据权利要求2所述的像素电路，其特征在于，所述开关模块包括第二晶体管，所述第二晶体管与所述第一晶体管串联于所述第一初始化信号线和所述发光模块的第一端之间，所述第二晶体管用于在所述初始化阶段导通，以将所述第一初始化信号线输入的电压传输至所述发光模块的第一端；

优选地，所述第一晶体管和所述第二晶体管同为N型晶体管或同为P型晶体管，所述第二晶体管的栅极连接所述第一扫描线；

或者，所述第一晶体管和所述第二晶体管中的一者为N型晶体管，另一者为P型晶体管，所述第二晶体管的栅极和所述第一晶体管的栅极连接不同的扫描线，所述第二晶体管的栅极连接的扫描线输入的脉冲信号与所述第一扫描线输入的脉冲信号的脉宽相同，电平相反。

4.根据权利要求2所述的像素电路，其特征在于，所述第一扫描线输入的脉冲信号的频率与刷新频率相同。

5.根据权利要求1所述的像素电路，其特征在于，所述阻抗模块包括电阻，所述电阻与所述开关模块串联于所述第一初始化信号线和所述发光模块的第一端之间，所述电阻用于阻碍所述发光模块的第一端的充电电流。

6.根据权利要求1所述的像素电路，其特征在于，所述阻抗模块的控制端连接第一扫描线；

所述像素电路还包括第一初始化模块，所述第一初始化模块的控制端连接第二扫描线，所述第一初始化模块连接于第二初始化信号线和所述驱动模块的复位端之间，所述第一初始化模块用于响应所述第二扫描线输入的脉冲信号在所述初始化阶段导通，以将所述第二初始化信号线输入的电压传输至所述驱动模块的复位端，对所述驱动模块的复位端的电压进行初始化；所述驱动模块的复位端为所述驱动模块的第一端或第二端；

所述第二扫描线输入的脉冲信号的频率大于或等于刷新频率，并且所述第二扫描线输入的脉冲信号的频率大于或等于所述第一扫描线输入的脉冲信号的频率；

优选地，所述第一初始化模块包括第三晶体管，所述第三晶体管的栅极连接所述第二扫描线，所述第三晶体管的第一极连接所述第二初始化信号线，所述第三晶体管的第二极连接所述驱动模块的第一端或第二端。

7.根据权利要求6所述的像素电路，其特征在于，所述第二扫描线输入的脉冲信号的频率大于所述刷新频率，所述第一扫描线输入的脉冲信号的频率等于所述刷新频率。

8.根据权利要求1-7中任一所述的像素电路，其特征在于，所述像素电路还包括：

第二初始化模块，连接于第三初始化信号线和所述驱动模块的控制端之间，用于将所述第三初始化信号线输入的电压传输至所述驱动模块的控制端，对所述驱动模块的控制端的电压进行初始化；

数据写入模块，连接所述驱动模块的第一端，用于在数据写入阶段将数据电压传输至所述驱动模块；

阈值补偿模块，连接于所述驱动模块的第二端和控制端之间，用于对所述驱动模块的阈值电压进行补偿；

存储模块，连接所述驱动模块的控制端，用于存储所述驱动模块的控制端的电压；

第一发光控制模块，连接于所述驱动模块的第一端和所述第一电源线之间，用于导通或断开所述驱动模块的第一端和所述第一电源线；

第二发光控制模块，连接于所述驱动模块的第二端和所述发光模块的第一端之间，用于导通或断开所述驱动模块的第二端和所述发光模块的第一端；

优选地，所述驱动模块包括驱动晶体管，所述发光模块包括发光器件，所述数据写入模块包括第四晶体管，所述阈值补偿模块包括第五晶体管，所述第二初始化模块包括第六晶体管，所述第一发光控制模块包括第七晶体管，所述第二发光控制模块包括第八晶体管，所述存储模块包括存储电容；

所述第四晶体管的栅极连接第三扫描线，所述第四晶体管的第一端连接数据线，所述第四晶体管的第二端连接所述驱动晶体管的第一极；

所述第五晶体管的栅极连接第四扫描线，所述第五晶体管的第一极连接所述驱动晶体管的第二极，所述第五晶体管的第二极连接所述驱动晶体管的栅极；

所述第六晶体管的栅极连接第五扫描线，所述第六晶体管的第一极连接所述第三初始化信号线，所述第六晶体管的第二极连接所述第五晶体管的第一极；

所述第七晶体管的栅极连接发光控制信号线，所述第七晶体管的第一极连接所述第一电源线，所述第七晶体管的第二极连接所述驱动晶体管的第一极；

所述第八晶体管的栅极连接所述发光控制信号线，所述第八晶体管的第一极连接所述驱动晶体管的第二极，所述第八晶体管的第二极连接所述发光器件的第一极；

所述存储电容的第一极连接所述驱动晶体管的栅极，所述存储电容的第二极输入固定电压；

所述驱动晶体管的栅极作为所述驱动模块的控制端，所述驱动晶体管的第一极作为所述驱动模块的第一端，所述驱动晶体管的第二极作为所述驱动模块的第二端；

所述发光器件的第一极作为所述发光模块的第一端，所述发光器件的第二极作为所述发光模块的第二端。

9.一种像素电路的驱动方法，其特征在于，所述像素电路包括：驱动模块、发光模块、开关模块和阻抗模块；所述驱动模块连接于第一电源线和所述发光模块的第一端之间，所述发光模块的第二端连接第二电源线；所述开关模块和所述阻抗模块串联于第一初始化信号线和所述发光模块的第一端之间；所述像素电路的驱动方法包括：

在初始化阶段，控制所述开关模块导通，以将所述第一初始化信号线输入的电压传输至所述发光模块的第一端，对所述发光模块的第一端的电压进行初始化，并通过所述阻抗模块阻碍所述第一初始化信号线与所述发光模块的第一端之间的电流；

在发光阶段，通过所述驱动模块驱动所述发光模块发光。

10.一种显示面板，其特征在于，包括多行如权利要求1-8中任一所述的像素电路。