CN117042512A - 显示面板及显示装置 - Google Patents

Abstract

一种显示面板及显示装置，显示面板具有主显示区，以及位于所述主显示区至少一侧的副显示区。显示面板包括：衬底、多个像素单元和多个开口。多个像素单元位于所述衬底的一侧。所述多个像素单元包括：多个第一像素单元和多个第二像素单元。所述多个第一像素单元位于所述主显示区，所述多个第二像素单元位于所述副显示区。所述主显示区的透光率小于所述副显示区的透光率。多个开口至少贯穿所述衬底。所述多个开口位于所述副显示区，且所述多个开口中的至少一个开口周围环设有多个所述第二像素单元，所述多个开口在所述衬底的正投影与所述多个第二像素单元在所述衬底的正投影无交叠。

Description

显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

随着显示技术的发展，具有摄像头的全面屏(Full Display with Camera，简称FDC)以其具有较大的屏占比的优点，已逐步应用于显示产品中。全面屏显示装置通常将摄像头等光学元件放置于显示面板的屏下区域，极大地提高了屏占比。

发明内容

一方面，提供一种显示面板，具有主显示区，以及位于所述主显示区至少一侧的副显示区。显示面板包括：衬底、多个像素单元和多个开口。多个像素单元位于所述衬底的一侧。所述多个像素单元包括：多个第一像素单元和多个第二像素单元。所述多个第一像素单元位于所述主显示区，所述多个第二像素单元位于所述副显示区。所述主显示区的透光率小于所述副显示区的透光率。多个开口至少贯穿所述衬底。所述多个开口位于所述副显示区，且所述多个开口中的至少一个开口周围环设有多个所述第二像素单元，所述多个开口在所述衬底的正投影与所述多个第二像素单元在所述衬底的正投影无交叠。

在一些实施例中，所述衬底包括：位于所述主显示区的第一子衬底，及位于所述副显示区的第二子衬底。所述第一子衬底和所述第二子衬底相连接。所述多个第一像素单元位于所述第一子衬底上。所述第二子衬底包括：多个岛部和多个桥接部。多个岛部排列为多行多列。各岛部上设置有至少一个第二像素单元。多个桥接部位于同一行的多个岛部之间和位于同一列的多个岛部之间，相邻两个岛部通过所述桥接部相连接；所述至少一个开口周围环设有多个所述岛部和多个所述桥接部。

在一些实施例中，所述像素单元包括像素电路，所述第一像素单元包括第一像素电路，所述第二像素单元包括第二像素电路；所述多个像素单元的多个像素电路排列为多行，所述多行像素电路包括多个第一类像素电路行；所述第一类像素电路行包括多个所述第一像素电路和多个所述第二像素电路。所述显示面板还包括：与所述第一类像素电路行中各像素电路电连接的第一类信号线。沿所述行方向，所述第一类信号线由所述主显示区，经过所述第一类像素电路行的多个第二像素电路所在的多个岛部、及与所述多个岛部同行设置的多个桥接部，贯穿所述副显示区。

在一些实施例中，所述多行像素电路还包括多个第二类像素电路行；所述第二类像素电路行包括多个所述第一像素电路，沿所述行方向，所述第二类像素电路行的多个所述第一像素电路位于所述副显示区的相对两侧；沿列方向，相邻两个所述第一类像素电路行之间，设置有至少一个所述第二类像素电路行。所述显示面板还包括：与所述第二类像素电路行中各像素电路电连接的第二类信号线。沿所述行方向，所述第二类信号线中靠近所述副显示区的部分，沿所述副显示区的边界绕线至相邻的岛部或桥接部，并经过与所述相邻的岛部或桥接部同行设置的多个岛部、多个桥接部，贯穿所述副显示区。

在一些实施例中，所述第二类信号线中位于所述岛部上的部分，沿所述岛部的边界绕线设置。

在一些实施例中，所述第二类信号线中位于所述岛部上的部分，与位于所述岛部上的第二像素电路，无交叠。

在一些实施例中，所述第一类信号线传输的信号与所述第二类信号线传输的信号，相同。

在一些实施例中，所述第一类信号线包括扫描信号线、使能信号线和初始信号线中至少一者。

在一些实施例中，所述岛部上设置的第二像素单元的数量为多个。位于同一行的多个岛部中，各所述岛部上的多个第二像素单元的第二像素电路，排列为同一行。

在一些实施例中，所述像素单元包括像素电路，第一像素单元包括第一像素电路，第二像素单元包括第二像素电路。所述多个像素单元的多个像素电路排列为多列，所述多列像素电路包括多个第一类像素电路列。所述第一类像素电路列包括多个所述第一像素电路和多个所述第二像素电路。沿列方向，所述第一类像素电路列的多个所述第一像素电路位于所述副显示区的相对两侧。所述显示面板还包括：与所述第一类像素电路列中各像素电路电连接的第三类信号线。沿所述列方向，所述第三类信号线由所述主显示区，经过所述第一类像素电路列的多个第二像素电路所在的多个岛部、及与所述多个岛部同列设置的多个桥接部，贯穿所述副显示区。

在一些实施例中，所述多列像素电路还包括多个第二类像素电路列；所述第二类像素电路列包括多个所述第一像素电路，沿所述列方向，所述第二类像素电路列的多个所述第一像素电路位于所述副显示区的相对两侧。沿行方向，相邻两个所述第一类像素电路列之间，设置有至少一个所述第二类像素电路列。所述显示面板还包括：与所述第二类像素电路列中各像素电路电连接的第四类信号线。沿所述列方向，所述第四类信号线中靠近所述副显示区的部分，沿所述副显示区的边界绕线至相邻的岛部或桥接部，并经过与所述相邻的岛部或桥接部同列设置的多个岛部、多个桥接部，贯穿所述副显示区。

在一些实施例中，所述第四类信号线中位于所述岛部上的部分，沿所述岛部的边界绕线设置。

在一些实施例中，所述第四类信号线中位于所述岛部上的部分，与位于所述岛部上的第二像素电路，无交叠。

在一些实施例中，所述多列像素电路还包括多个第二类像素电路列；所述第二类像素电路列包括多个所述第一像素电路，沿所述列方向，所述第二类像素电路列的多个所述第一像素电路位于所述副显示区的相对两侧。沿行方向，相邻两个所述第一类像素电路列之间，设置有至少一个所述第二类像素电路列。所述显示面板还包括：与所述第二类像素电路列中各像素电路电连接的第四类信号线。所述第四类信号线位于所述主显示区。沿所述列方向，所述第四类信号线中靠近所述副显示区的部分，从所述副显示区的第一侧沿所述副显示区的边界绕线至所述副显示区的第二侧。所述副显示区的第一侧及所述副显示区的第二侧为，所述副显示区沿行方向的相对两侧。

在一些实施例中，所述岛部上设置的第二像素单元的数量为多个。位于同一列的多个岛部中，各所述岛部上的多个第二像素单元的第二像素电路，排列为同一列。

在一些实施例中，所述第三类信号线传输的信号与所述第四类信号线传输的信号，相同。

在一些实施例中，所述第三类信号线包括数据信号线和第一电压信号线中的至少一者。

在一些实施例中，像素单元包括像素电路。所述第一像素单元包括第一像素电路，及位于所述第一像素电路远离所述第一子衬底一侧的第一电极图案。多个所述第一电极图案相连接、且呈一体结构。所述第二像素单元包括第二像素电路，及位于所述第二像素电路远离所述岛部一侧的第二电极图案。其中，不同所述岛部上的第二电极图案，相互独立设置。或，所述显示面板包括位于所述桥接部上的连接图案。相邻两个所述岛部上的第二电极图案，通过所述连接图案相连接。所述第二电极图案还与所述第一电极图案相连接。

在一些实施例中，在所述第二电极图案与所述连接图案、所述第一电极图案相连接的情况下，所述显示面板还包括：位于所述副显示区的多个第一阻挡坝组。一个第一阻挡坝组环绕一个所述开口。所述第一阻挡坝组还位于所述第二像素电路与相邻的所述开口之间。

在一些实施例中，所述第一阻挡坝组包括：至少一个阻挡坝。在所述第一阻挡坝组包括多个阻挡坝的情况下，所述多个阻挡坝之间同心、间隔设置。

在一些实施例中，在不同所述岛部上的第二电极图案相互独立设置的情况下，所述显示面板还包括：第五类信号线，所述第五类信号线用于传输公共电压信号。所述第五类信号线包括：沿列方向延伸的至少一条第一子信号线，以及，沿行方向延伸的多条第二子信号线。所述第一子信号线位于所述主显示区。所述第二子信号线经位于所述副显示区，并经过位于同一行的多个岛部、多个桥接部延伸至所述主显示区，与所述第一子信号线连接。所述第二子信号线还与其所经过的各所述岛部上的第二电极图案连接。

在一些实施例中，所述第一子信号线、所述第二子信号线及所述第二电极图案位于不同层。

在一些实施例中，所述显示面板还包括：第二阻挡坝组和位于所述副显示区的多个第三阻挡坝组。所述第二阻挡坝组沿所述副显示区的边界设置，并环绕所述副显示区。一个第三阻挡坝组位于一个所述岛部上，所述第三阻挡坝组沿相应的所述岛部的边界设置，并环绕相应的所述岛部上的第二像素单元。

在一些实施例中，所述第二阻挡坝组包括：至少一个阻挡坝。在所述第二阻挡坝组包括多个阻挡坝的情况下，所述多个阻挡坝之间同心、间隔设置。所述第三阻挡坝组包括：至少一个阻挡坝。在所述第二阻挡坝组包括多个阻挡坝的情况下，所述多个阻挡坝之间同心、间隔设置。

另一方面，提供了一种显示装置，包括：如上述任一实施例所述显示面板，以及光学元件。所述光学元件位于所述显示面板的非出光侧，且位于所述显示面板的副显示区。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸等的限制。

图1为根据本公开的一些实施例中的一种显示装置的示意图；

图2为根据本公开的一些实施例中的另一种显示装置的示意图；

图3为根据本公开的一些实施例中的一种显示面板的结构图；

图4为根据本公开的一些实施例中的另一种显示面板的结构图；

图5为根据本公开的一些实施例的又一种显示面板的结构图；

图6为根据本公开的一些实施例的又一种显示面板的结构图；

图7为根据本公开的一些实施例的一种衬底的结构图；

图8为沿图5中FF向剖开的显示面板的结构图；

图9为根据本公开的一些实施例的一种像素电路与发光器件的等效电路图；

图10为根据本公开的一些实施例的另一种像素电路与发光器件的等效电路图；

图11为根据本公开的一些实施例的又一种显示面板的结构图；

图12为根据本公开的一些实施例的又一种显示面板的结构图；

图13为根据本公开的一些实施例的又一种显示面板的结构图；

图14～图24为根据本公开的一些实施例的一种显示面板中一些膜层的俯视结构图；

图25为根据本公开的一些实施例的一种第一电极层的俯视结构图；

图26为根据本公开的一些实施例的另一种第一电极层的俯视结构图；

图27为根据本公开的一些实施例中的一种显示面板的副显示区的局部结构图；

图28为沿图27中GG向剖开的显示面板的结构图；

图29～图33为根据本公开的一些实施例的另一种显示面板中一些膜层的俯视结构图；

图34为根据本公开的一些实施例中的另一种显示面板的副显示区的局部结构图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

如本文所使用的那样，“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。

应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层的厚度和区域的面积。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

如图1所示，本公开的一些实施例提供了一种显示装置1000。该显示装置1000可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字的还是图像的任何显示装置中。更明确地说，预期所述实施例的显示装置可实施应用在多种电子中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

上述显示装置1000包括：框架、显示驱动IC(Integrated Circuit，集成电路)以及其他电子配件等。

在一些示例中，如图2所示，上述显示装置1000还包括：显示面板100及光学元件200。显示面板100嵌设在框架内，且显示面板100与显示IC电连接，接收显示IC提供的显示信号等。

示例性的，如图2～图4所示，显示面板100具有显示区A，显示区A为显示面板100用于显示画面的区域。

显示区A的形状可以为矩形或圆角矩形等。圆角矩形指的是，矩形的四个角均为圆角。

显示区A包括主显示区A1和副显示区A2，副显示区A2位于主显示区A的至少一侧。

例如，副显示区A2的形状可以为圆形、椭圆形或矩形等。

例如，副显示区A2位于主显示区A1的一侧或多侧。

例如，在显示区A的形状为矩形的情况下，副显示区A2可以位于该矩形的中间任意位置，或者，副显示区A2位于靠近该矩形的任一个角的位置，或者，副显示区A2可以位于靠近该矩形的任一个边的位置。

示例性的，上述显示面板100中，位于主显示区A1和副显示区A2的部分均可以用来进行画面显示。

示例性的，副显示区A2的透光率大于主显示区A1的透光率。

示例性的，上述光学元件200位于显示面板100的非出光侧，且，位于显示面板100的副显示区A2。

显示面板100的出光侧指的是，显示面板100可以显示画面的一侧。上述显示面板100的非出光侧指的是，与显示面板100的出光侧相背的一侧。由于副显示区A2的透光率大于主显示区A1，外界光线经过副显示区A2后，损耗较少，从而可以使得光学元件200获得足够的光线，避免影响光学元件200的功能。

示例性的，如图2所示，上述光学元件200可以为摄像头、指纹识别传感器以及红外传感器等。

上述光学元件200工作时，均需要有外界光线透过副显示区A2照射到该光学元件200上，才能够启动其相应的功能。本公开以光学元件200为摄像头为例。

示例性的，在摄像头进行工作的过程中，外界光线可以穿过显示面板100位于副显示区A2的部分。这样摄像头便可以采集该光线，实现拍照或录像的功能。例如，在摄像头工作(例如用户自拍)的情况下，上述副显示区A2可以呈现黑色画面，主显示区A1呈现用户自拍的画面，较为明确的显示出摄像头所在位置。或者，副显示区A2和主显示区A1整体呈现用户自拍的画面，未显示出摄像头所在位置。

示例性的，在摄像头未进行工作的情况下，显示面板100中位于副显示区A2和主显示区A1的部分均能够进行显示，使得显示面板100及显示装置1000整体能够显示画面。

在一种实现方式中，显示装置的显示面板中，副显示区的透光率较低，使得经副显示区入射至摄像头的光线较少，摄像头采集的光线有限，影响摄像头的拍照清晰度等。

基于此，在本公开的一些示例中，如图5所示，上述显示面板100包括：衬底10和像素单元层。

上述衬底10可以为刚性衬底，该刚性衬底的材料可以为玻璃。衬底10也可以为柔性衬底，该柔性衬底的材料可以为二甲基硅氧烷、PI(Polyimide，聚酰亚胺)、PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)等具有高弹性的材料。

上述像素单元层包括多个像素单元30。多个像素单元30位于衬底10的一侧，例如位于衬底10的一侧表面上。多个像素单元30之间相互作用，可以用来显示画面。

如图5所示，多个像素单元30包括：多个第一像素单元301和多个第二像素单元302。多个第一像素单元301位于主显示区A1，多个第二像素单元302位于副显示区A2。由此，显示面板100的主显示区A1及副显示区A2均能显示画面。

第一像素单元301与第二像素单元302的结构可以相同或相似。在第一像素单元301与第二像素单元302的结构相同的情况下，第一像素单元301的尺寸与第二像素单元302的尺寸可以相同，或者，第一像素单元301的尺寸大于第二像素单元302的尺寸。此处的尺寸可以为像素单元30在衬底10所在平面上正投影的面积。

示例性的，如图5所示，多个第一像素单元301的分布密度大于多个第二像素单元302的分布密度。像素单元30的分布密度越大，显示面板100的像素密度越大，由此，显示面板100中主显示区A1的像素密度大于副显示区A2的像素密度。

此外，第二像素单元302会对经显示面板100的副显示区A2入射至光学元件200的光线进行遮挡，使得光线几乎无法透过，设置多个第一像素单元301的分布密度大于多个第二像素单元302的分布密度，使得多个第二像素单元302占据的面积较小，可以使得被第二像素单元302所遮挡的光线相对较少，而衬底10中位于相邻两个第二像素单元302之间的部分(可以理解的是，该部分对外界光线的透光率大于第二像素单元302对光线的透光率)面积较大，透过副显示区A2中该部分后入射至光学元件200的光线较多，确保光学元件200能够正常工作。

示例性的，第一像素单元301的分布密度也可以小于或等于第二像素单元302的分布密度，由此，可以使得副显示区A2的像素密度较大，有利于提高显示面板100的副显示区A2的显示质量。

示例性的，如图5所示，显示面板100还包括多个开口20。多个开口20至少贯穿衬底10。多个开口20位于副显示区A2。

例如，多个开口20从像素单元层贯通衬底10，开口20贯穿整个显示面板100，构成显示面板100的镂空区域。外界的光线可以通过多个开口20入射至光学元件200上，也即穿过开口20内的空间直接入射至光学元件200，由此，与外界光线透过相邻两个第二像素单元302之间的衬底后入射至光学元件200的路径相比，通过开口20入射至光学元件200，可以进一步提高副显示区A2的透光率，使得光学元件200可以采集到足够多的光线，确保光学元件200利用该光线正常工作，并提高该光学元件200的性能，例如使得摄像头的拍照较为清晰，拍照效果较好。

多个开口20中的至少一个开口20周围环设有多个第二像素单元302。多个开口20在衬底10的正投影与多个第二像素单元302在衬底10的正投影无交叠。例如，上述多个开口20中，靠近副显示区A2边界线的开口20，其周围还环设有多个第一像素单元301。而，多个开口20中，大致位于副显示区A2中间区域的开口20，其周围仅环设有多个第二像素单元302。多个开口20在衬底10的正投影，与多个第二像素单元302在衬底10的正投影，之间没有重叠的区域。

例如，开口20可以由至少一个侧壁围成，开口20的侧壁与衬底10所在平面垂直或大致垂直。开口20的侧壁具有一定的高度。此处的高度指的是，开口20的侧壁沿衬底10厚度方向上的尺寸。

上述多个开口20的形状有多种，可以根据实际需要进行选择设置。

例如，如图5所示，开口20在衬底10所在平面的正投影的形状可以大致为“十”字形，该开口20具有多个相连接的侧壁，且该多个侧壁中，相连接的两个侧壁之间的夹角为直角或大致为直角。由此，可以使得开口20的制备较为方便，有利于简化显示面板100及显示装置1000的制备过程。

又如，如图6所示，开口20在衬底10所在平面的正投影的边界线，呈锯齿状。在外界光线从该开口20穿过至光学元件200的过程中，上述设置可以降低外界光线与开口20的多个侧壁发生干涉或衍射的概率，从而避免干涉光或衍射光进入摄像头而影响拍照质量。

上述多个开口20中各个开口20在衬底10所在平面上的正投影的形状可以为可以相同，也可以不同。例如，远离副显示区A2边界线的多个开口20的形状，与靠近副显示区A2边界线的多个开口20的形状可以不同。

本公开的一些实施例提供一种显示面板100，设置显示面板100具有主显示区A1和位于主显示区A1至少一侧的副显示区A2，显示面板100包括衬底10和位于衬底10上的多个像素单元30，设置第一像素单元301位于主显示区A1，第二像素单元302位于副显示区A2，且主显示区A1的透光率小于副显示区A2的透光率。且本公开还设置显示面板100包括贯穿衬底10的多个开口20，多个开口20位于副显示区A2，开口20周围环设有多个第二像素单元302，从而使得外界由副显示区A2入射的光线，直接穿过多个开口20入射至光学元件200，而非穿过固体的多个膜层(例如衬底10等膜层)，有效降低了光线在透过固体膜层的过程的损耗，使得副显示区A2的透光率进一步增大，从而在该显示面板100应用于显示装置1000的情况下，到达光学元件200的光线的光强较大，且到达光学元件200的光线较多，从而可以确保光学元件200的正常工作。

在一些示例中，如图7所示，衬底10包括：第一子衬底11和第二子衬底12。第一子衬底11和第二子衬底12相连接。第一子衬底11位于主显示区A1，第二子衬底12位于副显示区A2。

多个第一像素单元301位于第一子衬底11上。

第二子衬底12包括：多个岛部13和多个桥接部14。例如，岛部13的面积大于桥接部14的面积。各个岛部13的面积可以大致相等，各个桥接部14的面积可以大致相等。

多个岛部13，排列为多行多列。各岛部13上设置有至少一个第二像素单元302。多个桥接部14位于同一行的多个岛部13之间和位于同一列的多个岛部13之间。相邻两个岛部13之间通过桥接部14相连接。

当然，靠近副显示区A2边界的桥接部14还与第一子衬底11连接，靠近副显示区A2边界的岛部13也可以直接与第一子衬底11连接。

如图5及图7所示，至少一个开口20周围环设有多个岛部13和多个桥接部14。例如，依次相连接的岛部13、桥接部14围成开口20的侧壁的一部分。对于靠近副显示区A2的开口20，开口20周围还环设有第一子衬底11，第一子衬底11构成该开口20的部分侧壁。

将多个第二像素单元302设置在开口20的周围，外界光线可以通过开口20穿过副显示区A2，且多个第二像素单元302还可以实现副显示区A2的显示功能。

上述像素单元30构成显示面板100的子像素，多个像素单元30构成显示面板100的多个子像素，多个子像素包括多个红色子像素、多个绿色子像素和多个蓝色子像素。红色子像素指的是发出红色光的子像素，绿色子像素指的是发出绿色光的子像素，蓝色子像素指的是发出蓝色光的子像素。例如，一个岛部13上可以设置三个像素单元30，该三个像素单元30可以为一个红色子像素、一个绿色子像素及一个蓝色子像素，或者，一个岛部13上可以设置四个像素单元30，该四个像素单元30可以为两个绿色子像素、一个红色子像素及一个蓝色子像素。

其中，相邻的红色子像素、蓝色子像素和绿色子像素构成显示面板100的像素，多个像素发出的光相互配合，形成显示面板100的显示画面。

如图8所示，像素单元30包括像素电路31和发光器件32，像素电路31与发光器件32之间电连接，发光器件32在像素电路31提供的信号下发光。

像素电路31的结构包括多种，可以根据实际需要选择设置。例如，像素电路31的结构可以包括“6T1C”、“7T1C”、“6T2C”或“7T2C”等结构。此处，“T”表示为晶体管，位于“T”前面的数字表示为晶体管的数量，“C”表示为存储电容器，位于“C”前面的数字表示为存储电容器的数量。

示例性的，本公开中以像素电路31的结构为“7T1C”结构为例进行说明。其中，图9示意出了子像素的等效电路图。

示例性的，如图9所示，像素电路31包括：第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、开关晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7和存储电容器Cst。

示例性的，如图9所示，第二复位晶体管T7的控制极与复位信号端Reset电连接，第二复位晶体管T7的第一极与第一初始信号端Vinit1电连接，第二复位晶体管T7的第二极与第一节点N1电连接(也即与补偿晶体管T2的第二极电连接)。其中，第二复位晶体管T7被配置为，在复位信号端Reset所提供的复位信号的控制下导通，将从第一初始信号端Vinit1接收的第一初始信号传输至第一节点N1，对第一节点N1进行复位。

示例性的，如图9所示，第一复位晶体管T1的控制极与第一扫描信号端Scan1电连接，第一复位晶体管T1的第一极与第二初始信号端Vinit2电连接，第一复位晶体管T1的第二极与第四节点N4电连接。其中，第一复位晶体管T1被配置为，在第一扫描信号端Scan1所提供的扫描信号的控制下导通，将从第二初始信号端Vinit2处接收的第二初始信号传输至第四节点N4，对第四节点N4进行复位。

示例性的，如图9所示，开关晶体管T4的控制极与第一扫描信号端Scan1电连接，开关晶体管T4的第一极与数据线Data电连接，开关晶体管T4的第二极与第二节点N2电连接。其中，开关晶体管T4被配置为，在第一扫描信号端Scan1所提供的扫描信号的控制下导通，将数据线Data所传输的数据信号传输至第二节点N2。

示例性的，如图9所示，驱动晶体管T3的控制极与第一节点N1电连接，驱动晶体管T3的第一极与第二节点N2电连接，驱动晶体管T3的第二极与第三节点N3电连接。其中，驱动晶体管T3被配置为，在第一节点N1的电压的控制下导通，将来自第二节点N2的信号(例如为数据信号)传输至第三节点N3。

示例性的，如图9所示，补偿晶体管T2的控制极与第一扫描信号端Scan1电连接，补偿晶体管T2的第一极与第三节点N3电连接，补偿晶体管T2的第二极与第一节点N1电连接。其中，补偿晶体管T2被配置为，在第一扫描信号端Scan1所提供的扫描信号的控制下导通，将来自第三节点N3的信号(例如为数据信号)传输至第一节点N1。

示例性的，如图9所示，第一发光控制晶体管T5的控制极与使能信号端EM电连接，第一发光控制晶体管T5的第一极与第一电压信号端VDD电连接，第一发光控制晶体管T5的第二极与第二节点N2电连接。其中，第一发光控制晶体管T5被配置为，在使能信号端EM所提供的使能信号的控制下导通，将从第一电压信号端VDD接收的电压信号传输至第二节点N2。

示例性的，如图9所示，第二发光控制晶体管T6的控制极与使能信号端EM电连接，第二发光控制晶体管T6的第一极与第三节点N3电连接，第二发光控制晶体管T6的第二极与第四节点N4电连接。其中，第二发光控制晶体管T6被配置为，在使能信号端EM所提供的使能信号的控制下导通，将来自第三节点N3的电压信号传输至第四节点N4。

示例性的，如图9所示，存储电容器Cst的第一极与第一节点N1电连接，存储电容器Cst的第二极与第一电压信号端VDD电连接。

发光器件32的一端(例如下文中提到的发光器件32中的第二电极)与第四节点N4电连接，另一端(例如下文中提到的发光器件32中的第一电极)与公共电压端VSS电连接。

上面是以像素电路31中的各个晶体管均为LTPS(低温多晶硅，Low TemperaturePoly-Silicon)型晶体管为例进行介绍的。

当然，像素电路31中的补偿晶体管T2和第二复位晶体管T7可以为LTPO(低温多晶氧化物，Low Temperature Polycrystalline Oxide)型晶体管，其余晶体管为LTPS型晶体管。在这种情况下，像素电路31的等效电路如图10所示，与上述图9的等效电路的区别在于，补偿晶体管T2的控制极与第二扫描信号端Scan2电连接，第二扫描信号端Scan2提供的扫描信号与第一扫描信号端Scan1提供的扫描信号不同。

在一些实施例中，如图8所示，第一像素单元301包括第一像素电路311，第二像素单元302包括第二像素电路321。像素电路31包括第一像素电路311和第二像素电路321，第一像素电路311的结构与第二像素电路321的结构可以相同，例如均为上述“7T1C”结构，由此可以简化像素电路31的制备工艺。

在一些示例中，如图5所示，上述岛部13上设置的第二像素单元302的数量为多个。位于同一行的多个岛部13中，各岛部13上的多个第二像素单元302的第二像素电路321，排列为同一行。

位于同一列的多个岛部13中，各岛部13上的多个第二像素单元302的第二像素电路321，排列为同一列。

例如，图5中第一方向X为行方向，第二方向Y为列方向，第三方向Z为衬底10的厚度所在的方向。

由此，位于副显示区A2的多个第二像素电路321排列为多行多列，从而使得多个第二像素电路321排布较为规整，有利于简化第二像素电路321及显示面板100的版图设计。

示例性的，如图11所示，多个像素单元30的多个像素电路31排列为多行。多行像素电路31包括多个第一类像素电路行33。第一类像素电路行33包括多个第一像素电路311和多个第二像素电路321，且，沿行方向，第一类像素电路行33的多个第一像素电路311位于副显示区A2的相对两侧。第一类像素电路行33从主显示区A1穿过副显示区A2。

如图11所示，显示面板100还包括：与第一类像素电路行33中各像素电路31电连接的第一类信号线40。第一类信号线40可以沿第一方向X延伸，第一方向X可以为多行像素电路31的行方向。第一类信号线40用于向第一类像素电路行33中各像素电路31传输信号。

沿行方向，第一类信号线40由主显示区A1，经过第一类像素电路行33的多个第二像素电路321所在的多个岛部13、及与多个岛部13同行设置的多个桥接部14，贯穿副显示区A2。

例如，第一类信号线40中，经过第一类像素电路行33的多个第二像素电路321所在的多个岛部13的部分，与该多个岛部13上的第二像素电路321，具有交叠部分。由此，便于第一类信号线40与第一类像素电路行33中的第二像素电路321的电连接。

采用上述设置方式，还可以使得第一类像素电路行33中的各像素电路31，与同一个第一类信号线40连接，使得位于同一行的多个像素电路31所接收的第一类信号线40所传输的信号的差异性较小，有利于降低显示面板100的主显示区A1和副显示区A2显示画面的差异性，提高显示面板100的显示效果。

且第一类信号线40的一部分，经过第一类像素电路行33的多个第二像素电路321所在的多个岛部13、及与多个岛部13同行设置的多个桥接部14，可以使得第一类信号线40的尺寸较短，有利于节约第一类信号线40的制备成本。

此外，第一类信号线40经多个岛部13及桥接部14贯穿副显示区A2，可以避免第一类信号线40对开口20的覆盖或遮挡，确保副显示区A2具有较高的透光率，从而确保光学元件200可以采集到较多的光线，确保光学元件200正常工作。

在一些示例中，如图11所示，上述多行像素电路31还包括：多个第二类像素电路行34。第二类像素电路行34包括多个第一像素电路311，沿行方向，第二类像素电路行34的多个第一像素电路311位于副显示区A2的相对两侧。

第二类像素电路行34中不包含第二像素电路321。

其中，沿列方向，相邻两个第一类像素电路行33之间，设置有至少一个第二类像素电路行34。

例如，如图11所示，在多个第一像素单元301的分布密度与多个第二像素单元302的分布密度相差较小的情况下，沿列方向，相邻两个第一类像素电路行33之间，设置有一个第二类像素电路行34。在这种情况下，开口20在衬底10所在平面上的正投影的面积相对较小。由此，可以使得副显示区A2的显示效果相对较好，显示面板100的显示区的显示均一性较好。

又如，在多个第一像素单元301的分布密度与多个第二像素单元302的分布密度相差较大的情况下，沿列方向，相邻两个第一类像素电路行33之间，设置有多个第二类像素电路行34。在这种情况下，开口20在衬底10所在平面上的正投影的面积相对较大。由此，可以使得显示面板100的副显示区A2的透光率较高，光学元件200采集的光线较多，使得其拍照效果较好。

如图11所示，上述显示面板100还包括：与第二类像素电路行34中各像素电路31电连接的第二类信号线50。第二类信号线50大致沿第一方向X延伸。

沿行方向，第二类信号线50中靠近副显示区A2的部分，沿副显示区A2的边界绕线至相邻的岛部13或桥接部14，并经过与相邻的岛部13或桥接部14同行设置的多个岛部13、多个桥接部14，贯穿副显示区A2。第二类信号线50经过第一像素电路311行中第二像素电路321所在的岛部13上，但并不与该岛部13上的第二像素电路321连接。

第二类信号线50贯穿副显示区A2，可以使得第二类信号线50的尺寸较小，避免第二类信号线50的大部分沿副显示区A2的边界延伸而使得第二类信号线50的长度较大。此外，第二类信号线50经多个岛部13及桥接部14贯穿副显示区A2，可以避免第二类信号线50对开口20的覆盖或遮挡，确保副显示区A2具有较高的透光率，从而确保光学元件200可以采集到较多的光线，确保光学元件200正常工作。

示例性的，如图11所示，第二类信号线50中位于岛部13上的部分，与位于岛部13上的第二像素电路321，无交叠。

由于岛部13上的第二像素电路321与相应的第一类信号线40连接，且第一类信号线40与其电连接的第二像素电路321具有交叠部分，因此，上述设置，可以使得第一类信号线40中位于岛部13上的部分，与第二类信号线50中位于岛部13上的部分之间的间距相对较大，可以确保第一类信号线40和第二类信号线50传输的电信号的准确性，相应地，第一类像素电路行33和第二类像素电路行34接收的信号较为准确，使得其电连接的发光器件32可以正常显示，进而使得显示面板100具有较好的显示效果，避免因第一类信号线40与第二类信号线50的间距较小，而导致第一类信号线40传输的信号与第二类信号线50传输的信号之间发生干扰，以及避免第二类信号线50与岛部13上的第二像素电路321误连接。

示例性的，如图11所示，第二类信号线50中位于岛部13上的部分，沿岛部13的边界绕线设置，且其与岛部13的边界线之间有一定的距离。由此，可以使得多个第二类信号线50的排布较为规整，多个第二类信号线50规整排布后占据的岛部13的面积较小，从而便于岛部13上的其他结构(例如第一类信号线40、第二像素电路321等)的排布设计。此外，从显示面板100及显示装置1000的制备来说，上述设置可以使得岛部13的面积设计的相对较小，而将开口20的面积设计的较大，从而有利于提高显示面板100的副显示区A2的透光率，使得更多的光线经开口20入射至光学元件200，提高光学元件200如摄像头的拍照质量。

示例性的，第一类信号线40传输的信号与第二类信号线50传输的信号，相同。此外，由于第一类信号线40及第二类信号线50均从主显示区A1贯穿副显示区A2，由此，可以使得第一类信号线40与第二类信号线50传输的信号，从主显示区A1至副显示区A2的传输路径大致相同，第一类信号线40传输的信号的损耗与第二类信号线50传输的信号的损耗大致相同，有利于降低第一类像素电路行33中的像素电路31与第二类像素电路行34中的像素电路31接收到信号的差异，有利于提高显示面板100的显示效果。

上述第一类信号线40包括扫描信号线、使能信号线和初始信号线中至少一者。

例如，第一类信号线40包括扫描信号线、使能信号线或初始信号线。

又如，第一类信号线40包括扫描信号线和使能信号线，或，扫描信号线和初始信号线。

又如，第一类信号线40包括扫描信号线、使能信号线和初始信号线。

在第一类信号线40为扫描信号线的情况下，第一类信号线40可以与像素电路31的第一扫描信号端Scan1或第二扫描信号端Scan2电连接，向第一扫描信号端Scan1或第二扫描信号端Scan2传输扫描信号。

在第一类信号线40为使能信号线的情况下，第一类信号线40可以与像素电路31的使能信号端EM电连接，向使能信号端EM传输使能信号。

在第一类信号线40为第一初始信号线VinL(参考图16)的情况下，第一类信号线40可以与像素电路31的第一初始信号端Vinit1电连接，向第一初始信号端Vinit1传输第一初始信号。

在第一类信号线40为第二初始信号线的情况下，第一类信号线40可以与像素电路31的第二初始信号端Vinit2电连接，向第二初始信号端Vinit2传输第二初始信号。

由于本行像素电路的复位信号一般由下一行像素电路的扫描信号线提供，因此，此处的第一类信号线40也可以包括复位信号线。在第一类信号线40为复位信号线的情况下，第一类信号线40可以与像素电路31的复位信号端Reset电连接，向复位信号端Reset传输复位信号。

可以理解的是，如图11所示，多行像素电路31还包括多个第三类像素电路行35，第三类像素电路行35包括多个第一像素电路311。第三类像素电路行35中的多个第一像素电路311均位于副显示区A2沿第一方向X的同一侧。

显示面板100还包括：与第三类像素电路行35中的多个像素电路31电连接的第六类信号线51。第六类信号线51沿第一方向X延伸，且第六类信号线位于主显示区A1。

第六类信号线51传输的信号与上述第一类信号线40传输的信号相同。

在一些示例中，如图12所示，多个像素单元30的多个像素电路31排列为多列，多列像素电路31包括多个第一类像素电路列36。第一类像素电路列36包括多个第一像素电路311和多个第二像素电路321。沿列方向，第一类像素电路列36的多个第一像素电路311位于副显示区A2的相对两侧。第一类像素电路列36从主显示区A1穿过副显示区A2。

如图12及图13所示，显示面板100还包括：与第一类像素电路列36中各像素电路31电连接的第三类信号线60。

沿列方向，第三类信号线60由主显示区A1，经过第一类像素电路列36的多个第二像素电路321所在的多个岛部13、及与多个岛部13同列设置的多个桥接部14，贯穿副显示区A2。

例如，第三类信号线60中，经过第一类像素电路列36的多个第二像素电路321所在的多个岛部13的部分，与该多个岛部13上的第二像素电路321，具有交叠部分。由此，便于第三类信号线60与第一类像素电路列36中的第二像素电路321的电连接。

采用上述设置方式，还可以使得第一类像素电路列36中的各像素电路31，与同一个第三类信号线60连接，使得位于同一列的多个像素电路31所接收的第三类信号线60所传输的信号的差异性较小，有利于降低显示面板100的主显示区A1和副显示区A2显示画面的差异性，提高显示面板100的显示效果。

且第三类信号线60的一部分经过第一类像素电路列36的多个第二像素电路321所在的多个岛部13、及与多个岛部13同列设置的多个桥接部14，可以使得第三类信号线60的尺寸较短，有利于节约第三类信号线60的制备成本。

此外，第三类信号线60经多个岛部13及桥接部14贯穿副显示区A2，可以避免第三类信号线60对开口20的覆盖或遮挡，确保副显示区A2具有较高的透光率，从而确保光学元件200可以采集到较多的光线，确保光学元件200正常工作。

示例性的，如图12所示，多列像素电路31还包括多个第二类像素电路列37。第二类像素电路列37包括多个第一像素电路311，沿列方向，第二类像素电路列37的多个第一像素电路311位于副显示区A2的相对两侧。

第二类像素电路列37中不包含第二像素电路321。

沿行方向，相邻两个第一类像素电路列36之间，设置有至少一个第二类像素电路列37。

例如，在多个第一像素单元301的分布密度与多个第二像素单元302的分布密度相差较小的情况下，沿行方向，相邻两个第一类像素电路列36之间，设置有一个第二类像素电路列37。在这种情况下，开口20在衬底10所在平面上的正投影的面积相对较小，由此，可以使得副显示区A2的显示效果相对较好，显示面板100的显示区的显示均一性较好。

又如，在多个第一像素单元301的分布密度与多个第二像素单元302的分布密度相差较大的情况下，沿行方向，相邻两个第一类像素电路列36之间，设置有多个第二类像素电路列37。在这种情况下，开口20在衬底10所在平面上的正投影的面积相对较大。由此，可以使得显示面板100的副显示区A2的透光率较高，光学元件200采集的光线较多，使得其拍照效果较好。

可以理解的是，与第二类像素电路列37电连接的信号线的排布方式有多种，可以根据实际需要进行选择。

在一些示例中，如图12所示，显示面板100还包括：与第二类像素电路列37中各像素电路31电连接的第四类信号线70。第四类信号线70大致沿第二方向Y延伸。第二方向Y为多列像素电路31的列方向，第一方向X与第二方向Y之间具有夹角，该夹角可以为90°。

沿列方向，第四类信号线70中靠近副显示区A2的部分，沿副显示区A2的边界绕线至相邻的岛部13或桥接部14，并经过与相邻的岛部13或桥接部14同列设置的多个岛部13、多个桥接部14，贯穿副显示区A2。第四类信号线70经过第一像素电路311列中第二像素电路321所在的岛部13上，但并不与该第二像素电路321连接。

第四类信号线70贯穿副显示区A2，可以使得第四类信号线70的尺寸较小。此外，第四类信号线70经多个岛部13及桥接部14贯穿副显示区A2，可以避免第四类信号线70对开口20的覆盖或遮挡，确保副显示区A2具有较高的透光率，从而确保光学元件200可以采集到较多的光线，确保光学元件200正常工作。

示例性的，第四类信号线70中位于岛部13上的部分，与位于岛部13上的第二像素电路321，无交叠。

由于岛部13上的第二像素电路321与相应的第三类信号线60连接，且第三类信号线60与其电连接的第二像素电路321具有交叠部分，因此，上述设置，可以使得第三类信号线60中位于岛部13上的部分，与第四类信号线70中位于岛部13上的部分之间的间距相对较大，可以确保第三类信号线60和第四类信号线70传输的信号的准确性，相应地，第一类像素电路列36和第二类像素电路列37接收的信号较为准确，使得与其电连接的发光器件32可以正常显示，进而使得显示面板100具有较好的显示效果，避免因第三类信号线60与第四类信号线70的间距较小而导致第三类信号线60传输的信号与第四类信号线70传输的信号之间发生干扰，以及避免第四类信号线70与岛部13上的第二像素电路321误连接。

示例性的，如图12所示，第四类信号线70中位于岛部13上的部分，沿岛部13的边界绕线设置，且其与岛部13的边界线之间有一定的距离。由此，可以使得多个第四类信号线70的排布较为规整，多个第四类信号线70规整排布后占据的岛部13的面积较小，从而便于岛部13上的其他结构(例如第三类信号线60、第二像素电路321等)的排布设计。此外，从显示面板100及显示装置1000的制备来说，上述设置可以使得岛部13的面积设计的相对较小，而将开口20的面积设计的较大，从而有利于提高显示面板100的副显示区A2的透光率，使得更多的光线经开口20入射至光学元件200，提高光学元件200如摄像头的摄像质量。

在另一些示例中，如图13所示，显示面板100还包括：与第二类像素电路列37中各像素电路31电连接的第四类信号线70。第四类信号线70位于主显示区A1。

沿列方向，第四类信号线70中靠近副显示区A2的部分，沿副显示区A2的边界绕线。第四类信号线70中靠近副显示区A2的部分，从副显示区A2的第一侧沿副显示区A2的边界绕线至副显示区A2的第二侧。副显示区A2的第一侧及副显示区A2的第二侧为，副显示区A2沿行方向的相对两侧。

例如，第四类信号线70包括依次连接的第一子部701、第二子部702和第三子部703，其中，第一子部701与第三子部703大致位于一条直线上，第一子部701与第三子部703位于副显示区A2沿第一方向X的相对两侧。第二子部702的一端与第一子部701连接，另一端沿副显示区A2的边界，从副显示区A2沿第一方向X的一侧，绕线至副显示区A2沿第一方向X的另一侧，与第三子部703连接。

上述设置方式，第四类信号线70仅位于主显示区A1，可以使得副显示区A2的岛部13及桥接部14上设置的信号线的数量较少，在显示面板100的制备过程中，可以将岛部13及桥接部14的面积设置的相对较小，而将开口20的面积设置的相对较大，从而使得从开口20进入光学元件200的光线较多，进而有利于提高光学元件200如摄像头的摄像质量。

示例性的，上述第三类信号线60传输的信号与第四类信号线70传输的信号，相同。此外，由于第三类信号线60及第四类信号线70均从主显示区A1贯穿副显示区A2，由此，可以使得第三类信号线60与第四类信号线70传输的信号，从主显示区A1至副显示区A2的传输路径大致相同，第三类信号线60传输的信号的损耗与第四类信号线70传输的信号的损耗大致相同，有利于降低第一类像素电路列36中的像素电路31与第二类像素电路列37中的像素电路31接收到信号的差异，有利于提高显示面板100的显示效果。

上述第三类信号线60包括数据信号线DataL和第一电压信号线VDDL中的至少一者。例如，第三类信号线60包括数据信号线或第一电压信号线。又如，第三类信号线60包括数据信号线和第一电压信号线。

在第三类信号线60为数据信号线DataL的情况下(参考图18)，第三类信号线60与像素电路31的数据信号端Data电连接，为数据信号端Data传输数据信号。

在第三类信号线60为第一电压信号线的情况下，第三类信号线60与像素电路31的第一电压信号端VDD电连接，为第一电压信号端传输第一电压信号。

当然，第四类信号线70也可以包括数据信号线DataL(参考图19及图20)和第一电压信号线VDDL中的至少一者。

可以理解的是，如图12所示，多列像素电路31还包括多个第三类像素电路列38，第三类像素电路列38包括多个第一像素电路311。第三类像素电路列38中的多个第一像素电路311均位于副显示区A2的同一侧。

显示面板100还包括：与第三类像素电路行35中的多个像素电路31电连接的第七类信号线71。第七类信号线71沿第二方向Y延伸，且第七类信号线71位于主显示区A1(详见图17)。

第七类信号线71传输的信号与上述第三类信号线60传输的信号相同。

在一些实施例中，如图14～图20所示，显示面板100包括：依次设置在衬底10一侧的有源层PL、第一导电层Gate1、第二导电层Gate2、第三导电层SD1、第四导电层SD2。

其中，图14示出了有源层PL的俯视结构。图15示出了有源层PL、第一导电层Gate1叠层设置的一种俯视结构。图16示出了有源层PL、第一导电层Gate1、第二导电层Gate2叠层设置的一种俯视结构。图17示出了第三导电层SD1的一种俯视结构。图18示出了有源层PL、第一导电层Gate1、第二导电层Gate2、第三导电层SD1叠层设置的一种俯视结构。图19示出了第四导电层SD2的一种俯视结构。图20示出了有源层PL、第一导电层Gate1、第二导电层Gate2、第三导电层SD1、第四导电层SD2叠层设置的一种俯视结构。

可以理解的是，上述多个膜层中，任意相邻两个膜层之间可以具有绝缘层(图中未示意)。

示例性的，有源层PL的材料可以包括非晶硅、单晶硅、多晶硅等半导体材料。

示例性的，第一导电层Gate1、第二导电层Gate2、第三导电层SD1、第四导电层SD2的材料均为可导电材料。第一导电层Gate1、第二导电层Gate2的材料例如可以相同，第三导电层SD1、第四导电层SD2的材料例如可以相同。

例如，上述可导电材料可以为金属材料，该金属材料例如为Al(铝)、Ag(银)、Cu(铜)、Cr(铬)等。

需要说明的是，有源层PL在衬底10上的正投影，与第一导电层Gate1在衬底10上的正投影具有交叠。其中，在有源层PL远离衬底10的一侧形成第一导电层Gate1后，可以第一导电层Gate1为掩膜，对有源层PL进行掺杂处理，使得有源层PL中被第一导电层Gate1覆盖的部分，构成部分晶体管的有源图案，使得有源层PL中未被第一导电层Gate1覆盖的部分，构成导体，该导体可以构成部分晶体管的第一极或第二极。第一导电层Gate1与有源层PL交叠的部分，构成部分晶体管的栅极图案。

当然，以上是针对像素电路31中的晶体管均为LTPS型晶体管的情况，对显示面板100的介绍。在像素电路31中的晶体管包括LTPO型晶体管的情况下，显示面板100还包括：第二有源层PO和第五导电层Gate3，其中，第二有源层PO位于第二导电层Gate2与第三导电层SD1之间，第五导电层Gate3位于第二有源层PO与第三导电层SD1之间。

示例性的，第二有源层PO的材料可以包括金属氧化物半导体材料，例如铟镓锌氧化物(Indium gallium zinc oxide，简称IGZO)等。

为方便描述，下面以像素电路31中的晶体管均为LTPS型晶体管的情况，对显示面板100进行介绍。

上述第一类信号线40、第二类信号线50可以位于第一导电层Gate1，也可以位于第二导电层Gate2。

如图17～图20所示，上述第四类信号线70中位于主显示区A1的部分，设置在第三导电层SD1，第四类信号线70中位于副显示区A2的部分，设置在第三导电层SD1和第四导电层SD2。第三类信号线60位于第三导电层SD1。

如图21～图24所示，上述显示面板100还包括：依次层叠在第四导电层SD2上的第二电极层AND、第一电极层NL。

上述第二电极层AND和第一电极层NL之间还设置有发光层，在第二电极层AND与发光层之间还设置有像素界定层PDL。

图21示出了第二电极层AND的一种俯视结构。图22示出了像素界定层PDL的一种俯视结构，其中，图22中方框为像素界定层PDL的开口的位置。图23示出了有源层PL、第一导电层Gate1、第二导电层Gate2、第三导电层SD1、第四导电层SD2、第二电极层AND、像素界定层PDL叠层设置的一种俯视结构。图23示出了有源层PL、第一导电层Gate1、第二导电层Gate2、第三导电层SD1、第四导电层SD2、第二电极层AND、像素界定层PDL及封装层ENL叠层设置的一种俯视结构。

在一些实施例中，像素单元30中的发光器件32包括：第一电极、发光层和第二电极。发光层在第一电极和第二电极提供的电压下发光。第一电极位于第一电极层NL，第二电极位于第二电极层AND。

如图25及图26所示，上述第一像素单元301还包括：位于第一像素电路311远离第一子衬底11一侧的第一电极图案322。该第一电极图案322构成第一像素单元301中发光器件32的第一电极，例如阴极。第一电极图案322用于传输公共电压。

多个第一电极图案322相连接、且呈一体结构。例如，呈一体结构的多个第一电极图案322之间，不存在镂空的部分。

第二像素单元302还包括：位于第二像素电路321远离岛部13一侧的第二电极图案323。该第二电极图案323构成第二像素单元302中发光器件32的第一电极，例如阴极。第二电极图案323也用于传输公共电压。

第二像素单元302中第二电极图案323的设置方式有多种，可以根据实际需要进行设置，本公开对此不作限制。

在一些示例中，如图25所示，显示面板100还包括位于桥接部14上的连接图案324。

在同一个岛部13上设置有多个第二像素单元的情况下，同一个岛部13上的多个像素单元的多个第二电极图案323之间相互连接，呈一体结构。相邻两个岛部13上的第二电极图案323，通过连接图案324相连接。

由此，可以使得多个第二电极图案323所传输的公共电压之间的差异性较小，使得每个第二像素单元302的发光器件32接收到的公共电压大致相同，从而使得各个第二像素单元302能够按照预设的亮度发光，提高显示面板100的副显示区A2的显示效果。

第二电极图案323还与第一电极图案322相连接。第二电极图案323可以与靠近副显示区A2边界的第一电极图案322直接连接，也可以通过连接图案324与第一电极图案322连接。由此，可以向第二电极图案323和第一电极图案322统一提供信号，使得第二电极图案323与第一电极图案322传输的公共电压之间的差异性较小，使得第二像素单元302的发光器件32与第一像素单元301的发光器件32接收到的公共电压大致相同，从而使得第一像素单元301及第二像素单元302均能够按照预设的亮度发光，提高显示面板100的主显示区A1和副显示区A2的显示一致性，提高显示面板100及显示装置1000的显示效果。

示例性的，如图24及图27所示，在第二电极图案323与连接图案322、第一电极图案322相连接的情况下，显示面板100还包括：位于副显示区A2的多个第一阻挡坝组81。

图24及图27中，为示意清晰，仅示意出了第二电极图案323在开口20周围的边界线323L，相邻两个边界线323L之间为连接图案322和第二电极图案323。

一个第一阻挡坝组81环绕一个开口20。第一阻挡坝组81还位于第二像素电路321与相邻的开口20之间。

一部分第一阻挡坝组81位于副显示区A2，该部分第一阻挡坝80位于岛部13上及桥接部14上，且与相应的到岛部13及桥接部14的边界线有一定的间距。

第一阻挡坝组81的存在，可以阻止外界水氧从开口20的侧壁进入岛部13或桥接部14，避免岛部13上的第二像素单元302中的第二像素电路321受到水氧侵蚀而影响其信号的传输，以及避免与第二像素电路321对应的发光器件受到水氧侵蚀而影响其发光寿命。

在形成第一阻挡坝组81后发光层及第二电极图案323的制备过程中，一般需要先制备发光薄膜，发光薄膜覆盖第二像素电路及第一阻挡坝组81，然后在发光薄膜上制备第一电极薄膜，发光薄膜和第一电极薄膜，均在第一阻挡坝组81远离第二像素电路的一侧断开，形成发光层及第二电极图案。

而，一个桥接部14上设置有两个第一阻挡坝组81，连接图案322位于桥接部14上，且位于该两个第一阻挡坝组81之间。

如图24、图27及图28所示，上述第一阻挡坝组81包括：至少一个阻挡坝80。

示例性的，如图28所示，第一阻挡坝组81包括一个阻挡坝80，该阻挡坝80在沿与其延伸方向垂直的方向上，且沿与其相邻的开口20指向岛部的方向上的尺寸L1，可以为5μm、6μm或7μm。

示例性的，第一阻挡坝组81包括多个阻挡坝80。该多个阻挡坝80之间同心、间隔设置。此处的同心指的是，多个阻挡坝80在衬底10所在平面的正投影的形状的中心，相同。

如图28所示，相邻两个阻挡坝80之间具有一定的间距L2，该间距例如可以为2.5μm、3μm、3.5μm、4μm或5μm。

例如，在第一阻挡坝80包括两个阻挡坝80的情况下，该两个阻挡坝80之间的间距L2可以为5μm，每个阻挡坝80在沿与其延伸方向垂直的方向上，且沿与其相邻的开口20指向岛状结构的方向上的尺寸L1，也可以为5μm。

又如，在第一阻挡坝80包括三个阻挡坝80的情况下，该三个阻挡坝80中任意相邻两个阻挡坝80之间的间距L2可以为3μm，每个阻挡坝80在沿与其延伸方向垂直的方向上，且沿与其相邻的开口20指向岛状结构的方向上的尺寸L1，也可以为3μm。

可以理解的是，在显示面板的第三导电层SD1与第四导电层SD2之间设置有平坦层PLN，在第四导电层SD2与第二电极层AND之间设置有第一钝化层PVX1，对平坦层PLN、第一钝化层PVX1中位于第二像素电路与开口(此处指待形成开口的区域，开口在形成阻挡坝后制备)之间的部分，进行刻蚀，刻蚀形成凹槽，凹槽的底部位于平坦层PLN的内部，平坦层PLN及第一钝化层PVX1中位于相邻两个凹槽之间的部分形成一个阻挡坝80(参考图28，其中，第二钝化层PVX2位于第二电极层远离衬底的一侧，层间介质层ILD位于第二导电层与第三导电层之间)。

由此，阻挡坝80相对于凹槽来说，具有一定的段差，在制备位于岛部13上发光器件的过程中，第一电极层的材料会部分掉落至凹槽内，而部分位于阻挡坝80上，由此，凹槽内及阻挡坝80上的第一电极层的材料之间断开，使得形成的第二电极图案323在阻挡坝80处断开。

在另一些示例中，如图26、图33及图34所示，在同一个岛部13上设置有多个第二像素单元的情况下，同一个岛部13上的多个像素单元的多个第二电极图案323之间相互连接，呈一体结构。不同岛部13上的第二电极图案323，相互独立设置。

例如，相邻的两个岛部上的第二电极图案323之间断开设置。

示例性的，在不同岛部13上的第二电极图案323相互独立设置的情况下，如图29～图31所示，显示面板100还包括：第五类信号线90。

第五类信号线90包括：沿列方向延伸的至少一条第一子信号线91，以及，沿行方向延伸的多条第二子信号线92。

第一子信号线91可以位于主显示区A1。例如，在第五类信号线90包括两条第一子信号线91的情况下，两条第一子信号线91可以分别位于副显示区A2沿第一方向X的相对两侧。

第二子信号线92位于副显示区A2，并经过位于同一行的多个岛部13、多个桥接部14延伸至主显示区A1，与第一子信号线91连接。第二子信号线92还与其所经过的各岛部13上的第二电极图案323连接。第五类信号线90用于向各岛部13上的第二电极图案323传输公共电压信号。

示例性的，第一子信号线91、第二子信号线92及第二电极图案323位于不同层。

例如，第一子信号线91位于第三导电层SD1，第二子信号线92位于第一导电层Gate1，而第二电极图案323位于第一电极层NL。

例如，如图30～图32所示，第五类信号线90还包括：位于第二电极层AND的转接图案93。第二子信号线92通过贯穿第二导电层Gate2、第三导电层SD1、第四导电层SD2的过孔与转接图案93电连接，转接图案93经过过孔与第二电极图案323电连接。第二子信号线92还通过贯穿第二导电层Gate2的过孔与第一子信号线91电连接。

图29示出了第一导电层Gate1的另一种俯视结构。图30示出了第三导电层SD1的另一种俯视结构。图31示出了有源层PL、第一导电层Gate1、第二导电层Gate2、第三导电层SD1、第四导电层SD2叠层设置的另一种俯视结构。图32示出了第二电极层AND的另一种俯视结构。图33示出了有源层PL、第一导电层Gate1、第二导电层Gate2、第三导电层SD1、第四导电层SD2、第二电极层AND叠层设置的另一种俯视结构。

示例性的，如图33及图34所示，显示面板100还包括：第二阻挡坝组82和位于副显示区A2的多个第三阻挡坝组83。

图33及图34中，为示意清晰，仅示意出了第二电极图案323在开口20周围的边界线323L，边界线323L围成的区域内为第二电极图案323。

第二阻挡坝组82沿副显示区A2的边界设置，并环绕副显示区A2。

一个第三阻挡坝组83位于一个岛部13上，第三阻挡坝组83沿相应的岛部13的边界设置，并环绕相应的岛部13上的第二像素单元302。

示例性的，第二阻挡坝组82包括：至少一个阻挡坝80；在第二阻挡坝组82包括多个阻挡坝80的情况下，多个阻挡坝80之间同心、间隔设置。

第三阻挡坝组83包括：至少一个阻挡坝80；在第二阻挡坝组82包括多个阻挡坝80的情况下，多个阻挡坝80之间同心、间隔设置。

第二电极图案的边界线323L可以位于相邻两个阻挡坝80之间，也可以与第三阻挡坝83的外边界大致重合。

可以理解的是，第二阻挡坝组82中的至少一个阻挡坝80，与第三阻挡坝组83中的至少一个阻挡坝80的制备过程，可以参考上述第一阻挡坝组81中的至少一个阻挡坝80的制备过程。第二阻挡坝组82中每个阻挡坝80的尺寸及第三阻挡坝组83中每个阻挡坝80的尺寸，可以参考上述第一阻挡坝组81中阻挡坝80的尺寸，此处不再赘述。

如图24、图27、图28、图33及图34所示，显示面板100还包括：位于第一电极层NL远离衬底一侧的封装层ENL。

在图24、图27、图33及图34的俯视图中，为示意清晰，仅示意出了封装层ENL的边界。可以理解的是，除开口20外的其他区域，均被封装层ENL覆盖。

例如，该封装层ENL可以为薄膜封装层，薄膜封装层可以对上述像素单元进行封装，使得像素电路31及发光器件32与外界的水汽等隔离开，进而可以提高发光器件32的发光性能及发光寿命，避免在水汽入侵的情况下，水汽对像素电路31以及发光器件32的氧化。

与位于开口20同一侧的阻挡坝80、第二电极图案的边界线323L相比，封装层ENL的边界线与开口20之间的距离最近。

封装层ENL包括：无机封装层及有机封装层。无机封装层可以包括第一无机封装层ENL1及第二无机封装层ENL3。有机封装层ENL2可以位于第一无机封装层ENL1和第二无机封装层ENL3之间。

例如，无机封装层的材料可以为无机材料，可以采用气相沉积工艺制备形成无机封装层。有机封装层的材料可以为有机材料，可以采用喷墨打印工艺形成有机封装层。无机封装层的材料可以为OC(Optical Clear，光学透明)胶，有利于对岛部13上的像素单元进行封装。

可以理解的是，有机封装层ENL2主要用于平坦化、缓解应力，无机封装层中的第一无机封装层ENL1和第二无机封装层ENL3主要用于阻隔水氧，并对位于第一无机封装层ENL1和第二无机封装层ENL3之间的有机封装层ENL2形成包裹。以第一阻挡坝组81为例，由于第一阻挡坝组81具有一定的高度，进而可以利用第一阻挡坝组81对有机封装层ENL2的材料进行阻挡，使得有机封装层ENL2在第一阻挡坝组81所围成的区域内，而第一阻挡坝组81所围成的区域外则没有有机封装层ENL2。无机封装层则覆盖在第一阻挡坝组81上。

下面对显示面板100上开口20的形成进行简单介绍。在显示面板100包括连接图案324的情况下，在形成第一阻挡坝组81后，在第一阻挡坝组81及像素电路31远离衬底10的一侧依次形成第二电极层AND、发光层、第一电极层NL、封装层ENL，然后对待形成开口区域的封装层ENL、第一电极层NL、衬底10进行刻蚀，形成贯穿显示面板100的开口20。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (25)

1.一种显示面板，其特征在于，所述显示面板具有主显示区，以及位于所述主显示区至少一侧的副显示区；所述显示面板包括：

衬底；

位于所述衬底一侧的多个像素单元；所述多个像素单元包括：多个第一像素单元和多个第二像素单元；所述多个第一像素单元位于所述主显示区，所述多个第二像素单元位于所述副显示区；所述主显示区的透光率小于所述副显示区的透光率；

至少贯穿所述衬底的多个开口；所述多个开口位于所述副显示区，且所述多个开口中的至少一个开口周围环设有多个所述第二像素单元，所述多个开口在所述衬底的正投影与所述多个第二像素单元在所述衬底的正投影无交叠。

2.根据权利要求1所述的显示面板，其特征在于，所述衬底包括：位于所述主显示区的第一子衬底，及位于所述副显示区的第二子衬底；所述第一子衬底和所述第二子衬底相连接；所述多个第一像素单元位于所述第一子衬底上；

所述第二子衬底包括：

多个岛部，排列为多行多列；各岛部上设置有至少一个第二像素单元；

多个桥接部，位于同一行的多个岛部之间和位于同一列的多个岛部之间；相邻两个岛部通过所述桥接部相连接；所述至少一个开口周围环设有多个所述岛部和多个所述桥接部。

3.根据权利要求2所述的显示面板，其特征在于，所述像素单元包括像素电路，所述第一像素单元包括第一像素电路，所述第二像素单元包括第二像素电路；

所述多个像素单元的多个像素电路排列为多行，所述多行像素电路包括多个第一类像素电路行；所述第一类像素电路行包括多个所述第一像素电路和多个所述第二像素电路；沿行方向，所述第一类像素电路行的多个所述第一像素电路位于所述副显示区的相对两侧；

所述显示面板还包括：与所述第一类像素电路行中各像素电路电连接的第一类信号线；

沿所述行方向，所述第一类信号线由所述主显示区，经过所述第一类像素电路行的多个第二像素电路所在的多个岛部、及与所述多个岛部同行设置的多个桥接部，贯穿所述副显示区。

4.根据权利要求3所述的显示面板，其特征在于，所述多行像素电路还包括多个第二类像素电路行；所述第二类像素电路行包括多个所述第一像素电路，沿所述行方向，所述第二类像素电路行的多个所述第一像素电路位于所述副显示区的相对两侧；沿列方向，相邻两个所述第一类像素电路行之间，设置有至少一个所述第二类像素电路行；

所述显示面板还包括：与所述第二类像素电路行中各像素电路电连接的第二类信号线；

沿所述行方向，所述第二类信号线中靠近所述副显示区的部分，沿所述副显示区的边界绕线至相邻的岛部或桥接部，并经过与所述相邻的岛部或桥接部同行设置的多个岛部、多个桥接部，贯穿所述副显示区。

5.根据权利要求4所述的显示面板，其特征在于，所述第二类信号线中位于所述岛部上的部分，沿所述岛部的边界绕线设置。

6.根据权利要求4或5所述的显示面板，其特征在于，所述第二类信号线中位于所述岛部上的部分，与位于所述岛部上的第二像素电路，无交叠。

7.根据权利要求4～6中任一项所述的显示面板，其特征在于，所述第一类信号线传输的信号与所述第二类信号线传输的信号，相同。

8.根据权利要求3～7中任一项所述的显示面板，其特征在于，所述第一类信号线包括 扫描信号线、使能信号线和初始信号线中至少一者。

9.根据权利要求2～8中任一项所述的显示面板，其特征在于，所述岛部上设置的第二像素单元的数量为多个；位于同一行的多个岛部中，各所述岛部上的多个第二像素单元的第二像素电路，排列为同一行。

10.根据权利要求2～9中任一项所述的显示面板，其特征在于，所述像素单元包括像素电路，第一像素单元包括第一像素电路，第二像素单元包括第二像素电路；

所述多个像素单元的多个像素电路排列为多列，所述多列像素电路包括多个第一类像素电路列；所述第一类像素电路列包括多个所述第一像素电路和多个所述第二像素电路；沿列方向，所述第一类像素电路列的多个所述第一像素电路位于所述副显示区的相对两侧；

所述显示面板还包括：与所述第一类像素电路列中各像素电路电连接的第三类信号线；

沿所述列方向，所述第三类信号线由所述主显示区，经过所述第一类像素电路列的多个第二像素电路所在的多个岛部、及与所述多个岛部同列设置的多个桥接部，贯穿所述副显示区。

11.根据权利要求10所述的显示面板，其特征在于，所述多列像素电路还包括多个第二类像素电路列；第二类像素电路列包括多个所述第一像素电路，沿所述列方向，所述第二类像素电路列的多个所述第一像素电路位于所述副显示区的相对两侧；沿行方向，相邻两个所述第一类像素电路列之间，设置有至少一个所述第二类像素电路列；

所述显示面板还包括：与所述第二类像素电路列中各像素电路电连接的第四类信号线；

沿所述列方向，所述第四类信号线中靠近所述副显示区的部分，沿所述副显示区的边界绕线至相邻的岛部或桥接部，并经过与所述相邻的岛部或桥接部同列设置的多个岛部、多个桥接部，贯穿所述副显示区。

12.根据权利要求11所述的显示面板，其特征在于，所述第四类信号线中位于所述岛部上的部分，沿所述岛部的边界绕线设置。

13.根据权利要求11或12所述的显示面板，其特征在于，所述第四类信号线中位于所述岛部上的部分，与位于所述岛部上的第二像素电路，无交叠。

14.根据权利要求10所述的显示面板，其特征在于，所述多列像素电路还包括多个第二类像素电路列；所述第二类像素电路列包括多个第一像素电路，沿所述列方向，所述第二类像素电路列的多个所述第一像素电路位于所述副显示区的相对两侧；沿行方向，相邻两个所述第一类像素电路列之间，设置有至少一个所述第二类像素电路列；

所述显示面板还包括：与所述第二类像素电路列中各像素电路电连接的第四类信号线；所述第四类信号线位于所述主显示区；

沿所述列方向，所述第四类信号线中靠近所述副显示区的部分，从所述副显示区的第一侧沿所述副显示区的边界绕线至所述副显示区的第二侧；所述副显示区的第一侧及所述副显示区的第二侧为，所述副显示区沿行方向的相对两侧。

15.根据权利要求10～14中任一项所述的显示面板，其特征在于，所述岛部上设置的所述第二像素单元的数量为多个；位于同一列的多个岛部中，各所述岛部上的多个第二像素单元的第二像素电路，排列为同一列。

16.根据权利要求10～14中任一项所述的显示面板，其特征在于，所述第三类信号线传输的信号与所述第四类信号线传输的信号，相同。

17.根据权利要求10～16中任一项所述的显示面板，其特征在于，所述第三类信号线包括数据信号线和第一电压信号线中的至少一者。

18.根据权利要求2～17中任一项所述的显示面板，其特征在于，所述像素单元包括像素电路；

所述第一像素单元包括第一像素电路，及位于所述第一像素电路远离所述第一子衬底一侧的第一电极图案；多个所述第一电极图案相连接、且呈一体结构；所述第二像素单元包括第二像素电路，及位于所述第二像素电路远离所述岛部一侧的第二电极图案；

其中，不同所述岛部上的第二电极图案，相互独立设置；或，所述显示面板包括位于所述桥接部上的连接图案；相邻两个所述岛部上的第二电极图案，通过所述连接图案相连接；所述第二电极图案还与所述第一电极图案相连接。

19.根据权利要求18所述的显示面板，其特征在于，在所述第二电极图案与所述连接图案、所述第一电极图案相连接的情况下，所述显示面板还包括：位于所述副显示区的多个第一阻挡坝组；

一个第一阻挡坝组环绕一个所述开口；所述第一阻挡坝组还位于所述第二像素电路与相邻的所述开口之间。

20.根据权利要求19所述的显示面板，其特征在于，所述第一阻挡坝组包括：至少一个阻挡坝；在所述第一阻挡坝组包括多个阻挡坝的情况下，所述多个阻挡坝之间同心、间隔设置。

21.根据权利要求18所述的显示面板，其特征在于，在不同所述岛部上的第二电极图案相互独立设置的情况下，

所述显示面板还包括：第五类信号线，所述第五类信号线用于传输公共电压信号；

所述第五类信号线包括：沿列方向延伸的至少一条第一子信号线，以及，沿行方向延伸的多条第二子信号线；

所述第一子信号线位于所述主显示区；所述第二子信号线经位于所述副显示区，并经过位于同一行的多个岛部、多个桥接部延伸至所述主显示区，与所述第一子信号线连接；所述第二子信号线还与其所经过的各所述岛部上的第二电极图案连接。

22.根据权利要求21所述的显示面板，其特征在于，所述第一子信号线、所述第二子信号线及所述第二电极图案位于不同层。

23.根据权利要求21或22所述的显示面板，其特征在于，所述显示面板还包括：第二阻挡坝组和位于所述副显示区的多个第三阻挡坝组；

所述第二阻挡坝组沿所述副显示区的边界设置，并环绕所述副显示区；

一个第三阻挡坝组位于一个所述岛部上，所述第三阻挡坝组沿相应的所述岛部的边界设置，并环绕相应的所述岛部上的第二像素单元。

24.根据权利要求23所述的显示面板，其特征在于，所述第二阻挡坝组包括：至少一个阻挡坝；在所述第二阻挡坝组包括多个阻挡坝的情况下，所述多个阻挡坝之间同心、间隔设置；

所述第三阻挡坝组包括：至少一个阻挡坝；在所述第二阻挡坝组包括多个阻挡坝的情况下，所述多个阻挡坝之间同心、间隔设置。

25.一种显示装置，其特征在于，所述显示装置包括：如权利要求1～24中任一项所述显示面板，以及光学元件；

所述光学元件位于所述显示面板的非出光侧，且位于所述显示面板的副显示区。