CN117038805A - 发光二极管及其制作方法 - Google Patents

发光二极管及其制作方法 Download PDF

Info

Publication number
CN117038805A
CN117038805A CN202310831906.7A CN202310831906A CN117038805A CN 117038805 A CN117038805 A CN 117038805A CN 202310831906 A CN202310831906 A CN 202310831906A CN 117038805 A CN117038805 A CN 117038805A
Authority
CN
China
Prior art keywords
electrode
layer
semiconductor layer
groove
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310831906.7A
Other languages
English (en)
Inventor
王绘凝
栗伟
吴志浩
梅劲
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202310831906.7A priority Critical patent/CN117038805A/zh
Publication of CN117038805A publication Critical patent/CN117038805A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种发光二极管及其制作方法，属于发光器件领域。所述发光二极管包括：衬底，依次层叠在所述衬底之上的第一导电型半导体层、有源层和第二导电型半导体层；贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层的第一凹槽，位于所述第一凹槽内的第一电极，所述第一电极与所述第一导电型半导体层电连接；贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层的第二凹槽，覆盖所述第二凹槽侧壁及底部的第一绝缘层，一端位于所述第二凹槽内另一端伸出所述第二凹槽的第二电极，所述第二电极伸出所述第二凹槽的部分与所述第二导电型半导体层电连接。

Description

发光二极管及其制作方法
技术领域
本公开涉及发光器件领域，特别涉及一种发光二极管及其制作方法。
背景技术
发光二极管(Light Emitting Diode，LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源，正在被迅速广泛地得到应用，如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。
相关技术中，LED包括衬底，依次层叠在衬底的第一导电型半导体层、量子阱发光层、第二导电型半导体层以及位于第一导电型半导体层之上的第一电极、位于第二导电型半导体层之上的第二电极。
相关技术中，第一导电型半导体层中的载流子在外接电场的作用下进入量子阱发光层中时，由于载流子质量较小，载流子的迁移率会较大，从而导致载流子极易发生泄露，从量子阱发光层中逃逸，导致LED发光效率变低。
发明内容
一方面，本公开实施例提供了一种发光二极管，所述发光二极管包括：
衬底，依次层叠在所述衬底之上的第一导电型半导体层、有源层和第二导电型半导体层；
贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层的第一凹槽，位于所述第一凹槽内的第一电极，所述第一电极与所述第一导电型半导体层电连接；
贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层的第二凹槽，覆盖所述第二凹槽侧壁及底部的第一绝缘层，一端位于所述第二凹槽内另一端伸出所述第二凹槽的第二电极，所述第二电极伸出所述第二凹槽的部分与所述第二导电型半导体层电连接。
可选地，所述第二凹槽的深度H2大于所述第一凹槽的深度H1。
可选地，所述发光二极管还包括：
覆盖所述第一导电型半导体层的表面、所述第二导电型半导体层的表面、所述第一电极的侧壁和所述第二电极的侧壁的钝化层；
位于所述第二导电型半导体层与所述钝化层之间的导电层，所述导电层与所述第二电极相接。
可选地，所述发光二极管还包括：
位于所述钝化层与所述第一导电型半导体层之间的第一电流阻挡层CBL，所述第一CBL具有第一通孔，所述第一电极穿过所述第一通孔与所述第一导电型半导体层电连接；
位于所述导电层与所述第二导电型半导体层之间的第二CBL，所述第二CBL具有第二通孔，所述第二电极穿过所述第二通孔延伸至所述第二凹槽内。
可选地，所述第一电极位于所述第一通孔中的第一部分的直径小于所述第一电极位于所述第一通孔外的第二部分的直径；
所述第二电极贯穿所述第二通孔且位于所述第二凹槽内的第一部分的直径小于所述第二电极位于所述第二通孔且同时位于所述第二凹槽外的第二部分的直径。
另一方面，提供了一种发光二极管的制作方法，所述方法包括：
在衬底上依次生长第一导电型半导体层、有源层和第二导电型半导体层；
制作第一凹槽和第二凹槽，所述第一凹槽贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层，所述第二凹槽贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层；
制作覆盖所述第二凹槽侧壁及底部的第一绝缘层；
制作第一电极和第二电极，所述第一电极位于所述第一凹槽内，所述第一电极与所述第一导电型半导体层电连接，所述第二电极的一端位于所述第二凹槽内，所述第二电极的另一端伸出所述第二凹槽，所述第二电极伸出所述第二凹槽的部分与所述第二导电型半导体层电连接。
可选地，所述第二凹槽的深度H2大于所述第一凹槽的深度H1。
可选地，所述方法还包括：
在所述第二导电型半导体层上制作导电层，所述导电层与所述第二电极相接；
制作钝化层，所述钝化层覆盖所述导电层的表面、所述第一导电型半导体层的表面、所述第二导电型半导体层的表面、所述第一电极的侧壁和所述第二电极的侧壁的钝化层。
可选地，所述制作第二电极，包括：
制作第二CBL，所述第二CBL具有第二通孔；
在所述第二凹槽中制作所述第二电极的第一部分；
在所述第二凹槽外制作穿过所述第二通孔与所述第一部分连接的所述第二电极的第二部分。
可选地，所述第一部分的直径小于所述第二部分的直径。
本公开实施例提供的技术方案带来的有益效果是：
在本公开实施例中，第二凹槽贯穿第二导电型半导体层、有源层并延伸至第一导电型半导体层内部，在第二凹槽侧壁及底部设置绝缘层，在绝缘层内设置第二电极，第二电极与有源层和第一导电型半导体层之间通过绝缘层绝缘。
第一电极与第一导电型半导体层接触，第一电极与第一导电型半导体层的第一接触面具有第一导电型半导体层的载流子。第二电极延伸到第一导电型半导体层内，第二电极低于所述第一接触面的部分与第一电极之间产生减速电场，会对第一导电型半导体层的载流子进行减速，阻碍第一导电型半导体层的载流子往第二导电型半导体层移动，从而使得载流子在有源层中移动的时间更多，避免载流子在复合前从有源层之中逃脱，提升发光二极管的量子效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管芯片的结构示意图；
图2是本公开实施例提供的一种载流子受力示意图；
图3是本公开实施例提供的一种外延层的结构示意图；
图4是本公开实施例提供的另一种外延层的结构示意图；
图5是本公开实施例提供的一种发光二极管芯片的结构示意图；
图6是本公开实施例提供的一种发光二极管的制作方法流程图；
图7是本公开实施例提供的另一种发光二极管的制作方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管芯片的结构示意图。参见图1，所述发光二极管芯片包括，衬底101，依次层叠在所述衬底101之上的第一导电型半导体层102、有源层103和第二导电型半导体层104。
贯穿所述第二导电型半导体层104、所述有源层103并延伸至所述第一导电型半导体层102的第一凹槽105，位于所述第一凹槽105内的第一电极113，所述第一电极113与所述第一导电型半导体层102电连接，第一电极113不直接与有源层103和第二导电型半导体层104电连接。
贯穿所述第二导电型半导体层104、所述有源层103并延伸至所述第一导电型半导体层102的第二凹槽106，覆盖所述第二凹槽106侧壁及底部的第一绝缘层107，一端位于所述第二凹槽106内另一端伸出所述第二凹槽106的第二电极114。所述第二电极114伸出所述第二凹槽106的部分与所述第二导电型半导体层104电连接，所述第二电极114不直接与第一导电型半导体层102、有源层103电连接。
在本公开实施例中，第二凹槽106贯穿第二导电型半导体层104、有源层103并延伸至第一导电型半导体层102内部，在第二凹槽106侧壁及底部设置第一绝缘层107，在第一绝缘层107内设置第二电极114，第二电极114与有源层103和第一导电型半导体层102之间通过第一绝缘层107绝缘。
第一电极与第一导电型半导体层接触，第一电极与第一导电型半导体层的第一接触面具有第一导电型半导体层的载流子。第二电极延伸到第一导电型半导体层内，第二电极低于所述第一接触面的部分与第一电极之间产生减速电场，会对第一导电型半导体层的载流子进行减速，阻碍第一导电型半导体层的载流子往第二导电型半导体层移动，从而使得载流子在有源层中移动的时间更多，避免载流子在复合前从有源层之中逃脱，提升发光二极管的量子效率。
再次参见图1，所述发光二极管还包括：钝化层115和导电层112。
钝化层115覆盖所述第一导电型半导体层102的表面、所述第二导电型半导体层104的表面、所述第一电极113的侧壁和所述第二电极114的侧壁；
导电层112位于所述第二导电型半导体层104与所述钝化层115之间，所述导电层112与所述第二电极114相接。
通过制作导电层112使所述第二电极114与所述第二导电型半导体层104电连接，并且该导电层覆盖第一导电型半导体层102的表面能够实现电流扩展效果。
在本公开实施例中，导电层112可以为透明导电层。
示例性地，导电层112的材料为铟锑氧化物(indium tin oxide，ITO)。
再次参见图1，所述发光二极管还包括第一电流阻挡层(Current BlockingLayer，CBL)108、第二CBL 110。
第一CBL 108位于所述钝化层115与所述第一导电型半导体层102之间，第一CBL108具有第一通孔109，所述第一电极113穿过所述第一通孔109与所述第一导电型半导体层102电连接。
第二CBL 110位于所述导电层112与所述第二导电型半导体层104之间，第二CBL110具有第二通孔111，所述第二电极114穿过所述第二通孔111延伸至所述第二凹槽106内。
制作分别环绕所述第一电极113底部、第二电极114底部的第一CBL 108、第二CBL110，所述第一CBL 108、第二CBL 110可以对载流子起阻隔作用。
如图1所示，所述第一电极113位于所述第一通孔109中的第一部分的直径小于所述第一电极113位于所述第一通孔109外的第二部分的直径；
所述第二电极114贯穿所述第二通孔111且位于所述第二凹槽106内的第一部分的直径小于所述第二电极114位于所述第二通孔111且同时位于所述第二凹槽106外的第二部分的直径。
值得说明的是，第二电极114的第二部分中位于通孔内和通孔外的部分的直径可以一致，也可以有变化。例如，所述第一电极113位于所述第一通孔109中的第一部分的最大直径小于所述第一电极113位于所述第一通孔109外的第二部分的最小直径；所述第二电极114位于所述第二凹槽106中的第一部分直径小于所述第二电极114位于所述第二通孔111且同时位于所述第二凹槽106外的第二部分的最小直径。
值得说明的是，针对图1中所示出的第一电极113，所述第一电极113的第一部分是指位于第一通孔109中的部分，所述第一电极113的第二部分是指位于第一通孔109外的第一电极113的部分。
所述第二电极114的第一部分是指位于第二凹槽106中的部分，所述第二电极114的第二部分是指位于第一凹槽106外的第二电极114的部分。
如图1所示，所述第二凹槽106的深度H2大于所述第一凹槽105的深度H1。
在该实现方式中，第一凹槽105的深度大于第二凹槽106，使得第二电极114的下端的位置低于第一电极113的下端位置，这样能够形成更好的减速电场。
在本公开实施例中，所述第一导电型半导体层102为N型半导体层，有源层103包括浅阱层、多量子阱(Multi Quantum Well，MQW)发光层，所述第二导电型半导体层104为P型半导体层，第一电极113为N电极，第二电极114为P电极。
在本公开实施例中，所述第二电极114包括位于第二凹槽106之中的第二电极114的第一部分及位于第二凹槽106外的第二电极114的第二部分。
在本公开实施例中，所述发光二极管芯片为正装发光二极管芯片。
其中，图1所述的LED芯片的结构中，第一凹槽105为台阶状结构。
在其他示例中，所述发光二极管芯片可以为倒装发光二极管芯片、垂直发光二极管芯片。
其中，倒装发光二极管芯片的电极位于同一侧，按照本公开实施例中正装发光二极管芯片的方式设计凹槽及电极即可。垂直发光二极管的电极分别位于芯片两端，按照同样的原理，反向延长第二电极及其凹槽至第一导电型半导体层中即可。
在本公开实施例中，LED芯片可以为蓝光LED芯片，也可以为红光LED芯片。蓝光LED芯片中外延片的结构参见图4，红光LED芯片中外延片的结构参见图5。
在另一种示例中，LED芯片还可以为其他LED，此处不加以赘述。
图2示出了第一电极和第二电极之间产生的电场对于载流子的电场力。
图2为本公开实施例提供的一种发光二极管中载流子受力的示意图。参见图2，图2仅示出了第二电极114对第一电极113处的载流子的电场力，所述第一导电型半导体层102为N型半导体层，第二导电型半导体层104为P型半导体层，所述第一电极113为N电极，第二电极114为P电极。
在第一电极113、第二电极114通电时，第一电极113接负电，第二电极114接正电。第一导电型半导体层102中的载流子为电子，第二导电型半导体层104中的载流子为空穴(图中未示出)。
参见图2，图2中虚线部分表示第一电极113处载流子的受到的电场的牵引力，该电场形成于第一电极和第二电极之间。
再次参见图2，由所述牵引力方向可知，第一电极113处的电子受到的第二电极114的牵引力可以分为3部分。
第一部分为正向的牵引力，使得所述电子往有源层103移动，此部分牵引力由第二电极114高于所述电子的部分产生的正向电场对其产生的电场力。
第二部分为水平的牵引力，此部分牵引力由第二电极114与所述电子平齐的部分产生的电场对其产生的电场力。
第三部分为反向的牵引力，反向的牵引力使得所述电子背离有源层103移动，此部分牵引力由第二电极114低于所述电子高度的部分产生的减速电场对其产生的电场力。
为了便于理解，在本公开中将使得载流子背离有源层103移动的电场称为减速电场，使得所述载流子往有源层103移动的电场称为正向电场。
其中，载流子可以为第一导电型半导体层102、第二导电型半导体层104中的载流子。
在本公开实施例中，通过将所述第二电极114延伸至第一导电型半导体层102中，第二电极114低于第一电极113的部分，会对第一导电型半导体层102中的电子形成减速电场以阻碍其往有源层103移动，以降低所述电子进入有源层103后的速度，避免所述电子速度过大从有源层103从逃逸。
图3为本公开实施例提供的一种蓝光LED外延层的结构示意图。参见图3，外延层包括依次层叠在衬底(图中未示出)表面的AlGaN缓冲层201、GaN三维层202、GaN二维层203、n-GaN层204、第一势垒层205、InGaN/GaN浅阱层206、第二势垒层207、MQW发光层208、GaN低温P层209、P型AlGaN电子阻挡层210、P型GaN层211、P型接触层212。
其中，前述第一导电型半导体层102包括依次层叠在所述衬底101上的AlGaN缓冲层201、GaN三维层202、GaN二维层203和n-GaN层204。
前述有源层103包括依次层叠在所述第一导电型半导体层102上的浅阱层和MQW发光层208，所述浅阱层包括第一势垒层205、InGaN/GaN浅阱层206和第二势垒层207。
前述第二导电型半导体层104包括依次层叠在所述有源层103上的GaN低温P型层209、P型AlGaN电子阻挡层210、P型GaN层211和P型接触层212。
在本公开实施例中，浅阱层中可以包括多个周期的InGaN/GaN浅阱层206，例如4个周期；有源层103可以包括多个周期的MQW发光层208，例如8个周期。
在其他实施方式中，InGaN/GaN浅阱层206的周期数量可以为2～10个，示例性的，如InGaN/GaN浅阱层206的周期数量可以为5个。
在其他实施方式中，所述MQW发光层208的周期数量可以为5～10个，示例性的，如MQW发光层208的周期可以为7个。
图4为本公开实施例提供的一种红光LED芯片外延层的结构示意图。参见图4，所述外延层包括：依次层叠在衬底(图中未示出)表面的GaP窗口层21、第一AlInP载流子限制层22、多量子阱23、第二AlInP载流子限制层24、N-AlGaInP电流扩展层25、腐蚀截止层26。
其中，前述第一导电型半导体层102包括第二AlInP载流子限制层24、N-AlGaInP电流扩展层25、腐蚀截止层26。前述有源层103包括多量子阱23。前述第二导电型半导体层104包括GaP窗口层21、第一AlInP载流子限制层22。
当然，图3和图4所示的外延片结构仅为示例，也可以包括更多或更少的膜层。
图5为本公开实施例提供的另一种发光二极管芯片的结构示意图。参见图5，图5所示结构与图1所示结构相比，其区别在于，图5所示出的结构中，第一凹槽105为凹槽状，第一电极113包括位于第一凹槽105中的第一电极113的第一部分以及位于第一凹槽105外的第一电极113的第二部分，在所述第一凹槽105之中还具有第二绝缘层501。
其中，第二绝缘层501仅覆盖第一凹槽105侧壁，不覆盖第一凹槽105的底部，使得第一电极113能够在第一凹槽105中连通第一导电型半导体层102。
在图5示出的LED芯片的结构中，所述第一CBL 108设置在第二导电型半导体层104表面，设置在第二导电型半导体层104表面的第一CBL 108可以避免第一电极113与第二导电型半导体层104、导电层112连通。
值得说明的是，针对图5中所示出的第一电极113，所述第一电极113的第一部分是指位于所述第一凹槽105中的第一电极113的部分，所述第一电极113的第二部分是指位于所述第一凹槽105外的第一电极113的部分。
所述第二电极114的第一部分是指位于第二凹槽106中的部分，所述第二电极114的第二部分是指位于第一凹槽106外的第二电极114的部分。
图6为本公开实施例提供的一种发光二极管芯片的制作方法流程图。参见图6，所述方法包括：
601，在所述衬底上依次生长第一导电型半导体层、有源层和第二导电型半导体层。
602，制作第一凹槽和第二凹槽，所述第一凹槽贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层，所述第二凹槽贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层。
603，制作覆盖所述第二凹槽侧壁及底部的第一绝缘层。
604，制作第一电极和第二电极，所述第一电极位于所述第一凹槽内，所述第一电极与所述第一导电型半导体层电连接，所述第二电极的一端位于所述第二凹槽内，所述第二电极的另一端伸出所述第二凹槽，所述第二电极伸出所述第二凹槽的部分与所述第二导电型半导体层电连接。
在本公开实施例中，第二凹槽贯穿第二导电型半导体层、有源层并延伸至第一导电型半导体层内部，在第二凹槽侧壁及底部设置绝缘层，在绝缘层内设置第二电极，第二电极与有源层和第一导电型半导体层之间通过绝缘层绝缘。
第一电极与第一导电型半导体层接触，第一电极与第一导电型半导体层的第一接触面具有第一导电型半导体层的载流子。第二电极延伸到第一导电型半导体层内，第二电极低于所述第一接触面的部分与第一电极之间产生减速电场，会对第一导电型半导体层的载流子进行减速，阻碍第一导电型半导体层的载流子往第二导电型半导体层移动，从而使得载流子在有源层中移动的时间更多，避免载流子在复合前从有源层之中逃脱，提升发光二极管的量子效率。
图7为本公开实施例提供的另一种发光二极管的制作方法流程图。参见图7，所述方法包括：
701，提供衬底，在所述衬底上依次生长第一导电型半导体层、有源层和第二导电型半导体层。
其中，衬底101可以为蓝宝石图形衬底、蓝宝石衬底、Si衬底、SiC衬底等衬底之中的任一种。
在一种示例中，如图3所示，第一导电型半导体层102为N型半导体层，包括AlGaN缓冲层201、GaN三维层202、GaN二维层203、n-GaN层204。有源层103包括第一势垒层205、InGaN/GaN浅阱层206、第二势垒层207、MQW发光层208。第二导电型半导体层104为P型半导体层，包括GaN低温P层209、P型AlGaN电子阻挡层210、P型GaN层211、P型接触层212。
在另一种示例中，如图4所示，第一导电型半导体层102包括第二AlInP载流子限制层24、N-AlGaInP电流扩展层25、腐蚀截止层26。有源层103包括多量子阱23。第二导电型半导体层104包括GaP窗口层21、第一AlInP载流子限制层22。
702，制作第一凹槽和第二凹槽。
其中，所述第一凹槽105贯穿所述第二导电型半导体层104、所述有源层103并延伸至所述第一导电型半导体层102，所述第二凹槽106贯穿所述第二导电型半导体层104、所述有源层103并延伸至所述第一导电型半导体层102。
在一种示例中，第一凹槽105和第二凹槽106可以分开制作，第一凹槽105和第二凹槽106的制作过程均为制作图形化的光刻胶层、刻蚀外延层。
在另一种示例中，第一凹槽105和第二凹槽106也可以同时制作。
在一种示例中，如图5所示，第一凹槽105为沉孔状。
在另一种示例中，如图1所示，第一凹槽105为台阶状。
703，制作覆盖所述第二凹槽侧壁及底部的第一绝缘层。
在一种示例中，步骤703包括：
第一步，沉积一层绝缘层。
通过等离子体增强化学气象沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)或原子层沉积(Atomic Layer Deposition，ALD)绝缘层。
第二步，对绝缘层进行图形化处理，以去除凹槽外的部分，得到第一绝缘层。
可选地，当第一凹槽105为沉孔状时，该方法还包括：在第一凹槽105中制作第二绝缘层501。
第二绝缘层501的制作过程与第一绝缘层107相同，区别仅在于刻蚀时多刻蚀掉凹槽底部的部分，这里不再赘述。
704，制作第一电极和第二电极。
其中，所述第一电极113位于所述第一凹槽105内，所述第一电极113与所述第一导电型半导体层102电连接，所述第二电极114的一端位于所述第二凹槽106内，所述第二电极114的另一端伸出所述第二凹槽106，所述第二电极114伸出所述第二凹槽106的部分与所述第二导电型半导体层104电连接。
在一种示例中，制作图1所示的LED芯片时，制作第一电极包括：
第一步，制作第一电流阻挡层CBL，所述第一CBL具有第一通孔。
在台阶状第一凹槽105底部的第一导电型半导体层102表面进行CBL沉积、对沉积的CBL进行图形化处理，得到第一CBL 108。
第二步，制作所述第一电极，所述第一电极穿过所述第一通孔与所述第一导电型半导体层电连接。
通过在台阶状结构处进行图形化处理、在第一CBL 108的第一通孔109处进行金属层蒸镀，制作第一电极113，以使得第一电极113与第一导电型半导体层102电连接。
在一种示例中，制作图1或图5所示的LED芯片时，制作第二电极包括：
第一步，制作第二CBL，所述第二CBL具有第二通孔。
第二步，在所述第二凹槽中制作所述第二电极的第一部分。
第三步，在所述第二凹槽外制作穿过所述第二通孔与所述第一部分连接的所述第二电极的第二部分。
示例性地，所述第一部分的直径小于所述第二部分的直径。
通过将第二电极114的第二部分制作的比第一部分更大，以便于第二电极114与第二导电型半导体层104进行电连接。
在另一种示例中，制作图5所示的LED芯片时，制作第一电极包括：
第一步，制作第一电流阻挡层CBL，所述第一CBL具有第一通孔；
第二步，在所述第一凹槽中制作所述第一电极的第一部分。
第三步，在所述第一凹槽外制作穿过所述第一通孔与所述第一部分连接的所述第一电极的第二部分。
705，在所述第二导电型半导体层上制作导电层，所述导电层与所述第二电极相接。
在制作有第二CBL 110的情况下，导电层112还覆盖第二CBL 110。
706，制作钝化层。
该钝化层115覆盖所述导电层112的表面、所述第一导电型半导体层102的表面、所述第二导电型半导体层104的表面、所述第一电极113的侧壁和所述第二电极114的侧壁的钝化层115。
示例性地，所述钝化层115可以为SiO2。
在一种示例中，制作钝化层115可以包括：
第一步，沉积钝化层。
第二步，对钝化层进行图形化处理。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管，其特征在于，所述发光二极管包括：
衬底，依次层叠在所述衬底之上的第一导电型半导体层、有源层和第二导电型半导体层；
贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层的第一凹槽，位于所述第一凹槽内的第一电极，所述第一电极与所述第一导电型半导体层电连接；
贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层的第二凹槽，覆盖所述第二凹槽侧壁及底部的第一绝缘层，一端位于所述第二凹槽内另一端伸出所述第二凹槽的第二电极，所述第二电极伸出所述第二凹槽的部分与所述第二导电型半导体层电连接。
2.根据权利要求1所述的发光二极管，其特征在于，所述第二凹槽的深度H2大于所述第一凹槽的深度H1。
3.根据权利要求1或2所述发光二极管，其特征在于，所述发光二极管还包括：
覆盖所述第一导电型半导体层的表面、所述第二导电型半导体层的表面、所述第一电极的侧壁和所述第二电极的侧壁的钝化层；
位于所述第二导电型半导体层与所述钝化层之间的导电层，所述导电层与所述第二电极相接。
4.根据权利要求3所述的发光二极管，其特征在于，所述发光二极管还包括：
位于所述钝化层与所述第一导电型半导体层之间的第一电流阻挡层CBL，所述第一CBL具有第一通孔，所述第一电极穿过所述第一通孔与所述第一导电型半导体层电连接；
位于所述导电层与所述第二导电型半导体层之间的第二CBL，所述第二CBL具有第二通孔，所述第二电极穿过所述第二通孔延伸至所述第二凹槽内。
5.根据权利要求4所述的发光二极管，其特征在于，所述第一电极位于所述第一通孔中的第一部分的直径小于所述第一电极位于所述第一通孔外的第二部分的直径；
所述第二电极贯穿所述第二通孔且位于所述第二凹槽内的第一部分的直径小于所述第二电极位于所述第二通孔且同时位于所述第二凹槽外的第二部分的直径。
6.一种发光二极管的制作方法，其特征在于，所述方法包括：
在衬底上依次生长第一导电型半导体层、有源层和第二导电型半导体层；
制作第一凹槽和第二凹槽，所述第一凹槽贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层，所述第二凹槽贯穿所述第二导电型半导体层、所述有源层并延伸至所述第一导电型半导体层；
制作覆盖所述第二凹槽侧壁及底部的第一绝缘层；
制作第一电极和第二电极，所述第一电极位于所述第一凹槽内，所述第一电极与所述第一导电型半导体层电连接，所述第二电极的一端位于所述第二凹槽内，所述第二电极的另一端伸出所述第二凹槽，所述第二电极伸出所述第二凹槽的部分与所述第二导电型半导体层电连接。
7.根据权利要求6所述的方法，其特征在于，所述第二凹槽的深度H2大于所述第一凹槽的深度H1。
8.根据权利要求6或7所述的方法，其特征在于，所述方法还包括：
在所述第二导电型半导体层上制作导电层，所述导电层与所述第二电极相接；
制作钝化层，所述钝化层覆盖所述导电层的表面、所述第一导电型半导体层的表面、所述第二导电型半导体层的表面、所述第一电极的侧壁和所述第二电极的侧壁的钝化层。
9.根据权利要求6或7所述的方法，其特征在于，所述制作第二电极，包括：
制作第二CBL，所述第二CBL具有第二通孔；
在所述第二凹槽中制作所述第二电极的第一部分；
在所述第二凹槽外制作穿过所述第二通孔与所述第一部分连接的所述第二电极的第二部分。
10.根据权利要求9所述的方法，其特征在于，所述第一部分的直径小于所述第二部分的直径。
CN202310831906.7A 2023-07-06 2023-07-06 发光二极管及其制作方法 Pending CN117038805A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310831906.7A CN117038805A (zh) 2023-07-06 2023-07-06 发光二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310831906.7A CN117038805A (zh) 2023-07-06 2023-07-06 发光二极管及其制作方法

Publications (1)

Publication Number Publication Date
CN117038805A true CN117038805A (zh) 2023-11-10

Family

ID=88636235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310831906.7A Pending CN117038805A (zh) 2023-07-06 2023-07-06 发光二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN117038805A (zh)

Similar Documents

Publication Publication Date Title
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
KR102501822B1 (ko) 발광다이오드를 구비한 광전자장치
KR100869962B1 (ko) 전류 확산층을 포함하는 발광소자의 제조방법
US9373755B2 (en) Light-emitting diodes on concave texture substrate
EP2221873A1 (en) Light emitting device
TWI437737B (zh) 發光二極體結構及其製造方法
KR102237111B1 (ko) 발광소자 및 조명시스템
KR100758542B1 (ko) Ⅰｔｏ층을 갖는 교류용 발광다이오드 및 그 제조방법
US11870008B2 (en) Nanorod light-emitting device and method of manufacturing the same
KR20120129029A (ko) 발광 소자
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
KR20110138980A (ko) 발광다이오드 및 이의 제조방법
KR102619686B1 (ko) 패시베이션 층을 포함하는 발광 다이오드 전구체
US9368684B2 (en) Light emitting device and method for manufacturing the same
US20210104622A1 (en) Semiconductor device, method of fabricating the same, and display device including the same
KR20200087881A (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
KR101316119B1 (ko) 발광다이오드 및 그 제조방법
KR101600783B1 (ko) 고효율 발광다이오드의 제조방법
US8603847B2 (en) Integration of current blocking layer and n-GaN contact doping by implantation
CN117038805A (zh) 发光二极管及其制作方法
CN110838538A (zh) 一种发光二极管元件及其制备方法
KR101582330B1 (ko) 나노 발광다이오드 또는 마이크로 발광다이오드 구조 및 이의 제조방법
JP2023553850A (ja) 電圧制御可能なモノリシックネイティブｒｇｂアレイ
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
KR20100093341A (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination